存储器及存储系统PPT课件

《存储器及存储系统PPT课件》由会员分享，可在线阅读，更多相关《存储器及存储系统PPT课件（198页珍藏版）》请在装配图网上搜索。

1、1第三章 存储器及存储系统3.1 3.1 存储器概述存储器概述3.2 3.2 主存储器主存储器 3.3 3.3 半导体存储器芯片半导体存储器芯片3.4 3.4 主存储器组织主存储器组织3.5 3.5 存储保护和校验技术存储保护和校验技术 23 31 1 存储器概述存储器概述1 1存储器分类存储器分类1 1）按存储介质分类）按存储介质分类（1 1）半导体存储器）半导体存储器 特点：集成高、容量大、体积小、存取速度快、功耗低、特点：集成高、容量大、体积小、存取速度快、功耗低、价格便宜、维护简单。价格便宜、维护简单。 又分两类：双极性存储器（又分两类：双极性存储器（TTLTTL型和型和ECLECL型

2、）和金属氧化型）和金属氧化物半导体存储器（物半导体存储器（MOSMOS）（分为静态）（分为静态MOSMOS存储器和动态存储器和动态MOSMOS存储器）存储器） （2 2）磁表面存储器磁表面存储器 特点：存储体积大且不易丢失含磁盘存储器、磁带存储特点：存储体积大且不易丢失含磁盘存储器、磁带存储器等器等（3 3）激光存储器激光存储器 特点：集上述两种优点特点：集上述两种优点 只读型光盘（只读型光盘（CD-ROMCD-ROM）、只写一次型光盘（）、只写一次型光盘（WORMWORM）和磁光盘（和磁光盘（MODMOD） 32 2）按存取方式分类）按存取方式分类 （1 1）随机存储器（）随机存储器（RAM

3、RAM） 在存储器中任何存储单元的内容都能随机存取，且存取时在存储器中任何存储单元的内容都能随机存取，且存取时间与存储单元的物理位置无关。间与存储单元的物理位置无关。主要用途：存放各种输入主要用途：存放各种输入/ /输出的程序、数据、中间结果以及输出的程序、数据、中间结果以及存放与外界交换的信息和做堆栈用。一般充当高速缓冲存存放与外界交换的信息和做堆栈用。一般充当高速缓冲存储器和主存储器。储器和主存储器。 （2 2）串行访问存储器（）串行访问存储器（SASSAS） 在存储器中按某种顺序来存取，也就是存取时间与存储单在存储器中按某种顺序来存取，也就是存取时间与存储单元的物理位置有关。又分为元的物

4、理位置有关。又分为顺序存取存储器（顺序存取存储器（SAMSAM）和和直接直接存取存储器（存取存储器（DAMDAM）主要用途：磁带（主要用途：磁带（SAMSAM）和磁盘（）和磁盘（DAMDAM）。用于外部存储器。）。用于外部存储器。 4 （3 3）只读存储器（）只读存储器（ROMROM）只能读，不能写的，其内容已经预先一次写入，只能读，不能写的，其内容已经预先一次写入，是存放固定不变的信息。是存放固定不变的信息。 主要用途：主要用途：微程序控制器、微程序控制器、BIOSBIOS等等 又分为掩模又分为掩模ROMROM（MROMMROM）、）、 可编程可编程ROMROM（PROMPROM）、）、可擦

5、除可编程可擦除可编程ROMROM（EPROMEPROM和和E E2 2PROMPROM）5 非永久记忆的存储器非永久记忆的存储器：断电后信息即消失的存储器。：断电后信息即消失的存储器。 （主存中的（主存中的RAMRAM） 永久记忆性存储器：永久记忆性存储器：断电后仍能保存信息的存储器。断电后仍能保存信息的存储器。 （辅存，（辅存，ROMROM）3)3)按信息的可保存性分类按信息的可保存性分类 根据存储器在计算机系统中所起的作用，可分为根据存储器在计算机系统中所起的作用，可分为主存储器主存储器、辅助存储器辅助存储器、高速缓冲存储器高速缓冲存储器、控制控制存储器存储器等。等。4)4)按在计算机系统

6、中的作用分类按在计算机系统中的作用分类6存储器分类综述存储器分类综述72 2存储器的分级管理存储器的分级管理 通常采用三级存储器结构（高速缓冲存储器、主通常采用三级存储器结构（高速缓冲存储器、主存储器和辅助存储器），存储器和辅助存储器），CPUCPU能直接访问存储器能直接访问存储器（高速缓冲存储器、主存储器）称为内存储器（高速缓冲存储器、主存储器）称为内存储器（内存），不能直接访问称为外存储器（外存）（内存），不能直接访问称为外存储器（外存）8 （1 1）高速缓冲存储器高速缓冲存储器（CacheCache、快存）、快存） 是一个高速的小容量的存储器，临时存放指令是一个高速的小容量的存储器，临时

7、存放指令和数据，主要用双极型半导体存储器组成。和数据，主要用双极型半导体存储器组成。 （2 2）主存储器主存储器（主存）（主存） 是计算机主要存储器，用来存放计算机运行期是计算机主要存储器，用来存放计算机运行期间的大量数据和程序。它是和快存交换数据和指令，间的大量数据和程序。它是和快存交换数据和指令，快存再与快存再与CPUCPU打交道。由打交道。由MOSMOS存储器组成。存储器组成。 （3 3）外存储器外存储器（外存）（外存） 又称辅助存储器，主要是存储容量大，用来存又称辅助存储器，主要是存储容量大，用来存放系统程序和大型数据文件及数据库。放系统程序和大型数据文件及数据库。9 三级结构有关系有

8、下图表示：三级结构有关系有下图表示： 主机主机高速缓冲高速缓冲存储器存储器CacheCache 寄寄存存器器组组CPUCPU主主存存外外存存103 32 2 主存储器主存储器一、主存储器的技术指标一、主存储器的技术指标1 1、存储容量存储容量 存放一个机器字的存储单元，称为存放一个机器字的存储单元，称为字存储单元字存储单元，相应的单元地址叫相应的单元地址叫字地址字地址，若计算机中可编址最小，若计算机中可编址最小单元为字，称该计算机为按字编址的计算机；存放单元为字，称该计算机为按字编址的计算机；存放一个字节的单元，称为一个字节的单元，称为字节存储单元字节存储单元，相应的单元，相应的单元地址叫地址

9、叫字节地址字节地址，若计算机中可编址最小单元为字，若计算机中可编址最小单元为字节，称该计算机为按字节编址的计算机。节，称该计算机为按字节编址的计算机。11在一个存储器中可以容纳的主存储器的单元总在一个存储器中可以容纳的主存储器的单元总数称为该存储器的数称为该存储器的存储容量存储容量，通常用字节（，通常用字节（B B，1B=8b1B=8b）表示。表示。1K=10241K=1024，1M=1024K1M=1024K，1G=1024M1G=1024M和和1T=1024G1T=1024G，单位为单位为MBMB、GBGB、TB TB 122 2、存取时间存取时间写操作：信息存入存储器的操作。写操作：信息

10、存入存储器的操作。读操作：从存储器取出信息的操作。读操作：从存储器取出信息的操作。访访 问：读问：读/ /写操作。写操作。 存储器的访问时间（存取时间，用存储器的访问时间（存取时间，用T TA A表示，多数在表示，多数在nsns级）：从存储器接收到读（或写）命令到从存储级）：从存储器接收到读（或写）命令到从存储器读出（写入）信息所需的时间。器读出（写入）信息所需的时间。 133 3、存取周期存取周期 存取周期（用存取周期（用T TM M表示）：存储器作连续访问表示）：存储器作连续访问操作过程中完成一次完整存取操作所需的全部时操作过程中完成一次完整存取操作所需的全部时间。也是指连续启动两次独立的

11、存储器操作所需间。也是指连续启动两次独立的存储器操作所需间隔的最小时间。间隔的最小时间。T TM MTTA A 14主存储器的主要几项技术指标主存储器的主要几项技术指标指标指标 含义含义 表现表现 单位单位 存储容存储容量量在一个存储器中可以容在一个存储器中可以容纳的存储单元总数纳的存储单元总数 存储空间的存储空间的大小大小 字数，字字数，字节数节数 存取时存取时间间启动到完成一次存储器启动到完成一次存储器操作所经历的时间操作所经历的时间主存的速度主存的速度 存储周存储周期期连续启动两次操作所需连续启动两次操作所需间隔的最小时间间隔的最小时间 主存的速度主存的速度 存储器存储器带宽带宽单位时间

12、里存储器所存单位时间里存储器所存取的信息量。取的信息量。数据传输速数据传输速率技术指标率技术指标位位/ /秒，秒，字节字节/ /秒秒15地址译码驱动器地址(CPU)控制线路数据寄存器R/W(CPU)m 位m 位(CPU)2nn 位存储体 二、主存储器的基本结构二、主存储器的基本结构 它由存储体加上一些外围电路构成。它由存储体加上一些外围电路构成。 外围电路包括外围电路包括地址译码驱动器地址译码驱动器、数据寄存器数据寄存器和和存储器控制电路存储器控制电路等。等。接收来自CPU的n位地址信号，经过译码、驱动后形成2n个地址选择信号，每次 选中一个地址。16三、主存储器的基本操作三、主存储器的基本操

13、作 主存储器用来暂时存储主存储器用来暂时存储CPUCPU正在使用的指令和数据，正在使用的指令和数据，它们的连接是通过总线实现的。它们的连接是通过总线实现的。总线有三类：总线有三类：数据总线数据总线、地址总线地址总线和和控制总线控制总线存储器地址寄存器（在存储器地址寄存器（在CPUCPU中，中，MARMAR）：传送地址的，）：传送地址的，单向的单向的CPUCPU发出，连接的总线（发出，连接的总线（MARMAR总线）总线）存储器数据寄存器（在存储器数据寄存器（在CPUCPU中，中，MDRMDR）：传送数据的，）：传送数据的，双向的（双向的（MDRMDR总线）总线）MACMAC控制线：含读、写和表示

14、存储器功能完成的线控制线：含读、写和表示存储器功能完成的线17CPUMARMDR主存容量主存容量2K字字字长字长n位位MEM地址总线地址总线K位位数据总线数据总线n位位ReadWriteMAC控制总线控制总线18读操作过程：读操作过程： CPUCPU发出指定存储器地址（通过发出指定存储器地址（通过MARMAR到总线），并到总线），并发出发出ReadRead有效，之后等待主存储器的应答信号（有效，之后等待主存储器的应答信号（MACMAC控制线，若为控制线，若为1 1，表示主存储器已将数据送入数据总，表示主存储器已将数据送入数据总线），送入线），送入MDRMDR，完成一次读操作。，完成一次读操作。

15、 19写操作过程：写操作过程： CPUCPU发出指定存储器地址（通过发出指定存储器地址（通过MARMAR到总线），到总线），并将数据（通过并将数据（通过MDRMDR到总线），同时发出到总线），同时发出WriteWrite有效，有效，之后等待主存储器的应答信号（之后等待主存储器的应答信号（MACMAC控制线）；主控制线）；主存储器从数据总线接收到信息并按地址总线指定的存储器从数据总线接收到信息并按地址总线指定的地址存储。然后经过地址存储。然后经过MACMAC控制线发回存储器操作完控制线发回存储器操作完成的信号。完成一次写操作。成的信号。完成一次写操作。 203.3.1 3.3.1 静态静态MOS

16、MOS存储器存储器(SRAM)(SRAM)3.3.2 3.3.2 动态动态MOSMOS存储器存储器(DRAM)(DRAM)3.3.3 3.3.3 半导体只读存储器半导体只读存储器21工艺工艺双极型双极型MOSMOS型型速度很快、功耗大、容量小速度很快、功耗大、容量小功耗小、容量大功耗小、容量大静态静态MOSMOS动态动态MOSMOS存储信存储信息原理息原理静态存储器静态存储器SRAMSRAM动态存储器动态存储器DRAMDRAM（双极型、静态（双极型、静态MOSMOS型）：型）： 依靠双稳态电路内部交叉反馈的机制存依靠双稳态电路内部交叉反馈的机制存储信息。储信息。（动态（动态MOSMOS型）：型

17、）： 依靠电容存储电荷的原理存储信息。依靠电容存储电荷的原理存储信息。功耗较大功耗较大, ,速度快速度快, ,作作CacheCache。功耗较小功耗较小, ,容量大容量大, ,速度较快速度较快, ,作主存。作主存。（静态（静态MOSMOS除外）除外）22VCCT3T4T5T6BT1T2ADDT7T8接接 Y 地址译码线地址译码线(I/O)(I/O)X 地址地址译码线译码线一、静态一、静态MOSMOS存储器（存储器（SRAMSRAM） 1 1静态静态MOSMOS存储单元存储单元下图是一位的六管静态下图是一位的六管静态MOSMOS存储单元电路图：存储单元电路图：T T1 1、T T2 2是工作管，

18、使得是工作管，使得A A、B B点为互补（一个为点为互补（一个为 1 1，另一个一定，另一个一定0 0）。）。T T3 3、T T4 4是负载管，起限流电阻作用是负载管，起限流电阻作用T T5 5、T T6 6、T T7 7、T T8 8为控制管或开门管，由它们实现按地址为控制管或开门管，由它们实现按地址选择存储单元。选择存储单元。 23VCCT3T4T5T6BT1T2ADDT7T8接接 Y 地址译码线地址译码线(I/O)(I/O)X 地址地址译码线译码线一、静态一、静态MOSMOS存储器（存储器（SRAMSRAM） 1 1静态静态MOSMOS存储单元存储单元下图是一位的六管静态下图是一位的六

19、管静态MOSMOS存储单元电路图：存储单元电路图：1 1）写操作）写操作 如果写入如果写入“1”1”，则在，则在I/OI/O线上输入高电位，而在线上输入高电位，而在 线上输入低电线上输入低电位，并开通位，并开通T5T5、T6T6、T7T7、T8T8四个四个MOSMOS管，把高、低电位分别加入管，把高、低电位分别加入A A点和点和B B点上，从而使点上，从而使T1T1管截止，管截止，T2T2管导通。当输入信号及地址选择信号消失管导通。当输入信号及地址选择信号消失后，后，T5T5、T6T6、T7T7、T8T8管都截止，管都截止，T1T1和和T2T2管就保持被强迫写入的状态不管就保持被强迫写入的状态

20、不变，从而将变，从而将“1”1”写入存储元，各种干扰信号不会影响写入存储元，各种干扰信号不会影响T1T1和和T2T2管；写管；写“0”0”同上原理一样。同上原理一样。OI/24VCCT3T4T5T6BT1T2ADDT7T8接接 Y 地址译码线地址译码线(I/O)(I/O)X 地址地址译码线译码线一、静态一、静态MOSMOS存储器（存储器（SRAMSRAM） 1 1静态静态MOSMOS存储单元存储单元下图是一位的六管静态下图是一位的六管静态MOSMOS存储单元电路图：存储单元电路图： 2 2）读操作）读操作 读操作时，若某个存储元被选中，则读操作时，若某个存储元被选中，则T5T5、T6T6、T7

21、T7、T8T8四管均导通，四管均导通，于是于是A A点、点、B B点与位线点与位线D D、 相连，存储元的信息被送到相连，存储元的信息被送到I/OI/O线和线和 线上，线上，I/OI/O及及 线连接着一个差动读出放大器，从其电流方向，线连接着一个差动读出放大器，从其电流方向，可以判断所存信息是可以判断所存信息是“1”1”和和“0”0”；也可以只有一个输出端连接到外；也可以只有一个输出端连接到外部，从其有无电流通过，判断出所存信息是部，从其有无电流通过，判断出所存信息是“1”1”还是还是“0”0”。 OI/DOI /252.静态静态MOS存储器的组成存储器的组成16.216464=4096存储矩

22、阵存储矩阵驱驱动动器器X译译码码器器地地址址译译码码器器6.I/O电路电路Y译码电路译码电路地址反相器地址反相器6输出驱动器输出驱动器控制电路控制电路输出输出输入输入A6A7A11读读/写写片选片选164164A0A1A526Y译码X译码X1X0Y1Y0DDI/O电路44 阵列构成的161位存储器存储体地址译码器27X译码X1X0D3I/O电路44 位存储器D2D1D028 存储体（存储矩阵）存储体（存储矩阵） 存储体是存储单元的集合。在容量较大的存储器中存储体是存储单元的集合。在容量较大的存储器中往往把各个字的同一位组织在一个集成片中；往往把各个字的同一位组织在一个集成片中； 图芯片是图芯片

23、是40964096* *1 1位，由这样的位，由这样的8 8个芯片可组成个芯片可组成40964096字字节的存储器。节的存储器。 40964096个存储单元排成个存储单元排成6464* *6464的矩阵。的矩阵。 由由X X选择线（行选择线）和选择线（行选择线）和Y Y选择线（列选择线）选择线（列选择线）来选择所需用的单元来选择所需用的单元29 两种地址译码方式：两种地址译码方式： 1)1)单译码方式单译码方式，适用于小容量存储器；，适用于小容量存储器； 地址译码器地址译码器 地址译码器把用二进制表示的地址转换为译码输入地址译码器把用二进制表示的地址转换为译码输入线上的高电位，以便驱动相应的读

24、写电路。线上的高电位，以便驱动相应的读写电路。 地址译码器只有一个，其输出叫字选线，选择某个地址译码器只有一个，其输出叫字选线，选择某个字的所有位。字的所有位。 地址输入线地址输入线n=4n=4，经地址译码器译码后，产生，经地址译码器译码后，产生1616个字个字选线，分别对应选线，分别对应1616个地址。个地址。30译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元单译码单译码31 2)2)双译码方式双译码方式，适用于容量较大的存储器。，适用于容量较大的存储器。 地址译码器分为地址译码器分为X X和和Y Y两个译码器。每一个译码器有两个译码器。每一个译码器有n/2n/

25、2个输入端，可以译出个输入端，可以译出2 2 n/2n/2个状态，两译码器交叉个状态，两译码器交叉译码的结果，可产生译码的结果，可产生 2 2 n/2n/2 2 2 n/2n/2 个输出状态。个输出状态。32行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元双译双译码码 采用双译码结构的采用双译码结构的8 88 8的存储矩阵构成的的存储矩阵构成的64641位的位的存储器存储器33.X X地地址址译译码码0,00,01,01,063,063,00,10,11,11,163,163,10,630,631,631,6363,6363,63Y Y地址译码地址译码I/OI/O控

26、制控制双地址译码双地址译码存储结构存储结构X X0 0X X1 1X X6363.y y0 0y y1 1.y y6363. 采用双译码结构的采用双译码结构的409640961 1的存储单元矩阵；对的存储单元矩阵；对40964096个单元选址，需要个单元选址，需要1212根地址线：根地址线：A A0 0A A1111。34 驱动器驱动器 一条一条X X方向的选择线要控制在其上的各个存储单元的方向的选择线要控制在其上的各个存储单元的字选线，负载较大，要在译码器输出后加驱动器。字选线，负载较大，要在译码器输出后加驱动器。 I/O I/O控制控制 它处于数据总线和被选用的单元之间，用以控制被它处于数

27、据总线和被选用的单元之间，用以控制被选中的单元读出或写入，并具有放大信息的作用。选中的单元读出或写入，并具有放大信息的作用。 片选控制片选控制 将一定数量的芯片按一定方式连接成一个完整的存将一定数量的芯片按一定方式连接成一个完整的存储器；芯片外的地址译码器产生片选控制信号，选中储器；芯片外的地址译码器产生片选控制信号，选中要访问的存储字所在的芯片。要访问的存储字所在的芯片。 读读/ /写控制写控制 根据根据CPUCPU给出的信号是读命令还是写命令，控制被选给出的信号是读命令还是写命令，控制被选中存储单元的读写。中存储单元的读写。35&CSR/WI/ODD片选和读写控制电路片选和读写控制电路36

28、 3 3静态静态MOSMOS存储器芯片实例存储器芯片实例下图是下图是Intel 2114Intel 2114静态静态MOSMOS芯片逻辑结构图，该芯片是芯片逻辑结构图，该芯片是一个一个1K1K4 4位的静态位的静态RAMRAM，片上共有，片上共有40964096个六管存储元个六管存储元电路，排成电路，排成64646464的矩阵，有地址总线的矩阵，有地址总线1010根（根（A A0 0A A9 9），其中六根（，其中六根（A A3 3A A8 8）用于行译码，产生）用于行译码，产生6464根行选择线根行选择线，四根用于列译码，产生，四根用于列译码，产生64/464/4条选择线，即条选择线，即16

29、16条列选条列选择线，每条线同时接矩阵的择线，每条线同时接矩阵的4 4位。位。37 列列 I/O 电路电路列选择缓冲列选择缓冲输入数输入数据控制据控制行行选选择择 6464存储矩阵存储矩阵A3A4A5A6A7A8GNDVCCA0A1 A2 A9I/O1I/O2I/O3I/O4&CSWE38地址端：地址端：21142114（1K1K4 4）1 19 910101818A6 A5 A4 A3 A0 A1 A2 CS GNDA6 A5 A4 A3 A0 A1 A2 CS GNDVcc A7 A8 A9 D0 D1 D2 D3 WEVcc A7 A8 A9 D0 D1 D2 D3 WEA9A9A0A0

30、（入）（入）数据端：数据端： D3D3D0D0（入（入/ /出）出）控制端：控制端：片选片选CSCS= 0 = 0 选中芯片选中芯片= 1 = 1 未选中芯片未选中芯片写使能写使能WEWE= 0 = 0 写写= 1 = 1 读读电源、地电源、地SRAMSRAM芯片芯片21142114（1 1K K4 4位位）外特性：外特性：39 4 4、存储器的读、存储器的读/ /写操作写操作 结合上面结合上面Inter 2114, Inter 2114, 对读对读/ /写操作的时序进行分析写操作的时序进行分析。 1 1）读操作）读操作时序时序CS地址地址tCXtOHAtCOtRCtAtOTDDOUT 地址有

31、效地址有效 下一次地址有效下一次地址有效, ,最小最小450ns450ns40 4 4、存储器的读、存储器的读/ /写操作写操作 结合上面结合上面Inter 2114, Inter 2114, 对读对读/ /写操作的时序进行分析写操作的时序进行分析。 1 1）读操作）读操作时序时序CS地址地址tCXtOHAtCOtRCtAtOTDDOUT 地址有效地址有效数据稳定数据稳定 41 4 4、存储器的读、存储器的读/ /写操作写操作 结合上面结合上面Inter 2114, Inter 2114, 对读对读/ /写操作的时序进行分析写操作的时序进行分析。 1 1）读操作）读操作时序时序CS地址地址tC

32、XtOHAtCOtRCtAtOTDDOUT片选有效片选有效数据稳定数据稳定42 4 4、存储器的读、存储器的读/ /写操作写操作 结合上面结合上面Inter 2114, Inter 2114, 对读对读/ /写操作的时序进行分析写操作的时序进行分析。 1 1）读操作）读操作时序时序CS地址地址tCXtOHAtCOtRCtAtOTDDOUT片选失效片选失效输出高阻输出高阻43 4 4、存储器的读、存储器的读/ /写操作写操作 结合上面结合上面Inter 2114, Inter 2114, 对读对读/ /写操作的时序进行分析写操作的时序进行分析。 1 1）读操作）读操作时序时序CS地址地址tCXt

33、OHAtCOtRCtAtOTDDOUT地址失效后的地址失效后的数据维持时间数据维持时间44参数参数名称名称tmin/nstmax/ns说明说明tRC读周期时间读周期时间450存取周期存取周期TmtA读出时间读出时间450存取时间存取时间TatCO片选有效到数据输出延迟片选有效到数据输出延迟120tCX片选有效到输出有效片选有效到输出有效20tOTD断开片选到输出变为三态断开片选到输出变为三态0100tOHA地址改变后数据的维持时间地址改变后数据的维持时间50CS地址地址tCXtOHAtCOtRCtAtOTDDOUT读周期读周期 t tRC RC 地址有效地址有效 下一次地址有效下一次地址有效读

34、时间读时间 t tA A 地址有效地址有效数据稳定数据稳定 t tCOCO 片选有效片选有效数据稳定数据稳定t tOTDOTD 片选失效片选失效输出高阻输出高阻t tOHAOHA 地址失效后的地址失效后的数据维持时间数据维持时间45ACSDOUT地址有效地址有效地址失效地址失效片选失效片选失效数据有效数据有效数据稳定数据稳定高阻高阻静态静态RAM读读时序时序tAtCOtOHAtOTDtRC片选有效片选有效读周期读周期 t tRCRC 地址有效地址有效 下一次地址有效下一次地址有效读时间读时间 t tA A 地址有效地址有效数据稳定数据稳定 t tCOCO 片选有效片选有效数据稳定数据稳定t t

35、OTDOTD 片选失效片选失效输出高阻输出高阻t tOHAOHA 地址失效后的地址失效后的数据维持时间数据维持时间46tDHtDTWCS地址地址tAWtWCtWRDINWEtWtDWDOUT2 2）写操作）写操作时序时序写周期写周期 t tWC WC 地址有效地址有效下一次地址有效下一次地址有效写时间写时间 t tW W 写命令写命令 WE WE 的有效时间的有效时间t tAWAW 地址有效地址有效片选有效的滞后时间片选有效的滞后时间t tWRWR 片选失效片选失效下一次地址有效下一次地址有效t tDW DW 数据稳定数据稳定 WE WE 失效失效t tDHDH WE WE 失效后的数据维持时

36、间失效后的数据维持时间参数参数名称名称t tminmin/ns/nst tmaxmax/ns/ns说明说明t tWCWC写周期时间写周期时间450450t tW W写数时间写数时间200200t tWRWR写恢复时间写恢复时间0 0t tDTWDTW写信号有效到输出变为三态写信号有效到输出变为三态0 0100t tDWDW数据有效时间数据有效时间200200t tDHDH写信号无效后数据保持时间写信号无效后数据保持时间0 047ACSWEDOUTDIN静态静态RAM(2114)写写时序时序tWCtWtAWtDWtDHtWR写周期写周期 t tWCWC 地址有效地址有效下一次地址有效下一次地址有

37、效写时间写时间 t tW W 写命令写命令 WEWE 的有效时间的有效时间t tAWAW 地址有效地址有效片选有效的滞后时间片选有效的滞后时间t tWRWR 片选失效片选失效下一次地址有效下一次地址有效t tDW DW 数据稳定数据稳定 WE WE 失效失效t tDHDH WE WE 失效后的数据维持时间失效后的数据维持时间48【例例1 1】 下图是下图是SRAMSRAM的写入时序图。其中的写入时序图。其中R/WR/W是读是读/ /写写命令控制线，当命令控制线，当R/WR/W线为低电平时，存储器按给定地线为低电平时，存储器按给定地址把数据线上的数据写入存储器。请指出下图写入址把数据线上的数据写

38、入存储器。请指出下图写入时序中的错误，并画出正确的写入时序图。时序中的错误，并画出正确的写入时序图。49【解解】写入存储器的时序信号必须同步。通常，当写入存储器的时序信号必须同步。通常，当R/WR/W线加负线加负脉冲时，地址线和数据线的电平必须是稳定的。当脉冲时，地址线和数据线的电平必须是稳定的。当R/WR/W线线达到低电平时，数据立即被存储。达到低电平时，数据立即被存储。 因此，当因此，当R/WR/W线处于低线处于低电平时，如果数据线改变了数值，那么存储器将存储新的电平时，如果数据线改变了数值，那么存储器将存储新的数据。同样，当数据。同样，当R/WR/W线处于低电平时地址线如果发生了线处于低

39、电平时地址线如果发生了变化那么同样数据将存储到新的地址或。正确的写入变化那么同样数据将存储到新的地址或。正确的写入时序图见下图。时序图见下图。50二、动态二、动态MOSMOS存储器存储器(DRAM)(DRAM)在六管静态存储元电路中，在六管静态存储元电路中，信息暂存于信息暂存于T T1 1，T T2 2管的栅极，管的栅极，这是因为管子总是存在着一这是因为管子总是存在着一定的电容。负载管定的电容。负载管T T3 3，T T4 4是是为了给这些存储电荷补充电为了给这些存储电荷补充电荷用的。荷用的。 由于由于MOSMOS的栅极电阻很的栅极电阻很高，故泄漏电流很小，在一高，故泄漏电流很小，在一定的时间

40、内这些信息电荷可定的时间内这些信息电荷可以维持住。为了减少管子以以维持住。为了减少管子以提高集成度，把负载管提高集成度，把负载管T T3 3，T T4 4去掉，这样变成了四管的去掉，这样变成了四管的动态存储电路。动态存储电路。 T5T6BT1T2ADT7T8位选择线位选择线(Y)(I/O)(I/O)字选择线字选择线(X)DCDCDT10预先预先EDT9预先预先1.四管动态存储元51 写操作写操作: :I/OI/O与与I/OI/O加相反的电平，当加相反的电平，当T5,T6T5,T6截止时，截止时，靠靠T1T1，T2T2管栅极电容的存储作用，在一定时间内管栅极电容的存储作用，在一定时间内( (如如

41、2ms)2ms)可保留所写入的信息。可保留所写入的信息。 T5T6BT1T2ADT7T8位选择线位选择线(Y)(I/O)(I/O)字选择线字选择线(X)DCDCDT10预先预先EDT9预先预先52读操作读操作: :先给出预充信号，使先给出预充信号，使T9T9，T10T10管导通，位线管导通，位线D D和和D D上的电容都达到电源电压。字选择线使上的电容都达到电源电压。字选择线使T5T5，T6T6管导通时，存储的信息通过管导通时，存储的信息通过A A，B B端向位线输出。端向位线输出。 T5T6BT1T2ADT7T8位选择线位选择线(Y)(I/O)(I/O)字选择线字选择线(X)DCDCDT10

42、预先预先EDT9预先预先53 刷新操作刷新操作: :为防止存储的信息电荷泄漏而丢失信息，为防止存储的信息电荷泄漏而丢失信息，由外界按一定规律不断给栅极进行充电，补足栅由外界按一定规律不断给栅极进行充电，补足栅极的信息电荷。极的信息电荷。 T5T6BT1T2ADT7T8位选择线位选择线(Y)(I/O)(I/O)字选择线字选择线(X)DCDCDT10预先预先EDT9预先预先54四管的动态存储电路和六管静态存储元电路的区别： 写操作写操作：I/O与与I/O加相反的电平，当加相反的电平，当T5、T6截截止时，靠止时，靠T1、T2管栅极电容的存储作用，在管栅极电容的存储作用，在一定时间内一定时间内(如如

43、2ms)可保留所写入的信息。可保留所写入的信息。 读操作读操作：先给出预充信号，使：先给出预充信号，使T9、T10管导通，管导通，位线位线D和和D上的电容都达到电源电压。字选择上的电容都达到电源电压。字选择线使线使T5、T6管导通时，存储的信息通过管导通时，存储的信息通过A、B端向位线输出。端向位线输出。 刷新操作刷新操作：为防止存储的信息电荷泄漏而丢失：为防止存储的信息电荷泄漏而丢失信息，由外界按一定规律不断给栅极进行充电，信息，由外界按一定规律不断给栅极进行充电，补足栅极的信息电荷。补足栅极的信息电荷。55写入写入：字选择线为：字选择线为“1 1”，T1T1管导通，写入信息管导通，写入信息

44、由位线由位线( (数据线数据线) )存入电容存入电容C C中；中；读出读出：字选择线为：字选择线为“1 1”，存储在电容，存储在电容C C上的电荷，上的电荷，通过通过T1T1输出到数据线上，通过读出放大器即可输出到数据线上，通过读出放大器即可得到存储信息。得到存储信息。T1CCDD数据线字选线2.单管动态存储元 单管动态存储元电路由一个管子T1和一个电容C构成。56四管与单管动态存储元的优点和缺点四管与单管动态存储元的优点和缺点: :（1 1）四管：管子多，占有芯片面积大。）四管：管子多，占有芯片面积大。 单管：单管，元件数量少，集成度高单管：单管，元件数量少，集成度高（2 2）四管：外围电路

45、较简单，读出过程同时刷新，）四管：外围电路较简单，读出过程同时刷新， 单管：因读单管：因读“1 1”和和“0 0”时，数据线上电平差很小时，数据线上电平差很小， 需要有高鉴别能力的读出放大器配合工作，需要有高鉴别能力的读出放大器配合工作， 外围电路比较复杂。外围电路比较复杂。 57DRAMDRAM存储器芯片的结构大体与存储器芯片的结构大体与SRAMSRAM存储器芯片存储器芯片相似，由存储体与外围电路构成。但它集成度要高，相似，由存储体与外围电路构成。但它集成度要高，外围电路更复杂。外围电路更复杂。 下图是下图是16K16K1 1位的位的DRAMDRAM存储器片存储器片21162116的逻辑结的

46、逻辑结构示意图。构示意图。3. 3. 动态动态MOS RAMMOS RAM芯片实例芯片实例5832128 存储元128 输出放大器64 条行选择线的译码器32128 存储元128 条列选择线的译码器和 I/O 门32128 存储元128 输出放大器64 条行选择线的译码器32128 存储元7b锁存器（行）7b锁存器（列）输出锁存器和缓冲器DOUT时钟发生器（1）时钟发生器（2）写信号锁存器输入数据锁存器A0A6DINWECASRAS2116的逻辑结构示意图DRAM与与SRAM有两点不同：有两点不同：（1）数据输入输出分开）数据输入输出分开（DRAM：Din和和Dout）（2）控制信号）控制信号

47、DRAM只有只有WE，而没有，而没有CS59定义：定义：刷新。刷新。动态存储器依靠电容电荷存储信息。平时无电源动态存储器依靠电容电荷存储信息。平时无电源供电，时间一长电容电荷会泄放，需定期向电容供电，时间一长电容电荷会泄放，需定期向电容补充电荷，以保持信息不变。补充电荷，以保持信息不变。定期向电容补充电荷定期向电容补充电荷原因：原因：4.DRAM4.DRAM的刷新的刷新60刷新周期刷新周期：从上一次刷新结束到下一次对整个：从上一次刷新结束到下一次对整个DRAMDRAM全部刷新一遍全部刷新一遍为止，这一段时间间隔称为刷新周期。为止，这一段时间间隔称为刷新周期。刷新操作刷新操作：即是按行来执行内部

48、的读操作。由刷新计数器产生行：即是按行来执行内部的读操作。由刷新计数器产生行地址，选择当前要刷新的行，地址，选择当前要刷新的行，读即刷新读即刷新，刷新一行所需时间即，刷新一行所需时间即是是一个存储周期一个存储周期。刷新行数刷新行数：单个芯片的单个矩阵的行数。：单个芯片的单个矩阵的行数。对于内部包含多个存储矩阵的芯片，各个矩阵的同一行是对于内部包含多个存储矩阵的芯片，各个矩阵的同一行是被同时刷新的。被同时刷新的。对于多个芯片连接构成的对于多个芯片连接构成的DRAMDRAM，DRAMDRAM控制器将选中所有芯控制器将选中所有芯片的同一行来进行逐行刷新。片的同一行来进行逐行刷新。单元刷新间隔时间单元

49、刷新间隔时间：DRAMDRAM允许的最大信息保持时间；一般为允许的最大信息保持时间；一般为2ms2ms。刷新方式刷新方式：集中式刷新、分散式刷新和异步式刷新。：集中式刷新、分散式刷新和异步式刷新。4.DRAM4.DRAM的刷新的刷新61 在在2ms2ms单元刷新间隔时间内，集中对单元刷新间隔时间内，集中对128128行刷新一遍，所行刷新一遍，所需时间需时间128128500ns=64s500ns=64s，其余时间则用于访问操作。，其余时间则用于访问操作。 在内部刷新时间（在内部刷新时间（64s64s）内，不允许访存，这段时间被）内，不允许访存，这段时间被称为称为死时间死时间。002 . 340

50、00128死时间率集中式刷新集中式刷新例：例：64K1位位DRAM芯片中，存储电路由芯片中，存储电路由4个独立的个独立的128128的存储矩阵组成。设存储器存储周期为的存储矩阵组成。设存储器存储周期为500ns，单元刷新间隔，单元刷新间隔是是2ms。 用在实时要求不高的场合。用在实时要求不高的场合。62在任何一个存储周期内，分为访存和刷新两个子周期。在任何一个存储周期内，分为访存和刷新两个子周期。访存时间内，供访存时间内，供CPUCPU和其他主设备访问。和其他主设备访问。在刷新时间内，对在刷新时间内，对DRAMDRAM的某一行刷新。的某一行刷新。存储周期为存储周期为存储器存储周期的两倍存储器存

51、储周期的两倍，即，即500ns500ns2 21 s1 s。刷新周期缩短，刷新周期缩短，为为128128 1 s 1 s 128 s128 s。在。在2ms2ms的单元的单元刷新间隔时间内，对刷新间隔时间内，对DRAMDRAM刷新了刷新了2ms2ms128s128s遍。遍。用在低速系统中。用在低速系统中。63异步式刷新异步式刷新异步刷新采取折中的办法，在异步刷新采取折中的办法，在2ms2ms内分散地把各行刷新内分散地把各行刷新一遍。一遍。避免了分散式刷新中不必要的多次刷新，提高了整机避免了分散式刷新中不必要的多次刷新，提高了整机速度；同时又解决了集中式刷新中速度；同时又解决了集中式刷新中“死区

52、死区”时间过长时间过长的问题。的问题。刷新信号的周期为刷新信号的周期为2ms/128=15.625s2ms/128=15.625s。让刷新电路每。让刷新电路每隔隔15s15s产生一个刷新信号，刷新一行。产生一个刷新信号，刷新一行。用在大多数计算机中。用在大多数计算机中。64【例例2 2】 说明说明1M1M1 1位位DRAMDRAM片子的刷新方法，片子的刷新方法，刷新周期定为刷新周期定为8ms 8ms 【解解】 如果选择一个行地址进行刷新，如果选择一个行地址进行刷新， 刷新地刷新地址为址为A0A0A8A8，因此这一行上的，因此这一行上的20482048个存储元同时进个存储元同时进行刷新，即在行刷

53、新，即在8ms8ms内进行内进行512512个周期的刷新。按照这个周期的刷新。按照这个周期数，个周期数，512512204820481 048 5671 048 567，即对，即对1M1M位的存位的存储元全部进行刷新。刷新方式可采用：在储元全部进行刷新。刷新方式可采用：在8ms8ms中进中进行行512512次刷新操作的集中刷新方式，或按次刷新操作的集中刷新方式，或按8ms8ms51251215.5s15.5s刷新一次的异步刷新方式。刷新一次的异步刷新方式。 65& & &11& &读读/ /写与刷新操作的写与刷新操作的CASCAS转换电路转换电路读读/ /写写控制控制CASCAS刷新刷新延时延

54、时CASCAS66 DRAM DRAM控制器控制器 地址总线地址总线 刷新地址刷新地址计数器计数器地址多地址多路开关路开关行列地址行列地址刷新刷新定时器定时器仲裁仲裁电路电路控制信号控制信号 发生器发生器读读/ /写写 RAS RAS CAS CAS WR WRDRAMDRAM存储器存储器CPUCPU DRAM DRAM控制器结构框图控制器结构框图 67DRAMDRAM存储器的特点存储器的特点 使用半导体器件中分布电容上有无电荷来使用半导体器件中分布电容上有无电荷来表示表示0 0和和1 1代码。代码。 电源不掉电电源不掉电的情况下，信息也会丢失，的情况下，信息也会丢失，因此需要不断因此需要不断

55、刷新刷新。存取速度慢，集成度高（容量大），价格低。存取速度慢，集成度高（容量大），价格低。 常用作内存条。常用作内存条。68SRAMSRAM和和DRAMDRAM的对比的对比比较内容比较内容SRAMSRAMDRAMDRAM存储信息存储信息0 0和和1 1的方式的方式 双稳态触发器双稳态触发器 极间电容上的电荷极间电容上的电荷电源不掉电时电源不掉电时 信息稳定信息稳定信息会丢失信息会丢失刷新刷新不需要不需要需要需要集成度集成度低低高高容量容量小小大大价格价格高高低低速度速度快快慢慢适用场合适用场合CacheCache主存主存69地地址址译译码码器器. . . .A A0 0A A1 1A A9 9

56、0 0. . . .1 1 数据缓冲器数据缓冲器10231023读出放大器读出放大器D D0 0D D1 1D D7 7CSCSU Udodo0 01 17 70 00 00 01 11 11 10 01 1102310231 11 10 0三、三、 半导体只读存储器半导体只读存储器 102410248 8位位MROMMROM：行与列线连接存储：行与列线连接存储“0 0”，否则为，否则为“1 1”70特点：特点：（1 1）一次写入后不能修改，灵活差）一次写入后不能修改，灵活差（2 2）信息固定不变，可靠性高）信息固定不变，可靠性高（3 3）生产周期长，只适合定型批量生产）生产周期长，只适合定型

57、批量生产71 写入写入时，时，E EC C接接+12V+12V，要写，要写1 1的那的那一位的一位的D D端断开，端断开，用大电流烧断熔用大电流烧断熔丝；写丝；写0 0位的位的D D端端接地，电流不经接地，电流不经过熔丝。如此逐过熔丝。如此逐字写入需要的信字写入需要的信息。息。 读出读出时，时， E EC C接接+5V+5V，信息从，信息从D D0 0D D3 3输出。输出。2 2可编程只读存储器（可编程只读存储器（PROM)PROM)A0A1ECEC字地址译码器D0D3RRR/W控制0123EC采用单译码结构，存储元44位矩阵，共有4个字，每字4 位。72说明：说明：（A A）读出时，）读出

58、时，EcEc要接要接5V5V电压，写入时电压，写入时EcEc要接要接12V12V（B B）读时操作：）读时操作： 熔丝不断时，反相输出为熔丝不断时，反相输出为1 1 熔丝烧断时，反相输出为熔丝烧断时，反相输出为0 0（C C）写入只能一次，一旦熔丝烧断就不能复原。）写入只能一次，一旦熔丝烧断就不能复原。 要写要写“0 0”，使，使D D端断开端断开 要写要写“1 1”，使，使D D端接地，使大电流烧断熔丝。端接地，使大电流烧断熔丝。73AI+N基体基体P+P+SDSiO2浮空多晶硅栅浮空多晶硅栅EPROM字线字线位线位线Vcc3 3紫外光线可擦除可编程只读存储器（紫外光线可擦除可编程只读存储器

59、（EPROMEPROM） 其栅级由其栅级由SiOSiO2 2与多晶体硅做成，且浮空，管子做好时栅与多晶体硅做成，且浮空，管子做好时栅级（级（G G）上无电荷，该管不导通，即漏级（）上无电荷，该管不导通，即漏级（D D）和源级（）和源级（S S）间）间无电流，存入的信息为无电流，存入的信息为1 1，若要写入，若要写入0 0，则需要在，则需要在D D和和S S间加间加25V25V电压，外加编程脉冲（宽电压，外加编程脉冲（宽50MS50MS）可击穿，电子注入硅栅，高）可击穿，电子注入硅栅，高压撤除后，因硅栅有绝缘层包围，电子无法泄漏，硅栅变负压撤除后，因硅栅有绝缘层包围，电子无法泄漏，硅栅变负，从而

60、形成导电沟道，从而形成导电沟道，EPROMEPROM管导通，存入信息管导通，存入信息“0 0”。74 片选和 编程逻辑 UCC Y 译码 X 译码 2K8 存储矩阵 Y 门 输出缓冲器 D0 D1 D7 UPP 地 CE DE WE A0 A3 A4 A10 CE为低电平、为低电平、OE为高电平和为高电平和WE加负脉冲加负脉冲D0D7写入写入CE为低电平、为低电平、OE为低电平和为低电平和WE为高电平从为高电平从D0D7读出读出CE为低电平、为低电平、OE为为10V15V和和WE加低电平整片擦除加低电平整片擦除OE为高电平和为高电平和WE为高电平为高电平D0D7输出无高阻。输出无高阻。 4 4

61、电可擦除电可改写只读存储器电可擦除电可改写只读存储器(EEPROM)(EEPROM)75存储手段存储手段非易非易失性失性高密高密度度低功低功耗耗单管单管单元单元在线在线重写重写字节字节写入写入抗冲抗冲击击MROMMROMY YY YY YY YY YEPROMEPROMY YY YY YY YY YE2PROME2PROMY YY YY YY YY YNOVRAMNOVRAMY YY YY YY YFLASHFLASHY YY YY YY YY YY Y76第四节第四节 主存储器组织主存储器组织 存储器与存储器与CPUCPU线相连的有线相连的有地址线地址线、数据线数据线和和控制线控制线。对存储

62、器进行读对存储器进行读/ /写操作：写操作：首先由地址总线给出地址信号，首先由地址总线给出地址信号，然后要发出读操然后要发出读操 作或写操作的控制信号，作或写操作的控制信号，最后在数据总线上进行信息交流。最后在数据总线上进行信息交流。根据芯片结构的不同，连接方式可以采用：根据芯片结构的不同，连接方式可以采用：位并联法（位扩展法）：从字长方向扩展位并联法（位扩展法）：从字长方向扩展地址串联法（字扩展法）：从字数方向扩展。地址串联法（字扩展法）：从字数方向扩展。一、一、 存储器与存储器与CPUCPU的连接的连接77 芯片数芯片数= =计算机字长计算机字长N /N /芯片存储字长芯片存储字长n n1

63、 1、位扩展法（、位扩展法（位并联法）位并联法）： 当芯片的容量和主存容量相同，而位数不足时，当芯片的容量和主存容量相同，而位数不足时，就要对位数进行扩展。就要对位数进行扩展。方法：方法： 将多片存储芯片的地址端、片选端和读将多片存储芯片的地址端、片选端和读/ /写控制端写控制端各自并联在一起，而他们的数据端分别引出，连各自并联在一起，而他们的数据端分别引出，连到存储器不同位的数据总线上。到存储器不同位的数据总线上。78解：分析：解：分析：8K=8192=28K=8192=21313，要，要1313根地址线，由于要根地址线，由于要组成组成8 8位数据线则要求位扩展，需要位数据线则要求位扩展，需

64、要8 8块块8K8K1 1的存储的存储芯片，由于每个地址选中芯片，由于每个地址选中8 8块芯片都选中，因而块芯片都选中，因而CSCS引引脚都为低电平（接地）。脚都为低电平（接地）。例例1 1：用：用8K8K1 1的的RAMRAM组成组成8K8K8 8的存储器的存储器79结构图结构图结果讨论：结果讨论：由上结构图组成存储器中读写控制线没有画出，主要由上结构图组成存储器中读写控制线没有画出，主要可以分析地址的范围应为可以分析地址的范围应为0000H0000H1FFFH1FFFH。 8 I / O 7 I / O 6 I / O 5 I / O 4 I / O 3 I / O 地址总线 2 I /

65、O 1 8K1 I / O 中 央 处理器 （CPU） 数据总线 A0 A12 D0 D7 80例例2 2：用：用1K1K4 4位芯片构成位芯片构成1K1K8 8位存储器位存储器CPUWECSA9A0A9A9A0A0D0D1D2D3D4D5D6D7D1D1D2D0D0D3D3D2CSWEMREQR/W要点：要点：（1 1）芯片的地址线）芯片的地址线A A、读写控制信号、读写控制信号WEWE、片选信号、片选信号CSCS分别分别连在一起；连在一起； （2 2）芯片的数据线）芯片的数据线D D分别对应于所搭建的存储器的高若干分别对应于所搭建的存储器的高若干位和低若干位。位和低若干位。81CPUWEC

66、SA9A0A9A9A0A0D0D7D0D0D3D3CSWEMREQR/W82芯片数芯片数= =存储器存储单元数存储器存储单元数M M芯片存储单元数芯片存储单元数m m、地址串联法（、地址串联法（字扩展法）：字扩展法）： 当芯片字长与主存相同，而容量不足时，就需要用当芯片字长与主存相同，而容量不足时，就需要用几片存储器芯片组成合起来的存储空间即地址空间几片存储器芯片组成合起来的存储空间即地址空间进行扩展，称为字扩展。进行扩展，称为字扩展。 方法：方法： 将各芯片的地址线，数据线、读将各芯片的地址线，数据线、读/ /写线分别并联在一写线分别并联在一起，片选信号单独连接，用来区分各片地址，用高起，片选信号单独连接，用来区分各片地址，用高位地址经过译码而产生的输出信号作为各个芯片的位地址经过译码而产生的输出信号作为各个芯片的片选信号，用低位地址作为各芯片的片内地址。片选信号，用低位地址作为各芯片的片内地址。 83例例1 1：用：用1K1K8 8位芯片构成位芯片构成4K4K8 8位存储器位存储器 地址分配关系地址分配关系01023102420472048307130724095000010231