数字电子技术随堂练习问题详解

《数字电子技术随堂练习问题详解》由会员分享，可在线阅读，更多相关《数字电子技术随堂练习问题详解（16页珍藏版）》请在装配图网上搜索。

1、word1. 与二进制数111010100.011相应的十六进制数是 。 A(1D4. 3)16 B(1D4.6)16 C(724.3)16 D(EA0.6)16答题：A.B.C.D.已提交2. 与二进制数1101010.01相应的八进制数是 。 A(152.2)8 B(152.1)8 C(6A.1)8 D(650.2)8答题：A.B.C.D.已提交3. 与二进制数1010001100.11对应的十进制数为 。 A(650.3)10 B(640.75)10 C(642.3)10 D(652.75)10答题：A.B.C.D.已提交4. 与十六进制数2AD.E对应的十进制数为 。 A(680.87

2、5) 10 B(685.14) 10 C(685.875) 10 D(671.814) 10答题：A.B.C.D.已提交5. 与十进制数79相应的二进制数是 。 A(1001111)2 B(1001110)2 C(1001101)2 D(1001011)2答题：A.B.C.D.已提交6. 与十进制数101相应的二进制数是 。 A(1100001) 2 B(1100100) 2 C(1100101) 2 D(1100111) 2答题：A.B.C.D.已提交7. (-1011)2的原码、反码、补码分别是 。 A11011、00100、00101 B11011、10100、10101 C01011、

3、00100、00101 D01011、10100、10101答题：A.B.C.D.已提交8. 采用二进制补码运算，(-1011-1001)的运算结果，其补码、原码分别为 。 A101100 010100 B001100 110100 C001100 0110100 D101100 110100答题：A.B.C.D.已提交9. 5421BCD码中表示十进制数9的编码为 。 A1010 B1001 C1100 D1101答题：A.B.C.D.已提交10. 8421BCD码中表示十进制数9的编码为 。 A1010 B1001 C1100 D1101答题：A.B.C.D.已提交1. 函数式Y=AB+A

4、BD+CD的对偶式为 ABCD答题：A.B.C.D.已提交2. 运用反演定理写出函数Y=AD+ABC+ACD+CD的反函数Y为 。ABCD答题：A.B.C.D.已提交3. 函数Y(A,B,C)=ABC+AC+B的最小项之和的形式为 。ACD答题：A.B.C.D.已提交4. 函数转换成与非与非式为 。ABCD答题：A.B.C.D.已提交5. 函数F=AB+AB转换成或非或非式为 。 AF=( (AB)+(AB) BF=( (A+B)+(A+B) CF= ( (AB)+(AB) DF= ( (A+B)+(A+B)答题：A.B.C.D.已提交6. 某逻辑电路的状态表如图2-1所示，其输入变量为A，B

5、，C，输出为F，如此F的逻辑式为 。AF=ABC+ABCBF=ABC+ABCCF=ABC+ABCDF=ABC+ABC图2-1答题：A.B.C.D.已提交7. 函数的卡诺图如图2-2所示，其最简“与或表达式为 。图2-2ABCD答题：A.B.C.D.已提交1. 图3-1a、b、c、d中74系列TTL门电路的输出状态为低电平的是 。AY1 BY2 CY3 DY4a b c d图3-1答题：A.B.C.D.已提交2. 图3-2a、b、c、d中74HC系列CMOS门电路的输出状态为低电平的是 。AY1 BY2 CY3 DY4a b c d图3-2答题：A.B.C.D.已提交3. TTL或非门多余的输入

6、端在使用时 。 A应该接高电平1 B应该接低电平0 C可以接高电平1也可以接低电平0 D可以与其它有用端并联也可以悬空答题：A.B.C.D.已提交4. CMOS与非门多余的输入端在使用时 。 A应该接高电平1 B可以接低电平0也可以接高电平1 C应该接低电平0 D可以与其它有用端并联也可以通过一个51W的电阻接地答题：A.B.C.D.已提交5. 和CMOS电路相比， TTL电路最突出的优势在于 。 A可靠性高 B抗干扰能力强 C速度快 D功耗低答题：A.B.C.D.已提交6. 和TTL电路相比，CMOS电路最突出的优势在于 。 A可靠性高 B抗干扰能力强 C速度快 D功耗低答题：A.B.C.D

7、.已提交7. 在TTL门电路中，能实现“线与逻辑功能的门为 。 A三态门 BOC门 C与非门 D异或门答题：A.B.C.D.已提交8. 在CMOS门电路中，三态输出门、OD门、与非门、异或门和非门中，能实现“线与逻辑功能的门为 。 AOD门 B三态门 C或非门 D异或门答题：A.B.C.D.已提交9. 门电路中，能实现总线连接方式的门为 。 AOD门 BOC门 C或非门 D三态门答题：A.B.C.D.已提交10. 欲使漏极开路的CMOS 门电路实现“线与，如此其输出端应该 。 A并联 B并联且外接上拉电阻和电源 C外接上拉电阻和电源但不需并联 D无需并联也无需外接上拉电阻和电源答题：A.B.C

8、.D.已提交11. 三态输出的门电路其输出端 。 A可以并联且实现“线与 B不能并联也不能实现“线与 C可以并联但不能实现“线与 D无需并联但可以实现“线与答题：A.B.C.D.已提交12. 图3-3中由74系列TTL与非门组成的电路中，门G输出高电平/低电平时流出其输出端的电流分别为 。与非门的输入电流为IIL= -1.6mA，IIH=40uA。图3-3A3IIH、3IIL B3IIH、6IIL C6IIH、3IIL D6IIH、6IIL答题：A.B.C.D.已提交13. 图3-4中由74系列TTL或非门组成的电路中，门G输出高电平/低电平时流出其输出端的电流分别为 。或非门的输入电流为II

9、L= -1.6mA，IIH=40uA。图3-4A3IIH、3IIL B6IIH、6IIL C3IIH、6IIL D6IIH、3IIL答题：A.B.C.D.已提交14. 某集成电路芯片，查手册知其最大输出低电平VOL(max)=0.5V，最大输入低电平VIL(max)=0.8V，最小输出高电平VOH(min)=2.7V，最小输入高电平VIH(min)=2.0V，如此其低电平噪声容限VNL等于 。 A0.4V B0.6V C0.3V D1.2V答题：A.B.C.D.已提交1. 图4-1中Y的逻辑函数式为 。ABCD图4-1答题：A.B.C.D.已提交2. 用3线-8线译码器74HC138设计的逻辑

10、电路如图4-2所示，74HC138的功能表如图4-3所示。、如此输出Y3、Y2、Y1、Y0的函数式分别为 。A、B、C、D、图4-2 图4-3答题：A.B.C.D.已提交3. 用8选1数据选择器74LS152设计的逻辑电路如图4-4所示，74LS152的功能表如图4-5所示。如此其输出F的函数式为 。A.BC.D图4-4 图4-5答题：A.B.C.D.已提交1. 触发器输出的状态取决于 。 A. 输入信号 B电路的初始状态 C. 时钟信号 D输入信号和电路的原始状态答题：A.B.C.D.已提交2. 假设JK触发器的现态Q=0，要求次态Q*=0，如此应使 。 AJ=，K=0 BJ=0，K= CJ

11、=1，K= DJ=K=1答题：A.B.C.D.已提交3. T触发器的功能是 。 A翻转、置“0 B保持、置“1 C置“1、置“0 D翻转、保持答题：A.B.C.D.已提交4. 在时钟脉冲作用下，图5-1所示电路的功能是 。图5-1A.B.C.D.答题：A.B.C.D.已提交5. 逻辑电路如图5-2所示，A=“1时，脉冲来到后D触发器 。Q图5-2A具有计数器功能 B置“0 C置“1 D保持原状态答题：A.B.C.D.已提交6. 逻辑电路如图5-3所示，当A=“0，B=“1时，CLK脉冲来到后D触发器 。图5-3A具有计数功能 B保持原状态 C置“0 D置“1答题：A.B.C.D.已提交7. 设

12、图5-4所示电路的初态Q1Q2 =00，试问参加3个时钟正脉冲后，电路的状态将变为 。图5-4A. 0 0 B. 0 1 C. 1 0 D. 1 1答题：A.B.C.D.已提交1. 逻辑电路如图6-1所示，该电路的功能为 。A不能自启动同步五进制加法计数器 B可自启动异步五进制加法计数器C不能自启动异步五进制减法计数器 D可自启动同步五进制减法计数器图6-1答题：A.B.C.D.已提交2. 由同步十进制计数器74LS160和门电路组成的计数器电路如图6-2所示。74LS160的功能表如图6-3所示。该电路的功能为 。A8进制减法计数器 B8进制加法计数器C9进制减法计数器 D9进制加法计数器图

13、6-2 图6-3答题：A.B.C.D.已提交3. 由同步十六进制计数器74LS161和门电路组成的计数器电路如图6-4所示。74LS161的功能表如图6-5所示。该电路的功能为 。A11进制加法计数器 B11进制减法计数器C10进制加法计数器 D10进制减法计数器图6-4 图6-5答题：A.B.C.D.已提交1. 数据通过 存储在存储器中。 A读操作 B启动操作 C写操作 D寻址操作答题：A.B.C.D.已提交2. 如下说法不正确的答案是 。 A半导体存储器的根本结构都是由地址译码器、存储矩阵和读写控制电路三大局部构成 BROM的主要特点是在工作电源下可以随机地写入或读出数据 C静态RAM存储

14、单元的主体是由一对具有互为反应的倒相器组成的双稳态电路 D动态RAM存储单元的结构比静态RAM存储单元的结构简单答题：A.B.C.D.已提交3. 假如存储器容量为512K8位，如此地址代码应取 位。 A. 17 B. 18 C. 19 D. 20答题：A.B.C.D.已提交4. 一片256K4的ROM,它的存储单元数和数据线数分别为。A.个，4条 B.个， 18条C.个，4条 D.个， 18条答题：A.B.C.D.已提交5. 快闪存储器属于 器件。 A掩模ROM B可擦写ROM C动态RAM D静态RAM答题：A.B.C.D.已提交1. 可编程逻辑器件的根本特征在于 。 A通用性强 B其逻辑功

15、能可以由用户编程设定 C可靠性好 D集成度高答题：A.B.C.D.已提交2. 2、PLD的开发需要有 的支持。A硬件和相应的开发软件 B 硬件和专用的编程语言 C开发软件 D专用的编程语言答题：A.B.C.D.已提交3. 3、PAL器件与阵列、或阵列的特点分别为 。 A.固定、可编程 B.可编程、可编程 C.固定、固定 D.可编程、固定答题：A.B.C.D.已提交4. 4、产品研制过程中需要不断修改的中、小规模逻辑电路中选用 B 最为适宜。 APAL BGAL CEPLD DFPGA答题：A.B.C.D.已提交5. 5、通用阵列逻辑GAL器件的通用性，是指其输出电路的工作模式，可通过对 进展编

16、程实现。 A输出逻辑宏单元OLMC B与门阵列 C或门阵列 D与门阵列和或门阵列答题：A.B.C.D.已提交6. 6、图8-1所示电路是PAL的一种异或输出结构，其输出Y的最小项之和表达式为 。图8-1A.B.C.D.答题：A.B.C.D.已提交1. 自动产生矩形波脉冲信号的是 。 A施密特触发器 B单稳态触发器 CT触发器 D多谐振荡器答题：A.B.C.D.已提交2. 将三角波变换为矩形波，需选用 。 A单稳态触发器 B施密特触发器 C微分电路 D双稳态触发器答题：A.B.C.D.已提交3. 单稳态触发器输出脉冲的宽度取决于 。 A触发脉冲的宽度 B触发脉冲的幅度 C电源电压的数值 D电路本

17、身的电阻、电容参数答题：A.B.C.D.已提交4. 为了提高对称式多谐振荡器振荡频率的稳定性，最有效的方法是 。 A提高电阻、电容的精度 B提高电源的稳定度 C接入石英晶体 D保持环境温度不变答题：A.B.C.D.已提交5. 欲得到一个频率高度稳定的矩形波, 应采用 。 A.计数器 B.单稳态触发器 C.石英晶体多谐振荡器 D.施密特触发器答题：A.B.C.D.已提交6. 多谐振荡器与单稳态触发器的区别之一是 。 A前者有2个稳态，后者只有1个稳态 B前者没有稳态，后者有2个稳态 C前者没有稳态，后者只有1个稳态 D两者均只有1个稳态，但后者的稳态需要一定的外界信号维持答题：A.B.C.D.已

18、提交1. 8位D/A转换器当输入数字量只有最低位为1时，输出电压为0.02V，假如输入数字量为01001100时，其输出电压为 。 A. 0.76V B.3.04V C.1.40V D.1.52V答题：A.B.C.D.已提交2. 某DAC的分辨率约为其满量程的0.4%，如此它是一个 。 A.8位转换器 B.10位转换器 C.12位转换器 D.16位转换器答题：A.B.C.D.已提交3. D/A转换器的主要参数有 、转换精度和转换速度。 A分辨率 B输入电阻 C输出电阻 D参考电压答题：A.B.C.D.已提交4. 以下 不是造成D/A转换器转换误差的主要因素。 A基准电压VREF的波动 B放大器的零点漂移 C放大器的电源电压 D电子开关的导通电阻和压降答题：A.B.C.D.已提交5. 各种A/D转换器电路中转换速度最快的是 。 A并联比拟型 B逐次渐近型 C双积分型 D计数型答题：A.B.C.D.已提交16 / 16