基于单片机的智能RLC测试仪老师修改

《基于单片机的智能RLC测试仪老师修改》由会员分享，可在线阅读，更多相关《基于单片机的智能RLC测试仪老师修改（33页珍藏版）》请在装配图网上搜索。

1、基于单片机的智能RLC测试仪摘要本文主要论述了基于凌阳SPCE061A单片机的智能RLC测试仪的设计，利用单片机对R、L、C等参数进行测量，可以充分利用单片机的运算和控制功能，方便地实现测量，使测量精度得到提高。同时用软件程序代替一些硬件测量电路，可在硬件结构不变的情况下，修改软件以增加新的功能。能够很好的完成对RLC参数的测量，以满足现代测控系统的需要。关键词：单片机；SPCE061A；RLC测试仪 ABSTRACTIt is mainly discussed in this paper that the design of intellectual RLC parameter measur

2、er based on Lingyang SPCE061A MCU. MCU use of R, L, C, and other parameters measured, can take full advantage of MCU processing and control functions, to facilitate the realization of measurements for improved measurement accuracy. Simultaneously uses the software procedure to replace some hardware

3、metering circuits, may in the hardware architecture invariable situation, revise software to increase the new function.Can very good completing to the RLC parameter survey, satisfy the modern observation and control system the need.Keywords: MCU；SPCE061A；RLC testing device目录摘要IABSTRACTII目录III前言V1 系统

4、测试原理与总体方案设计11.1 RLC测试原理11.1.1 相位+有效值测量11.1.2 相位+有效值测量方案的软仿真21.1.3 RLC参数测量方法31.2 总体设计方案41.2.1 系统原理框图41.2.2 整个系统工作流程41.3 系统设计中的难点和关键技术52 RLC测试仪硬件部分实现52.1 -5V电源的设计52.2 标准正弦信号发生模块62.2.1 标准正弦信号的原理62.2.2 AD9850芯片简介72.2.3 AD9850硬件电路图及单片机程序83 I-V变换模块93.1 I-V变换方案设计103.2 I-V变换的硬件电路104 同时采样模块114.1 同时采样模块方案设计11

5、4.1.1 A/D芯片的选择114.1.2 ADS7861芯片介绍124.1.3 ADS7861转换时序的逻辑控制125 单片机系统设计145.1 SPCE061A单片机概述145.2 单片机的电源设计155.3 SPCE061A最小系统156 RLC测试仪应用软件设计166.1 数据采集模块程序流程图166.2 中断程序流程图176.3 主程序流程图18结论20参考文献21致谢22附录23前言随着微电子技术、计算机技术、软件技术的高度发展及其在电子测量技术与仪器上的应用，新的测试理论、新的测试方法、新的测试领域以及新的仪器结构不断出现，在许多方面已经冲破了传统仪器的概念，电子测量仪器的功能和

6、作用发生了质的变化。纵览目前国内外的RLC测试仪，硬件电路往往比较复杂，体积比较庞大，不便携带，而且价格比较昂贵。为了研究体积更小、功能强大、便于携带的RLC测试仪，充分利用现代单片机技术，研究了基于单片机的智能RLC测试仪，人机界面友好、操作方便，具有十分重要的意义。1 系统测试原理与总体方案设计1.1 RLC测试原理RLC参数的测量方法主要有电桥法、谐振法和伏安法。其中伏安法又有固定轴法和自由轴法之分。目前，大多数RLC测试仪采用自由轴法，测试精度高、速度快。本设计没有采用以上方法，而是采用了更先进的“相位+有效值”的方法，充分利用了现代单片机技术，体现了单片机的优势。1.1.1 相位+有

7、效值测量将被测元件与标准电阻串联，激励源为标准频率正弦信号，如图1 所示。图1 串联分压电路设串联电路中被测元件的阻抗为Z，电压降为；标准电阻为，电压降为；电路中电流为。被测元件的电压降有效值为U，标准电压降的有效值为。则被测阻抗 （1.1）式中： ，。又（1）如果被测元件为电阻R，则 （1.2）（2）如果被测元件为电感L，则 （1.3）（3）如果被测元件为电容C，则 （1.4） （1.5）根据上面三个式子，只要知道测试信号的频率f、测试的标准电阻，再求出U、和电压、电流的相位差，就可以计算出各参数的值。而交变电压有效值： （1.6）写成离散的形式就是： （1.7）其中n为序列的长度。根据相关

8、测相的原理可以求出电压、电流的相位差： （1.8） 该方法就是在同一段时间内对标准信号和被测信号进行同时采样，将得的两组数据送入单片机进行处理，计算出各元件的参数。 采用该方案，只要对被测信号和标准信号进行同时采样，采适当周期的点送入单片机，进行数据处理就可以求出RLC的各个参数。该方案思路清晰、硬件电路简洁，可以充分发挥单片机的数据处理功能，和我们的设计要求相吻合。1.1.2 相位+有效值测量方案的软仿真假定标准电阻为1K，分别和2K的电阻、1uF的电容、1H的电感组成串联电路，激励源为100Hz的正弦信号，如图2所示。图2 R、L、C串联分压电路1.1.3 RLC参数测量方法100Hz下的

9、阻抗为1000，的容抗为，的感抗为。即串联时，。对于每种情况，用正弦信号发生器产生两个正弦波。1首先以测试电阻为例。模拟产生2路正弦信号：的采样波形为，的采样波形为， 和的相位一致，模拟一个周期的波形，则被测电阻为2K，和假设的一致。2再以测试电容为例。模拟产生2路正弦信号：的采样波形为，的采样波形为，这样满足幅度关系和相位超前的关系，模拟一个周期的测量，则被测电容为1uF，可见，结果很准确。3最后以测试电感为例。模拟产生2路正弦信号：的采样波形为，的采样波形为，这样满足幅度关系和相位滞后的关系，模拟一个周期，结果正确。经过以上的分析和仿真，确定该方案是可行的，关键在于：1.两路信号在采样过程

10、中，时间上要保持严格的一致，这样才能减小测试过程中的误差。2.要提高测试精度就要在一个周期上采尽可能多的点，这样相关运算求相位差时，误差会减小。3.要提高测试速度就要采用高速采集。1.2 总体设计方案本节主要介绍RLC虚拟测试仪的总体设计方案，分析在设计系统的整个过程中所遇到的难点和重点，并提出了相应的解决方案。1.2.1 系统原理框图1）硬件原理框图系统硬件原理框图如图3所示：被测元件前端电路同时采样时序控制数据传输单片机显示DDS正弦信号发生器 图3 系统硬件原理框图2)如图3所示，系统可以分成以下几大模块：1前端电路模块，包括标准电阻选择、测试频率选择，信号程控放大部分。 2A/D转换模

11、块，包括转换时序控制和同时采样部分。3单片机模块，控制各模块之间的协调工作和数据处理。1.2.2 整个系统工作流程整个系统工作流程为：1用户发出测试命令。2单片机控制正弦信号发生器产生默认频率的正弦测试信号。3同时采样模块在CPLD的时序控制下对标准信号和被测信号进行同时采样,并将转换的数据送单片机单元。4当数据存储满，停止数据采集，进行数据分析与处理。5应用程序根据处理的结果选择相应的控制参数，并根据参数调整测量参数。6单片机根据控制参数，选择测试频率、标准电阻、程控放大，再控制同时采样模块。7重复4、5、6的步骤。1.3 系统设计中的难点和关键技术 1前端电路的设计。前端电路（I-V变换）

12、模块，是系统硬件的关键，前端电路的质量直接影响到系统的测试范围和精度。 2A/D转换时序的控制。同时采样模块，是硬件电路部分最关键的部分，也是系统设计的难点所在。由于同时采样的A/D芯片ADS7861是串行输出，转换时序比较复杂，而且要做到高速的数据采集比较困难。这部分由可编程逻辑器件EPM7064控制A/D转换和数据存储的时序。2 RLC测试仪硬件部分实现在系统开发过程中，硬件电路的设计起了十分重要的作用。系统的性价比又与芯片的选择密切相关。针对RCL测试仪硬件电路中的各个模块，首先提出设计方案，然后对这些方案进行分析，选择合适的芯片。在各个模块中，首先对模块中用到的芯片进行了简要的介绍，然

13、后结合具体的电路图进行设计，并给出了部分程序，让人一目了然。2.1 -5V电源的设计 本设计硬件部分的模拟电路部分（比如运放、模拟开关），必须要供电，因此要设计-5V电源。我选择了MAXIM公司的DC-DC变换芯片MAX735来实现，如图4所示。图4 -5V电源电路图2.2 标准正弦信号发生模块仪器的测试频率直接影响到测量的精度。因此要求测试频率精度高，并且频谱纯度和稳定度也要高。2.2.1 标准正弦信号的原理 1利用锁相环(PLL)技术实现频率合成。琐相环频率合成的基本原理如图5所示，其中鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）组成基本琐相环电路。其稳相和频率合成是一个负反馈

14、的过程。鉴相器将输入信号和输出信号的N分频进行相位比较，输出一个与和之间相位差成正比的电压，这个电压加到环路滤波器上，作为压控振荡器的控制信号。由于压控振荡器输出一个频率和输入电压成比例的信号，所以控制信号出现的任何时变信号都将对压控振荡器进行频率调制，在相位琐定期间，输出频率。鉴相器（PD）环路滤波器（LF）压控振荡器（VCO）可编程分频器参考频率输出图5锁相环频率合成原理框图2利用DDS数字合成技术设计正弦信号源。常用的DDS系统如图6所示。该DDS系统的核心是相位累加器,它由一个加法器和一个N位相位寄存器组成，N一般为2432位。每来一个时钟，相位寄存器以步长M增加。相位寄存器的输出与相

15、位控制字相加，然后输入到正弦查询表地址上。正弦查询表包含一个周期正弦波的数字幅度信息，每个地址对应正弦波中0360范围的一个相位点。查询表把输入的地址相位信息映射成正弦波幅度信号，经过D/A变换，输出模拟信号。相位寄存器每经过N/M个时钟后回到初始状态，相应地正弦查询表经过一个循环回到初始位置，系统输出一个正弦波。输出的正弦波频率 （2.1）相位累加器N正弦波形表（ROM）D/A变换低通滤波器参考频率频率控制字M输出图6 DDS基本原理框图结合二者的长处，直接采用DDS合成芯片。如AD9850，AD9852等。减少了所需的元器件，功耗小、电路简单，而且精度、稳定度相对比较好。我直接采用的DDS

16、合成芯片为AD9850，其输出频率宽、精度高、转换速度快、硬件电路简单、价格便宜。2.2.2 AD9850芯片简介AD9850是美国AD公司生产的高集成度的DDS合成芯片。它采用32位相位累加器，截断成14位，输入正弦查询表，查询表输出截断成10位，输入到DAC。DAC输出两个互补的模拟电流，接到滤波器上。调节DAC满量程输出电流需外接一个电阻，其调节关系是=32(1.248V/)，满量程电流为1020mA。AD9850内部有高速比较器，接到DAC滤波输出端，就可直接输出一个抖动很小的脉冲序列，此脉冲输出可用作ADC器件的采样时钟。AD9850用5位数据字节控制相位，允许相位按增量、移动或这些

17、值的组合。AD9850有40位寄存器，其中32位用于频率控制，5位相位控制，1位电源休眠(powerdown)功能，2位厂家保留测试控制。这40位控制字可通过并行方式或串行方式装入到AD9850。并行模式时(D39、D38=“00”），通过8位总线D7-D0将数据装入寄存器，全部40位需重复5次，在FQ-UD上升沿把40位数据从输入寄存器装入到频率和相位及控制数据寄存器，从而更新DDS输入频率和相位，同时把地址指针复位到第一个输入寄存器，时序如图3-5所示。在串行装入方式中(D39、D38=“11” ），W-CLK上升沿把25引脚(D7)的一位数据串行移入，移入40位后，用FR-UD上升沿更新

18、输出频率和相位。输出频率 其中，为32位频率控制字，为AD9850的参考时钟频率。使用AD9850需要注意：1电路中需要注意偏置电阻的选择，建议=。2CLK是AD9850的参考时钟，可选5150MHz之间的正弦信号或方波信号。4输出信号的频率理论上可以达到参考频率的一半，但建议不要超过参考频率的33%。5在做电路板时，注意不要让信号离AD9850太远，否则容易产生高频干扰。6在AD9850底部不要布线。2.2.3 AD9850硬件电路图及单片机程序AD9850硬件电路如图7所示：由于同时采样A/D芯片的转换速度最高在500K/S左右，实际做到电路中最高达到250K左右。而相关算法求相位差，则要

19、求在每一个周期上采样的点数尽可能多些。因此，测试信号的频率不能太高（1KHz左右）；也不能太低，太低了对存储器的要求比较高。我选择了100Hz和1KHz的两种测试信号。当测试频率选择1KHz时，A/D的采样速率为250K，也就是每个周期采250个点，如果每路信号存储1K个数据，则一次测试采1024/250约4个周期的信号。当测试信号选择100Hz，则A/D的采样速率为250K/8=31250Hz，这样每个周期采312.50个点，一次测量采1024/312.50约3.3个周期的信号。 图7 DDS正弦信号发生模块电路图AD9850的参考时钟频率选择为8M。根据公式得： 产生100Hz正弦信号的频

20、率控制字为： =100/8M=0XD1B7 （2.2）产生1KHz正弦信号的频率控制字为： =1000/8M=0X83126 （2.3）产生100Hz的正弦信号的单片机程序： FQ_UD=0； FQ_UD=1； /FQ-UD上升沿把地址指针复位到第一个寄存器 FQ_UD=0； *(write)=0x0； / 写入W0（D39-D32），并行输入模式，powerup *(write)=0x0； / 写入W1（D31-D24） *(write)=0x0； / 写入W2（D23-D16） *(write)=0XD1； / 写入W3（D15-D8） *(write)=0XB7； / 写入W4（D7-D

21、0） FQ_UD=1； / FQ-UD上升沿把40位数据写入AD9850内部寄存器产生1KHz的信号只需改变相应的频率字即可。但是AD9850直接产生的信号幅度只有2V左右，而且是单极性的。而测试的时候我们需要的是双极性的，峰峰值能达到6V左右的正弦信号，因此DDS输出的信号还要经过隔直和放大。如图8所示，AD9850输出的信号经过RC高通滤波器，将直流分量滤除，输出交流信号，再经放大器放大，电压跟随，输出幅度适当、带载能力较强的信号源。 图8 正弦信号的隔直与放大为了得到交流信号若只是使用一个隔直电容，那么，测试的时候就会发现，在输出端总存在直流分量。当信号的幅度较大时，输出就会切顶失真。就

22、在输出端加了一个10K的电阻，输出的波形就会比较理想。3 I-V变换模块 前端电路主要是实现I-V的变换，将标准电阻的电压降和被测元件的电压降进行分离，送同时采样模块。在此过程中，标准电阻的自动切换，以及减小模拟开关对测试过程带来的误差是设计的难点。前端电路是影响系统测量范围和测量精度的关键。3.1 I-V变换方案设计本方案采用电阻分压法，如图9所示，两路信号不用经差分，电压跟随之后直接进行A/D变换，得到两序列。两序列分别表示和，用第一序列减去第二序列就得到一个新的序列，它表示被测元件的电压降。采用该方案，第一路信号幅度总是和信号源的一致，不用放大，只有第二路信号需要放大，减少了器件。图9

23、电阻分压电路3.2 I-V变换的硬件电路由于测试要实现自动测量，因此标准电阻的切换显得比较重要。标准电阻的切换可以用模拟开关来控制，模拟开关存在导通电阻和漏电流，如果太大会对测试精度产生很大影响。当较小时，模拟开关的导通电阻就不可忽略。因此消除导通电阻对电路的影响十分重要。通过实验，采用如图10所示的原理电路。图中选用的模拟开关，、是模拟开关的导通电阻；为标准电阻，分4档切换；Z为被测元件。图中标准电阻选择的是，测试信号通过和Z分压（不计的影响），两路信号经电压跟随、放大后进行同时采样。采用该电路减小了导通电阻对测试精度的影响。图10 RLC测试仪前端电路原理图电路中模拟开关选用MAX384。

24、MAX384是双四选一的模拟开关，最大导通电阻，漏电流为2.5nA（）。程控放大器选用PGA103，实现电压1、10、100三档的切换。测试时，系统默认选择1KHz的测试信号，1K的标准电阻，电压放大倍数为。第一次测试后，上层根据相位的正负判断被测元件的类型：相位差为左右，则被测元件是电阻；相位超前左右，则被测元件曾感性；相位滞后左右，则被测元件曾容性。结合计算得到的被测元件的阻抗（或感抗、容抗）选择合适的测试信号（测大电感、大电容采用100Hz的低频；测小电感、小电容采用1KHz的高频），进行第二次测试。之后，上层根据被测元件的阻抗（或感抗、容抗）选择与之最接近的标准电阻，进行第三次测量。最

25、后，上层根据被测元件的电压幅度，控制PGA103，选择合适的放大倍数，进行重复测量。4 同时采样模块4.1 同时采样模块方案设计由于本系统采用相关测相的原理，对A/D变换的同时性要求比较严格，要保证两路信号进行同时采样。4.1.1 A/D芯片的选择考虑到速度以及时序的控制，我选择了串行输出的同时采样A/D芯片ADS7861。4.1.2 ADS7861芯片介绍ADS7861是双、12位串行输出、500K、2+2通道的同时采样A/D芯片。如图11所示：图11 ADS7861管脚图引脚M0、M1、A0进行输入模拟通道的选择，其值和对应的通道如表1所示。本系统中我们令M0M1A0=000，选择通道A0

26、、B0。表1 ADS7861通道选择真值表M0M1M2TWO-CHANNEL/FOUR-CHANNEL OPERATIONDATA ON SERIAL OUTPUTSCHANNELS CONVERTED000Two ChannelA and BA0,B0001Two ChannelA and BA1,B1010Two ChannelA only BA0,B0011Two ChannelA only BA1,B110Four ChannelA and BSequential11Four ChannelA only BSequentialADS7861的转换时序分析如下：在CONVST变高电平期间

27、CLOCK的第一个下降沿到来时，进行A/D转换。转换开始后三个时钟周期之后开始出现数据（从最高位开始输出），之后每个时钟周期输出一位数据。由分析可知，在每个CLOCK的下降沿的时候数据比较稳定，此时取数据比较理想。执行一次A/D变换至少需要16个CLOCK，而A/D变换的最大的速率是500KHz。因此最高的时钟频率为8M。4.1.3 ADS7861转换时序的逻辑控制在进行A/D变换时，要实现连续采样，而且间隔时间一定，如果用单片机来控制转换时序，最高的转换速度只能达到几K，这样当测试信号为1K时，每个周期只能取几个点，这样测量就很不准确，因此不采用单片机直接控制A/D采样。我们选择CPLD来做

28、A/D采样的时序，只要单片机发出一条开始采样的命令，CPLD就会产生相应的时序，进行A/D变换，当采完一定的数据量之后，CPLD自动结束A/D转换。 由于A/D输出是串行数据，因此在每次存储之前要进行串转并的操作，然后将数据存到单片机中，同样，我们也采用CPLD进行串转并的控制。 另外，我们要根据实际的情况选择不同的测试信号频率（100Hz、1KHz），这样A/D变换也分两种不同的频率，这个工作也由CPLD来实现。我们选用可编程逻辑器件EPM7064SLC44-10来实现对A/D转换的控制。（1）A/D转换时钟、频率的选择。当测试信号的频率为100Hz时，选择较低的转换速率；当测试信号的率为1

29、K时，选择较高的转换频率。SEL为CPLD的单片机的控制端，由单片机来控制选择对应的频率。CLK为8M的晶振。三个D触发器实现对输入时钟的8分频。当SEL=0时，选择的是8M的时钟输出，送AD_CLK；当SEL=1时，选择的是1M的时钟输出，送AD_CLK。由于CPLD中设置每32个AD_CLK，执行一次A/D变换。因此测试信号为1KHz时，选择8M的AD_CLK，转换的速率为8M/32=250K，每个周期采250个点；测试信号为100Hz时，选择1M的AD_CLK，转换的速率为1M/32=31250，每个周期采312.5点。（2） A/D转换时序控制该模块的时序控制比较复杂，因此分几个部分来

30、说明一下：1fenpin模块: 该模块实现对输入CLK_IN进行32分频和4分频，INI为初始化信号。2 TONG模块: 此模块起到同步的作用。当A端有一个大于一个时钟宽度的负脉冲，不管这个脉冲有多宽，在Q口只输出一个时钟宽度的正脉冲。Q的输出直接接ADS7861的CONVST端，控制A/D转换，在Q高电平的过程中刚好有一个CLK的下降沿，在该下降沿到来时开始A/D变换。3数据移位模块: 该模块在clock时钟同步的作用下将shiftin串行输入的数据进行左移，先移入的作为高位，保留最后的12位数据，实现串转并的功能。当32FEN低电平时，输出16个REG_CLK脉冲（相位和AD_CLK相反）

31、进行一次12位采集数据移位的操作，前4个数据自动溢出，保留后12个数据。当32FEN变高电平时将12位并行数据读出，送存储器。4数据传送模块: 数据采集完成后，将采集的数据直接传输到具有暂存功能的单片机中暂存，等待进行数据处理。5结束采集:当单片机存满数据时，单片机将产生一个中断，通知可编程控制器控制采样停止，即一次采集完成。由于ADS7861是单电源供电的，只能对正电压进行A/D变换。因此，对I-V变换模块输出的信号要进行双极性单极性的转换。假设输入信号为，OP07的输出信号为，则。当输入信号在范围内变化时，输出信号在05V范围内，保证了ADS7861正常工作。5 单片机系统设计5.1 SP

32、CE061A单片机概述SPCE061A是继SP系列产品SPCE500A等之后凌阳科技推出的又一个16位结构的微控制器。目前有两种封装形式：84引脚的PLCC84封装和80引脚的LQFP80贴片封装。主要性能如下：116位微处理器；2工作电压：VDD为2.43.6V(CPU), VDDH为2.45.5V(I/O)；3CPU时钟：32768Hz49.152MHz ；4内置2K字SRAM、内置32K FLASH；5可编程音频处理；632位通用可编程输入/输出端口；732768Hz实时时钟，锁相环PLL振荡器提供系统时钟信号；82个16位可编程定时器/计数器(可自动预置初始计数值)；92个10位DAC

33、(数-模转换)输出通道；107通道10位电压模-数转换器(ADC)和单通道语音模-数转换器；11声音模-数转换器输入通道内置麦克风放大器自动增益控制(AGC)功能；12系统处于备用状态下(时钟处于停止状态)耗电小于2mA3.6V；1314个中断源：定时器A / B，2个外部时钟源输入，时基，键唤醒等；14具备触键唤醒的功能；15使用凌阳音频编码SACM_S240方式(2.4K位/秒)，能容纳210秒的语音数据；16具备异步、同步串行设备接口；17具有低电压复位(LVR)功能和低电压监测(LVD)功能；18内置在线仿真电路接口ICE（In- Circuit Emulator）；19具有保密能力；

34、20具有WatchDog功能（由具体型号决定）。5.2 单片机的电源设计SPCE061A的内核供电为3.3V，而I/O端口可接3.3V也可以接5V，所以电源模块设计图如下图所示。图12 电源模块设计5.3 SPCE061A最小系统SPCE061A最小系统当中，包括SPCE061A芯片外围的基本模块，有：晶振输入模块（OSC）、锁相环外围电路（PLL）、复位电路（RESET）等，如图13所示。图13 SPCE061A最小系统6 RLC测试仪应用软件设计6.1 数据采集模块程序流程图数据采集模块程序流程图如下图所示：图13 数据采集模块程序流程图6.2 中断程序流程图中断程序流程图如下图所示：图1

35、4 中断程序流程图6.3 主程序流程图主程序流程图如下图所示：图15 主程序流程图结论经过一段时间的努力，课题基本上完成。基于单片机的智能RLC测试仪的设计达到了预期的设计目标。通过本课题的设计，使我加深了对理论知识的理解，懂得如何在实际中应用所学的知识，同时也掌握了一些软和硬件设计的方法。总的来说这是一次难得的锻炼，为今后从事工作打下了良好的基础。由于时间和经验的限制，在课题工作中还存在很多不太满意的地方，有待于在今后的工作中进一步完善和解决。下面列出一些需要改进的地方：1. 基于单片机的智能RLC测试仪的设计的内容还可以进一步的丰富，使设计的更有完美、合理。2. 基于单片机的智能RLC虚拟

36、测试仪的软件中的数据处理等各部分程序有待进一步的改进。由于我的水平有限，文中难免有不妥或错误之处，恳请各位老师和同学批评指正，不胜感激。参考文献1罗亚非.凌阳16位单片机应用基础M.北京：北京航空航天大学出版社，20032雷思孝.凌阳16位单片机原理及应用M.西安：西安电子科技大学出版社，20043高工、徐键.高速数模转换器的设计思路及应用考虑(上)J.电子技术应用，1998，(12)4沈兰荪.高速数据采集系统的原理及运用M.民邮电出版社，19955张强.电流反馈运算放大器与电压反馈运算放大器的区别与应用J.国外电子元器件，1997，(1)6李映波.集成电流反馈放大器的应用设计J.电子技术，1

37、997，(4)7李素芬、李刚、张景发.模数转换技术及其发展J.电子技术应用，2002，(4)8宋万杰、罗丰、吴顺君.CPLD 技术及其应用M.西安电子科技大学出版社，20009杨惠连、张涛.误差理论与数据采集M.天津大学出版社，199210赵茂泰.智能仪器原理及应用M.电子工业出版社，199911余文俊.8051C语言实习M.中国水利水电出版社，200312邱关源.电路M.高等教育出版社，2003 13康华光、邹寿彬.电子技术基础(数字部分）M.高等教育出版社，2004 14康华光、邹寿彬.电子技术基础(模拟部分)M.高等教育出版社，200315英日汉电子信息词典M.新时代出版社，200016

38、D.E.约翰逊.有源滤波器精确设计手册M.电子工业出版社17Analog Device.Data bookM，200018ALTERA.ALTERA Device Data BookM.199919Microcontroller Hand bookM.Intel Crop，199220Data-Acquisition Data book M.Analog Device Crop，1991 21Application-Specific Integrated Circuits M. Addison Wesley/Pearson, 200322Introduction to Electronic C

39、ircuit Design M.Prentice Hall/Pearson, 200123The Rational Unified Process An Introduction M. Second Edition . Addison-Wesley, 200224网络资源：致谢附录1. 程序清单（1）信号源初始化函数 int CVICALLBACK Wave_initiate (int panel, int control, int event,void *callbackData, int eventData1, int eventData2)int i,j;double wave_temp

40、256;unsigned char wave256;unsigned char wave_DAC082048;int d8;unsigned char dat=0;HANDLE hDevice=NULL;char pcDriverName64=Ezusb-0;BULK_TRANSFER_CONTROL bulkControl;BOOLEAN bResult = FALSE;int nBytes=0;switch (event)case EVENT_COMMIT:for(j=0;j256;j+) /产生初相位为 0 的正弦波wavej=128.00 + 127.00 * sin(j * PI /

41、 128);d0 = wavej & 0x01;d7 = wavej & 0x80;if(d0!=0)dat=dat+128;if(d7!=0)dat=dat+1;wave_DAC08j = dat;dat=0;bOpenDrver(&hDevice,pcDriverName);bulkControl.pipeNum=1;if(hDevice!=NULL)bResult=DeviceIoControl(hDevice,IOCTL_EZUSB_BULK_WRITE,&bulkControl,sizeof(BULK_TRANSFER_CONTROL),&wave_DAC080,2048,&nBytes,NULL);CloseHandle(hDevice);break;return 0;2.电路总图