《数字电子技术》课程设计说明书多功能数字钟电路设计

《《数字电子技术》课程设计说明书多功能数字钟电路设计》由会员分享，可在线阅读，更多相关《《数字电子技术》课程设计说明书多功能数字钟电路设计（28页珍藏版）》请在装配图网上搜索。

1、武汉理工大学数字电子技术课程设计说明书学 号： 0120809320417课 程 设 计题 目多功能数字钟电路设计学 院信息工程学院专 业通信工程班 级通信0804班姓 名指导教师2010年7月6日课程设计任务书学生姓名： 专业班级： 通信工程0804班 指导教师： 工作单位： 题 目: 多功能数字钟电路设计 初始条件： 数字电子技术基础知识 、模拟电子技术基础知识、电子技术实验室、NE555、74LS90、74LS48、7段数码管。要求完成的主要任务: 1、 电路原理图设计和相关参数的确定。2、 电路仿真3、 设计报告的撰写时间安排： 序号阶段内容时间1方案设计1天2电路仿真2天3撰写报告1

2、天4答辩1天合 计5天指导教师签名： 年 月 日武汉理工大学模拟电子技术课程设计说明书系主任（或责任教师）签名： 年 月 日摘要 本设计是基于555定时器产生脉冲的多功能数字钟，能够分别显示时、分、秒，还能够对时钟做校时操作，本设计时钟还具有整点报时功能。从555定时器输出1KHZ的脉冲经过三个串联计数器分频分别为100HZ、10HZ和1HZ的时间脉冲，其中1HZ脉冲作为秒脉冲输入，10HZ作为校时电路输入。秒脉冲输入时间计数部分，计数部分由六个计数器组成，每两个分别计数秒、分和时。计数器输出输到到7端数码管译码器，再书到数码管进行显示出时间。校时电路工作时，封锁计数器的进位信号，由10HZ给

3、出计数信号，方便校时。当分计数部分要向时计数部分进位时，给出的欲进位信号驱动扬声器，发出进位信号，到达报时的目的。Abstract The design is based on the pulse 555 timing produce multifunctional digital clock, can show, minutes and seconds on the clock, also can make the operation, the school also has the clock strike on the design. From 1KHZ 555 timing of pu

4、lse output by three series counter frequency respectively, 10HZ 100HZ 1HZ and the time pulse, including 1HZ pulse as seconds, 10HZ as input pulses at school input circuit. Seconds count part time input pulses, count by six counter composition, every two seconds, and were counting. To counter the out

5、put lost 7 digital tube decoder, book to digital tube show time. When school work, blockade circuit, signal by the binary counter counts, convenient 10HZ given signal when the school. When points to count part when, is part of binary counter to carry signals, a binary signals drive the speaker, arri

6、ve the strike. III武汉理工大学模拟电子技术课程设计说明书目录1.引言12、多功能数字钟22.1任务22.2、要求22.2.1基本要求22.2.2 扩展功能22.3数字钟电路系统的组成原理框图23、方案设计与选择33.1 振荡器的设计33.1.1 振荡器的选择33.1.2 参数确定43.2 分频设计53.3 时分秒计数器的设计53.3.1 时计数部分设计63.3.2 分、秒计数部分设计63.4校时电路设计73.5 整点报时电路设计83.6显示部分83.7 总体设计电路图94、元器件的选择114.1振荡器NE555114.1.1. NE555的特点114.1.2 NE555引脚位

7、配置说明114.2 计数器74LS90124.3 译码器74LS48135、电路仿真155.1 振荡器部分的仿真155.1.1 NE555输出结果仿真155.1.2 NE555输出和电容C1波形155.2 分频器的仿真165.3 时间显示仿真175.4 整点报时、校时电路仿真186总结19附录 元件清单20参考文献21武汉理工大学模拟电子技术课程设计说明书1.引言 时钟是现在最基本最常见的生活用品，随着现代人们的忙碌，似乎每一个角落都装上时钟才能满足人们对知晓时间的需求，现在很多宿舍楼，商场等都装上了时钟。所以制作这样一个简易的多功能时钟有其现代的意义。2、多功能数字钟2.1任务 设计一个多功

8、能的数字钟。2.2、要求2.2.1基本要求1) 准确计时，以数字的形式显示时、分、秒的时间。 2）小时为24或12进制，分和秒为60进制。 3）校正时间2.2.2 扩展功能1）定时控制2）整点报时2.3数字钟电路系统的组成原理框图 3、方案设计与选择3.1 振荡器的设计 3.1.1 振荡器的选择 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟的准确度，通常选用石英体构成的振荡电路。一般说来，振荡器的频率越高，计时精度越高。如图1为电子手表集成电路中的晶体振荡电路，常取晶振频率为32768HZ，因其内部有15级2分频集成电路，所以输出端正好是1HZ的标准脉冲。如果精度要求不高也可

9、以采用集成逻辑门与RC组成的时钟源振荡器如图2或由555定时器与RC组成的多谐振荡器如图3。这里选用555构成的多谐振荡器，设计振荡频率为1KHZ，电路图如图所示。图1 晶体振荡器图2 逻辑门与RC振荡器图3 NE555振荡器电路3.1.2 参数确定 555定时器的脉冲时间是由于RC充放电确定的。根据三要素公式： （1） 充电过程的方程式： (2) 充电时间为： (3) 放电过程的方程式： （4） 放电时间为： (5) 总时间为： （6） 频率为： （7） 首先确定C1=0.1uf，R2=5.1K，需要输出频率f=1KHZ，将充放电时间算出，确定电阻R1。通过确定R1=4.1K。3.2 分频设

10、计分频器的工作主要有两个：第一，产生标准的秒脉冲。第二，是提供电路工作所需要的信号，比如校时电路中用到的10HZ，就是为了校时方便而设计。选择计数器作为分频器，计数器有很多元件可以选择，但是要合理充分的利用，选择3片中规模集成计数器74LS90可以完成上诉功能，74LS90是二五十进制计数器。因为555定时器产生1KHZ的信号，第一片的Q3输出100HZ，第二片的Q3输出10HZ，第三片输出1HZ。经过3次1/10分频后正好是1HZ，为标准的秒输入脉冲。 电路图如图4： 图4 分频电路3.3 时分秒计数器的设计 3.3.1 时计数部分设计时间计数设计为24进制计数，有多种计数器可供选择，本设计

11、仍选74LS90作为计数器。设计电路图如图5。当时计数部分的个位接受分计数部分的信号，计数满10后向时计数部分的十位给出一个进位信号。时十位计数部分接受个位的进位信号并进行计数，当十位和个位计满24个数后计数器清零。计数规律是从002300。 图5 时计数部分电路 3.3.2 分、秒计数部分设计分和秒一样，都采用60进制计数，本设计仍选74LS90作为计数器。设计电路图如图6。当分（秒）计数部分的个位接受秒计数部分的信号（秒计数接受的信号为振荡器经分频后输出的1HZ的标准脉冲），计数满60后向时计数部分的十位给出一个进位信号。分（秒）十位计数部分接受个位的进位信号并进行计数，计满6就想前一级给

12、出进位信号。当十位和个位计满60个数后计数器清零。计数规律是从005600。图6 分、秒计数部分电路设计3.4校时电路设计 当数字钟接通电源或者计时出现错误是，需要校正时间，校时是数字钟应具备的基本功能。一般的电子手表都具有时、分、秒等校时功能。为了电路简单，我们只对时和分进行校时。校时电路要求在小时校正时不影响分和秒的正常计数，在分校时时不影响秒和小时的计数。时校时电路和分校时电路都是一致的，校时脉冲信号为10HZ脉冲，这样速度正好适中，适合校时。 图7 校时电路 值得注意的是，由与非门构成的组合逻辑电路，在开关S闭合和打开的时候容易发生抖动，从而使校时出现错误，对于这中情况要采取去抖的措施

13、，接上电容就可以，但是为了让去抖更有效，我还加上了由与非门组成的RC触发器。由此可以保证电路不会有抖动现象。改进图如图8： 图8 校时电路3.5 整点报时电路设计 设计原理图如下图9，由图可知，当分十位Q0Q1、分个位Q0Q3、秒十位Q0Q2和秒个位Q3同时为“1”时，电路驱动NPN三极管，报时电路工作，即当分、秒时间为59分58-59秒两秒内蜂鸣器发出响声报时。 图 9 整点报时电路3.6显示部分 显示部分有数码管和BCD数码管译码器74LS48组成。根据74LS48的特性设计如图10所示电路。Q0-Q3接受计数器输出的数据，按照数码管显示规律译码出可直接输入数码管的数据，将时间实时显示出来

14、。 图 10 数码管显示电路3.7 总体设计电路图图 11 总体电路图4、元器件的选择 4.1振荡器NE555 NE555 (Timer IC)大约在1971由Signetics Corporation发布，在当时是唯一非常快速且商业化的Timer IC。 4.1.1. NE555的特点 1.只需简单的电阻器、电容器，即可完成特定的振荡延时作用。其延时范围极广，可由几微秒至几小时之久。 2.它的操作电源范围极大，可与TTL，CMOS等逻辑闸配合，也就是它的输出准位及输入触发准位，均能与这些逻辑系列的高、低态组合。 3.其输出端的供给电流大，可直接推动多种自动控制的负载。 4.它的计时精确度高、

15、温度稳定度佳，且价格便宜。4.1.2 NE555引脚位配置说明 如右图 NE555接脚图 Pin 1 (接地) -地线(或共同接地) ，通常被连接到电路共同接地。 Pin 2 (触发点) -这个脚位是触发NE555使其启动它的时间周期。触发信号上缘电压须大于2/3 VCC，下缘须低于1/3 VCC 。 Pin 3 (输出) -当时间周期开始555的输出输出脚位，移至比电源电压少1.7伏的高电位。周期的结束输出回到O伏左右的低电位。于高电位时的最大输出电流大约200 mA 。 Pin 4 (重置) -一个低逻辑电位送至这个脚位时会重置定时器和使输出回到一个低电位。它通常被接到正电源或忽略不用。

16、Pin 5 (控制) -这个接脚准许由外部电压改变触发和闸限电压。当计时器经营在稳定或振荡的运作方式下,这输入能用来改变或调整输出频率。 Pin 6 (重置锁定) - Pin 6重置锁定并使输出呈低态。当这个接脚的电压从1/3 VCC电压以下移至2/3 VCC以上时启动这个动作。 Pin 7 (放电) -这个接脚和主要的输出接脚有相同的电流输出能力，当输出为ON时为LOW，对地为低阻抗，当输出为OFF时为HIGH，对地为高阻抗。 Pin 8 (V +) -这是555个计时器IC的正电源电压端。供应电压的范围是+4.5伏特(最小值)至+16伏特(最大值)。 参数功能特性： 供应电压4.5-18V

17、 供应电3-6 mA 输出电225mA (max) 上升/下时间100 ns .NE555的相关应用: NE555的作用范围很广，但一般多应用于单稳态多谐振荡器（Monostable Mutlivibrator）及无稳态多谐振荡器(Astable Multivibrator)。 4.2 计数器74LS9074LS90计数器是一种中规模二一五-十进制计数器，下降沿触发，R0(1),R0(2)是清零端，R9（1），R9(2)是置9端，CPA和QA可组成一个二进制计数器，CPB和QBQCQD组成五进制计数器；若把QA和CPB相连，脉冲从CPA输入，则构成8421BCD码十进制计数器。由74LS90的

18、truth table可以看出，选择74LS90可以在数字钟进位和清零上有极大的方便，不需要其他门电路辅助就能自己完成进位和清零。图12 74LS90的连接图表1 74LS90计数/复位真值表表2 74LS90 BCD数码顺序4.3 译码器74LS48 74LS48芯片是一种常用的七段数码管译码器驱动器，下面是74LS48的引脚图和功能表。图13 74LS48引脚图表3 74LS48功能表5、电路仿真 随着科技的发展，“计算机仿真技术”已成为许多设计部门重要的前期设计手段。它具有设计灵活，结果、过程的统一的特点。可使设计时间大为缩短、耗资大为减少，也可降低工程制造的风险。仿真软件有很多，mul

19、tsim、protues等都可以电路仿真。本设计仿真过程是在protues平台上完成的。课程设计、毕业设计是学生走向就业的重要实践环节。由于PROTUES提供了实验室无法相比的大量的元器件库，提供了修改电路设计的灵活性、提供了实验室在数量、质量上难以相比的虚拟仪器、仪表，因而也提供了培养学生实践精神、创造精神的平台。5.1 振荡器部分的仿真 5.1.1 NE555输出结果仿真将示波器接到NE555的输出端3脚上。仿真结果如下图，图14。由图可知，单位时间宽度为100us，一个周期的输出波形正好占据10个方格，所以T=10*100us=1000us。f=1/T=1000HZ。符合设计要求。图 1

20、4 NE555输出波形图5.1.2 NE555输出和电容C1波形 如图15所示，NE555输出电平是由C1充放电经比较电路后的结果。当C1电压小于三分之一Vcc时Vcc给C1充电，波形上升，当C1充电到三分之二Vcc时，C1通过电阻和三极管对地放电，波形下降。图 15 电容C1的波形5.2 分频器的仿真图 16 分频电路仿真波形 上图中从上到下依次是1KHZ、100HZ、10HZ、1HZ的波形。从图中可以看出来，波形的高低电平不标准，产生了形如充放电的波形。分析电路不难发现，这是正常的情况，因为芯片的引脚接了负载，当芯片引脚从低电平置数为高电平时，引脚变高电平，由于接上负载，该引脚要驱动负载，

21、所以电平会慢慢变低，当引脚与负载电平相等时，即为零时，电平保持不变，一直到下一个置数改变才发生变化。当芯片引脚从高电平置数为低电平时，由于置数前负载是高电平，当引脚变低电平后，负载的高电平与引脚的低电平中和，使电平趋于零点位，直到下一次置数才改变。由此反复便形成了如图所示的波形。5.3 时间显示仿真 1、计时中数码管的显示。图 17 时间显示2、计时中的电路，即将清零。图 18 计时中的电路3、计时归零，数字钟从新计时。图 19 计时归零时的电路5.4 整点报时、校时电路仿真此部分在protues仿真文件包内进行。校时仿真通过点击校时按钮达到校时目的，当用点触式按键时，没点击一次，时间向上加1

22、，直到校正时间为此。还可以使用长按键方法校正时间，当按住按键不放时，被校时部分会以每秒增加10的速度向上增加，加快校时速度。整点报时仿真，可利用分校时电路，将分显示调节为59，由于没有秒校时电路，只能等待秒计数到58时蜂鸣器开始发出声响报时，两秒后自动停止。即当时钟显示为XX 59 58 时开始报时，到时钟显示XX 00 00 时停止。6总结通过这次数电课程设计，我对数字电路设计的知识有了更深一步的了解。通过这次的课程设计，我熟悉了更多不同的数字芯片，比如74LS90，74LS00，74LS48，数码管等，这为我以后的电路设计打了一定的基础。在这次的设计中，我考虑了许多不同的方案，做出过不同的

23、选择，从理论上细致的比较各个方案的好坏，同时又充分的考虑实际情况，以实际情况为主要，在此过程中学会了把理论和实际充分结合起来的思维方式。在设计的过程中我采用了MULTISIM和protues仿真软件，通过这次的课程设计使我对这个仿真软件的使用更加的熟练。通过对比实际的仿真结果和用仿真软件的仿真结果，认识到了理论和实际的差距。认识到用工程的观点去解决实际问题的意义。附录 元件清单序号元件名称数量规格备注1NE555定时器1DIP封装274LS909DIP封装374LS486DIP封装4共阴数码管65电阻15.1K6电阻12K7电位器15K8导线若干9瓷片电容40.1uf1074LS0031174

24、LS08212NPN三极管1901313按键214蜂鸣器1参考文献1 电子线路设计-实验-测试第三版，谢自美 主编，华中电子科技出版社2006年2 电子课技术程设计指导书彭介华主编，高等教育出版社，2002年3 模拟电子线路 主编：谢沅清 出版社：成都电子科大 1999年4 高频电子线路第五版 主编：张肃文 出版社：高教出版社 2009年5 模拟电子电路设计性实验指导书，大连理工大学自编教材，2005年6 电子技术动手实践：主编：崔瑞雪， 北京航空航天大学出版社2007年第 21 页武汉理工大学模拟电子技术课程设计说明书本科生课程设计成绩评定表姓 名罗传能性 别男专业、班级通信0804班课程设

25、计题目： 多功能数字钟课程设计答辩或质疑记录：1、 简要说明一下你的电路的原理。 答：本设计是是利用计数器设计的简易多功能时钟，主要包括时间显示，时间校正，整点报时等功能。首先利用NE555定时器产生1KHZ频率的方波，经过三个十进制计数器分频后成为1HZ的标准时间脉冲，输入下一级的时间计时电路，时间计时电路中秒、分为60进制，时为24进制，时间脉冲先后从秒计数器到分计数器再到时计数器，并且每部分都输出到数码管显示当时时间，完成时间显示。电路还利用与非门的阻截与导通的特性设置了校时电路，并且还加上了去抖电路，防止电路抖动，导致的校时不成功。电路还设计了用蜂鸣器的报时电路。2、 说明一下此设计电路特点答： 在这个方案设计的数字钟具有计时准确、电路运行稳定、校时方便、电路简便的特点。 一般振荡器振荡频率越高，频率就越准确，本设计使振荡器产生1KHZ的频率，再经分频得到的秒脉冲。电路采取了保障的去抖措施，方便校时，设计的主要计时芯片只有74LS90，因为简单给电路设计带来极大方便。 3、 谈谈本设计的课改进之处。 答：本设计充分的利用了计数器74LS90的特性，将时间计时电路设计得非常简单，本设计需要改进的是在数字钟的功能方面，应该再设计一个闹铃功能就更加完美了。成绩评定依据：最终评定成绩（以优、良、中、及格、不及格评定）指导教师签字： 年 月 日