DSP应用技术实用教案

《DSP应用技术实用教案》由会员分享，可在线阅读，更多相关《DSP应用技术实用教案（43页珍藏版）》请在装配图网上搜索。

1、第1页/共42页第一页，共43页。防混叠滤波器防混叠滤波器平滑滤波器平滑滤波器ADCADCADCADCDACDACDACDACRAMRAMEPROMEPROM信号预处理、MUXMUX、程控放大等第2页/共42页第二页，共43页。确定硬件方案PCB图设计第3页/共42页第三页，共43页。 首先要根据系统对运算量的需求来选择； 其次要根据系统所应用领域来选择合适的DSPDSP芯片； 最后要根据DSPDSP的片上资源、价格、外设配置以及与其他元部件的配套性等因素来选择。 A/DA/D转换器的选择应根据采样频率、精度以及是否要求片上自带采样、多路选择器、基准电源等因素来选择； D/AD/A转换器应根据

2、信号频率、精度以及是否要求自带基准电源、多路选择器、输出运放等因素来选择。 第4页/共42页第四页，共43页。 第5页/共42页第五页，共43页。 一般串行口只能达到1919kb/skb/s，而并行口可达到1 1Mb/sMb/s以上，若要求过高可考虑通过总线进行通信； 第6页/共42页第六页，共43页。 常用(chn yn)(chn yn)的人机接口主要有键盘和显示器。 第7页/共42页第七页，共43页。确定硬件方案PCB图设计第8页/共42页第八页，共43页。 包括信号的调理、A/DA/D和D/AD/A转换电路、数据缓冲等。 第9页/共42页第九页，共43页。 第10页/共42页第十页，共4

3、3页。确定硬件方案PCB图设计第11页/共42页第十一页，共43页。合理选择层数减少高速电路器件管脚间引线的弯折缩短高频电路器件管脚间的引线减少高频电路器件管脚间引线层间的交替注意信号线近距离平行走线时所引入的串扰对特别重要的信号线或局部单元实施地线包围的措施类信号走线不能形成环路每个集成电路块的附近应设置一个高频去耦电容第12页/共42页第十二页，共43页。确定硬件方案PCB图设计第13页/共42页第十三页，共43页。第14页/共42页第十四页，共43页。第15页/共42页第十五页，共43页。1.1.电源电压和电流要求电源电压和电流要求第16页/共42页第十六页，共43页。2.2.电源电源(

4、dinyun)(dinyun)解决方案解决方案 第17页/共42页第十七页，共43页。3.3.电源电源(dinyun)(dinyun)解决方案解决方案 第18页/共42页第十八页，共43页。第19页/共42页第十九页，共43页。第20页/共42页第二十页，共43页。 第21页/共42页第二十一页，共43页。 内部振荡器产生的时钟信号质量较差，通常需要精确匹配外围电路（用于信号匹配的电容、电感、电阻等），更换不同频率的晶体时外围电路需做相应的调整。价格较低，但它的驱动能力比较差，一般不能提供多个器件共享，而且频率范围也比较小第22页/共42页第二十二页，共43页。第23页/共42页第二十三页，共

5、43页。第24页/共42页第二十四页，共43页。第25页/共42页第二十五页，共43页。第26页/共42页第二十六页，共43页。 F2812的片内数据存储空间比较小（18K16位），在一个需要较多数据或程序存储空间的系统应用场合，可以外扩一个SRAM存储器。F2812为用户提供了5个XINTF接口，可以扩展大约(dyu)1M16位存储空间。 采用IS61LV6416 SRAM，IS61LV6416有16根数据总线和16根地址总线，最大存储空间为64K16位。 使用F2812的XINTF区域2扩展一个SRAM（IS61LV6416-10T）的电路原理图，其地址范围为：0 x08 00000 x0

6、8 FFFF。第27页/共42页第二十七页，共43页。第28页/共42页第二十八页，共43页。第29页/共42页第二十九页，共43页。 第30页/共42页第三十页，共43页。 头文件既体现了模块化编程的思想，又注意保持(boch)(boch)了与汇编语言结合使用的特色，非常适合于大型DSPDSP系统软件的设计。详细了解头文件的组成，不仅仅有利于加深对于DSPDSP外设寄存器的使用，还有利于加强嵌入式系统编程的能力。 第31页/共42页第三十一页，共43页。 DSP281x_Mcbsp.h DSP281x_Mcbsp.h 定义多通道缓冲(hunchng)(hunchng)串行口寄存器组 DSP2

7、81x_Sci.h DSP281x_Sci.h 定义串行通信接口寄存器组 DSP281x_Spi.h DSP281x_Spi.h 定义串行外设接口寄存器组 DSP281x_Xintf.h DSP281x_Xintf.h 定义外部扩展接口寄存器组 DSP281x_PieVect.h DSP281x_PieVect.h 定义PIEPIE中断向量表 DSP281x_PieCtrl.h DSP281x_PieCtrl.h 定义PIEPIE中断控制寄存器组 DSP281x_SysCtrl.h DSP281x_SysCtrl.h 定义系统控制寄存器组 DSP281x_Device.h DSP281x_De

8、vice.h 定义芯片功能性变量 DSP281x_DevEmu.h DSP281x_DevEmu.h 定义芯片硬件仿真寄存器组 DSP281x_DefaultIsr.h DSP281x_DefaultIsr.h 定义中断服务程序 f2812a.h f2812a.h 定义ICETEK-F2812-A-S80ICETEK-F2812-A-S80实验 系统寄存器 DSP281x_GlobalPrototypes.h DSP281x_GlobalPrototypes.h 全局函数原型声明第32页/共42页第三十二页，共43页。 在DSPsDSPs应用系统中一般有两种源程序文件：C C语言文件（.c.c

9、文件）和汇编语言文件（.asm.asm文件），该应用程序源文件需要用户自己编写，但是一些与DSPsDSPs硬件直接相关(xinggun)(xinggun)的底层源文件TITI公司已经为我们编好了，文件包可以到TITI公司网站免费下载。 它包含四个文件夹：docdoc（内有一个介绍头文件的PDFPDF文档）、DSP281x_commonDSP281x_common（内有常用的CMDCMD文件和底层文件）、DSP281x_examplesDSP281x_examples（基于TI F2812TI F2812开发板的例程）、DSP281x_headers DSP281x_headers 。第33页/

10、共42页第三十三页，共43页。 在系统运行前，首先需要完成系统初始化。 DSP DSP芯片的初始化是设定DSPDSP芯片工作状态的重要步骤。 在系统加电复位后，芯片寄存器处于默认的状态，需要根据程序设计进行不同的设置。 通常需要配置的寄存器包括系统状态寄存器、中断使能寄存器、中断标志寄存器等 另外还要配置看门狗定时器模块(m kui)(m kui)（用来防止系统进入不正确的循环或CPUCPU出现暂时性异常）以及系统时钟。第34页/共42页第三十四页，共43页。void InitSysCtrl(void) Uint16 i; EALLOW; / Disable watchdog module S

11、ysCtrlRegs.WDCR= 0 x0068;/ Initalize PLL SysCtrlRegs.PLLCR = 0 xA; / Wait for PLL to lock for(i= 0; i PIE_VECT, PAGE=1.第37页/共42页第三十七页，共43页。typedef interrupt void(*PINT)(void);/ Define Vector Table:struct PIE_VECT_TABLE PINT PIE1_RESERVED; PINT PIE2_RESERVED; PINT PIE3_RESERVED; PINT PIE4_RESERVED; P

12、INT PIE5_RESERVED; PINT PIE6_RESERVED; PINT PIE7_RESERVED; PINT PIE8_RESERVED; PINT PIE9_RESERVED; PINT PIE10_RESERVED; PINT PIE11_RESERVED; PINT PIE12_RESERVED; PINT PIE13_RESERVED;2、中断向量表结构(jigu)体定义第38页/共42页第三十八页，共43页。/ Non-Peripheral Interrupts: PINT XINT13; / XINT13 PINT TINT2; / CPU-Timer2 PINT

13、 DATALOG; / Datalogging interrupt PINT RTOSINT; / RTOS interrupt PINT EMUINT; / Emulation interrupt PINT XNMI; / Non-maskable interrupt PINT ILLEGAL; / Illegal operation TRAP PINT USER0; / User Defined trap 0 PINT USER1; / User Defined trap 1 PINT USER2; / User Defined trap 2 PINT USER3; / User Defi

14、ned trap 3 PINT USER4; / User Defined trap 4 PINT USER5; / User Defined trap 5 PINT USER6; / User Defined trap 6 PINT USER7; / User Defined trap 7 PINT USER8; / User Defined trap 8 PINT USER9; / User Defined trap 9 PINT USER10; / User Defined trap 10 PINT USER11; / User Defined trap 11第39页/共42页第三十九页

15、，共43页。/ Group 1 PIE Peripheral Vectors: PINT PDPINTA; / EV-A PINT PDPINTB; / EV-B PINT rsvd1_3; PINT XINT1; PINT XINT2; PINT ADCINT; / ADC PINT TINT0; / Timer 0 PINT WAKEINT; / WD / Group 2 PIE Peripheral Vectors: PINT CMP1INT; / EV-A PINT CMP2INT; / EV-A PINT CMP3INT; / EV-A PINT T1PINT; / EV-A PIN

16、T T1CINT; / EV-A PINT T1UFINT; / EV-A PINT T1OFINT; / EV-A PINT rsvd2_8;第40页/共42页第四十页，共43页。3、定义一struct PIE_VECT_TABLE变量(binling)并为此变量(binling)分配存储空间struct PIE_VECT_TABLE PieVectTable;#pragma DATA_SECTION (PieVectTable, “PieVectTable”);4、中断服务程序 让PieVectTable中各中断向量指向所要的服务程序，例如： PieVectTable.TINT2 = &I

17、SRTimer2; 那么，ISRTimer2也就成了中断服务程序。一定要在主程序的开始(kish)先声明该程序： interrupt void ISRTimer2(void); 然后按照需要编写该中断服务程序： interrupt void ISRTimer2(void); CpuTimer2.InterruptCount+； . 第41页/共42页第四十一页，共43页。感谢您的欣赏(xnshng)！第42页/共42页第四十二页，共43页。NoImage内容(nirng)总结第9章 DSP应用系统设计。各种控制口和通信口。第3页/共42页。系统的逻辑控制通常是用可编程逻辑器件来实现。 首先要根据系统对通信速率的要求来选择通信方式。第15页/共42页。将外部时钟信号(xnho)直接加到DSP芯片的X2/CLKIN引脚，而X1引脚悬空。void InitSysCtrl(void)。第41页/共42页。感谢您的欣赏第四十三页，共43页。