《数字逻辑课程设计报告数字钟》由会员分享，可在线阅读，更多相关《数字逻辑课程设计报告数字钟（11页珍藏版）》请在装配图网上搜索。
1、一、实验题目和功能描述题目：数字钟功能：(1)计时和显示功能：采用24小时计时并以十进制数字显示时、分、秒；(2)校时功能：当数字钟走时有偏差时，应能手动校时(3)整点报时：当数字钟跳到整点的时候启动蜂鸣器进行报时二、设计要求1.显示时分秒的十进制数字显示，采用24小时制。2.校时功能。3.报时功能。三、设计思路1.功能简介： 数字中实际是一个对标准1Hz信号进行计数的计数电路，下图是数字钟系统的框图。手动校时1kHz时钟信号校时模式选择分频器时、分、秒计数器模块校时模块时钟数码显示扫描、译码器模块蜂鸣器 振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果
2、以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。当时钟时间与标准时间不同时，可通过校时电路进行校时：K1键，模式选择，选择校时状态，第一次为校时，第二次较分，第三次较秒。K2键，手动校时，按住不放时调整时间，松开停止调整。另外，计时过程要具有报时功能，当时间到达整点时，蜂鸣器响1次。2.数字钟结构设计：（1）分频器电路模块：counter1k 主体结构由三块74160计数器级联而成。输入为1kHz时钟信号，即可产生输出1Hz和100Hz两种方波信号。画好原理图后，将其设置成可调用元件
3、，以备高层设计使用。（2）小时计数模块：hour 小时计数模块有两块74160级联组成24进制计数器，每一小时计数一次，即当分和秒为“59分59秒”， 在下一个脉冲作用下，该模块计数一次。计数器只显示0h23h，当计数器运行到“23时59分59秒”时，在下一个脉冲作用下，数字中将显示“00时00分00秒”。 画好原理图后，将其设置成可调用元件，以备高层设计使用。（3）分秒计数模块：min、sec 分秒计数器都是有两块74160级联而成的60进制计数器。分钟计数器每一分钟计数一次，即当秒为“59秒”， 在下一个脉冲作用下，该模块计数一次。计数器只显示0m59m。秒计数模块在一个时钟信号下计数一次
4、，计数器只显示0s59s。画好原理图后，将其设置成可调用元件，以备高层设计使用。（4）校时电路模块：count_control 创建文本输入文件，把校时电路模块的HDL输入文本，并创建该元件。（5）选择扫描模块：select_disp 创建文本输入文件，把该模块的HDL输入文本，然后创建该元件。（6）七段译码器模块：deled 创建文本输入文件，把七段译码器的HDL输入文本，然后创建该元件。四：设计原理图1.总电路原理图：2，小时计时电路图2. 分钟计时电路图4.秒钟计时电路图5.计时的切换（由count_control实现）相关模块的ADHL源代码：（1）.校时电路模块AHDL相关源代码：s
5、ubdesign count_control(FUNC_SEL:input;SETN:input;SEC_CO,MIN_CO:input;SEC_EN,MIN_EN,HOUR_EN:output;)variableq1.0:dff;beginq.clk=FUNC_SEL;q=q+1;if(q3)then q=0;end if;case q iswhen 0=SEC_EN=vcc; MIN_EN=SEC_CO; HOUR_EN=MIN_CO;when 1=SEC_EN=gnd; MIN_EN=gnd; HOUR_EN=!SETN;when 2=SEC_EN=gnd; MIN_EN=!SETN;
6、HOUR_EN=gnd;when 3=SEC_EN=!SETN; MIN_EN=gnd; HOUR_EN=gnd;end case;end;（2）.select_disp模块AHDL相关源代码：subdesign select_disp(sel2.0:input;in03.0:input;in13.0:input;in23.0:input;in33.0:input;in43.0:input;in53.0:input;out3.0:output;)begin case sel is when 0=out=in5; when 1=out=in4; when 2=out=in3; when 3=ou
7、t=in2; when 4=out=in1; when 5=out=in0; end case;end;（3）deled模块AHDL：SUBDESIGN deled(num3.0:INPUT;a,b,c,d,e,f,g:OUTPUT;)BEGINTABLEnum3.0=a,b,c,d,e,f,g;H0 =1,1,1,1,1,1,0;H1 =0,1,1,0,0,0,0;H2 =1,1,0,1,1,0,1;H3 =1,1,1,1,0,0,1;H4 =0,1,1,0,0,1,1;H5 =1,0,1,1,0,1,1;H6 =1,0,1,1,1,1,1;H7 =1,1,1,0,0,0,0;H8 =1,1
8、,1,1,1,1,1;H9 =1,1,1,1,0,1,1;HA =1,1,1,0,1,1,1;HB =0,0,1,1,1,1,1;HC =1,0,0,1,1,1,0;HD =0,1,1,1,1,0,1;HE =1,0,0,0,1,1,1;END TABLE;END;五、软件仿真 硬件调试结果：分配管脚后，编译下载并按图在EDA-V试验箱上接线，调试后可以实现计时校时功能。六心得体会整个过程花了我不少时间，可当做完时才发现做这个数字钟是多么简单的一件事，主要是在调试时花了不少时间，其间换了不少器件，有的器件在理论上可行，但在实际运行中就无法看到效果，所以调试花了我不少时间，有时无法找出错误便更换器件重新接线以使电路正常运行。在实际的操作过程中，能把理论中所学的知识灵活地运用起来，并在调试中会遇到各种各样的问题，电路的调试提高了我们解决问题的能力，学会了在设计中独立解决问题，也包括怎样去查找问题。似乎所有的事都得自己新手去操作才会在脑海中留下深刻的印象，这个小小的课程设计让我们对Maxplus软件的操作逐渐熟悉，也了解了不少器件的功能的应用，也加深了对数字电路认识和理解。本次课程设计主要是用软件仿真，在实际的试验中将需要我们有更强的动手能力，在今后更深入的试验中我们将有更多的收获。
数字逻辑课程设计报告数字钟
