FPGA开发板EP1C6用户手册(二版)

《FPGA开发板EP1C6用户手册(二版)》由会员分享，可在线阅读，更多相关《FPGA开发板EP1C6用户手册(二版)（31页珍藏版）》请在装配图网上搜索。

1、FPGA-EP1C6 开发板HTL册综述1EPIC核心板资源介绍 1FPG开发平台资源介绍 2系统模块5EP1C核心板模块说明FPGA EP1C6Q240C 芯片说明 5FPGA 接口 I/O 说明 6调试接口 JTAG AS说明 7其它功能模块 8EP1C6核心板使用注意事项 10FPG开发平台模块说明液晶显示模块 12RTC实时时钟模块 14USB接口模块 14音频CODE接 口模块 16EEPROM存储模块 17数字温度传感器模块 17其它功能模块 18FPGA开发平台使用注意事项 20附表一核心板载资源与FPGAEP1C6I/接口对照表 21附表二25EP1C与开发板硬件资源I/O接口

2、对照表第一章 综 述FPG开发来台是根据现代电子发展的方向，集 EDZ和SOP系统开发为一 体的综合性实验开发系统，除了满足高校专、本科生和研究生的SOP教学实 验开发之外，也是电子设计和电子项目开发的理想工具。 整个开发系统由核 心板EP1C6、SOP开发平台和扩展板构成，根据用户不同的需求配置成不同 的开发系统。EP1C核心板EP1C6核心板为基于Altera Cyclone器件的嵌入式系统开发提供了一个很好的硬件平台，它可以为开发人员提供以下资源：1 主芯片采用 Altera Cyclone 器件 EP1C6Q240C82 EPCS1I8配置芯片3 4个用户自定义按键4 4个用户自定义

3、LED5 1个七段码 LED6 标准AS编程接口和JTAG调试接口7 50MHz 高精度时钟源8 三个高密度扩展接口9 系统上电复位电路10支持+5V直接输入，板上电源管理模块系统主芯片采用240引脚、贴片封装的E1C6FPGA，它拥有6030个LE， 26个M4K片上RAM （共计239616bits），2个高性能PLL以及多达185个用户 自定义IO。同时，系统还可以根据用户不同的设计需求来更换其它不同系列 的核心板，如：EP1C12、EP2C20、EP3C25等。所以，不管从性能上而言， 还是从系统灵活性上而言， 无论您是初学者，还是资深硬件工程师， 它都会 成为您的好帮手。4用尸自磁按

4、逢高效电潟taJTAG洞越口Cyclone4审尸白宦空LE DEP1CS324OC8扩展接口 自定义七邮管EPCE4：0cfi 口V手动蓋惊朋堀程按口图1-1 EP1C6核心板系统功能框图FPGA开发板FPGA开发平台提供了丰富的资源供学生或开发人员学习使用，资源包括接口通信、控制、存储、数据转换以及人机交互显示等几大模块，接口通信模块包括SPI接口、IIC接口、VGA接口、RS232接口、USB接口、PS2键盘/鼠标接口、1 Wire接口等；存储模块包括 EEPROM存储器模块等；数据 转换模块包括串行ADC、DAC以及音频CODE等；人机交互显示模块包括8 个按键、16个LED发光二极管显

5、示、1602字符型点阵LCD、8位动态7段码管、 实时时钟、SD卡等。上述的这些资源模块既可以满足初学者入门的要求， 也可以满足开发人员进行二次开发的要求。EDA/SOPC实验开发平台提供的资源有：1、 标准配置核心板为 EP1C6核心板（核心芯片为 EP1C6Q240C8 ）。可更换EP2C20F484C8等其它核心板。2、1602字符型液晶点阵。3、RTC,提供系统实时时钟。4、1 个256色VGA 接口。5、1个标准串行接口。6、1个USB设备接口，利用PDIUSBD12芯片实现USB协议转换。7、基于SPI或IIC接口的音频CODEC模块。8 1个蜂鸣器输出模块。9、2个PS2键盘/鼠

6、标接口。10、串行ADC和串行DAC模块。11、IIC接口的EEPROM存储器模块。12、基于1-Wire接口的数字温度传感器。13、8位动态七段码管LED显示。14、16个用户自定义LED显示，8个用户自定义按键输出。15、一个SD卡接口模块。16、扩展接口，供用户高速稳定的自由扩展。图1-2 FPGA系统平台功能框图3第二章系统功能介绍核心板系统功能介绍本节将重点介绍 EP1C16核心板上所有的组成模块及其电路原理。Cyclo ne FPGA 器件继Altera公司成功推出第一代 Cyclone FPGA后，Cyclone 词便深深的烙在广大硬件工程师心中，一时间它便成为低功耗、低价位以及

7、高性能的象征。本标配开发板上采用的 FPGA是EP1C6Q240C8，也可以选配 EP1C12核心板或更高的核板。下面介绍EP1C6核心板的有关特性。它们都是AlteraCyclone系列中的一员，其核心板主芯片采用240引脚的FPGA，表2-1列出了 EP1C6的有关资源特性，更详细的特性请参阅其数据手册。芯片型号EP1C6逻辑单元LEs 6030M4K Memory Blocks26所有 RAM Bits239616PLLs 2用户可用I/O 185基本串行主动配置器件EPCS1表2-1 EP1C6Q2404C8资源列表开发板上提供了两种途径来配置FPGA :? 使用Quartus II软

8、件，配合下载电缆从JTAG接口下载FPGA所需的配置数据，完成对FPGA的配置。这种方式主要用来调试 FPGA 或Nios II CPU，多在产品开发初期使用。? 使用Quartus II软件，配合下载电缆，通过AS接口对FPGA配置FPGA的自器件进行编程，在开发板下次上电的时候，会完成对动配置。这种模式主要用来产品定型后，完成对FPGA代码的固化，以便产品能够独立工作。核心芯片的JTAG接口电路和AS接口电路的一些具体的参数将在后面 介绍。扩展接口开发板上提供的资源模块占用了部分FPGA引脚，除此之外，还有164个左右的可用10供用户自定义使用，这些10通过JP1、JP2、JP3扩展接口引

9、出。JP1、JP2和JP3分别位于核心板的左右两边和上边，分别通过间距 为2.54mm的标准双排针插座，提供了 164个用户自定义10 ,以满足普通 用户的一般需要。同时这些标准的双排针插座通过与EDA/S0PC实验开发平台上的与之对应的标准双排孔插座相接，使实验平台上的用户接口与核心板相连构成一个完整的实验开发平台。JP1、JP2、JP3的引脚定义如图 2-5所示，JP1、JP2、JP3其引脚与FPGA的10接口的对应关系见附表:JP1JP31 !S1J8IBO7LI73I75I77I79JP254547497#图2-5 JP1-JP3所使用的接插件及其引脚定义#8JTAG调试接口在FPGA

10、开发过程中，JTAG是一个比不可少的接口，因为开发人员需要下载配置数据到 FPGA。在Nios II开发过程中，JTAG更是起着举足轻重的作用，因为通过 JTAG接口，开发人员不仅可以对Nios II系统进行在线仿真调试，而且还可以下载代码或用户数据到CFI Flash中。开发板上提供如图2-6所示的10针插座，其每个插针的信号定义见表2-6。JP1插座信号定义1 TCK2 GND3 TDO4 Vcc(3.3V)5 TMS6 /7 /8 /9 TDI10 GND表2-6 JTAG插座信号定义注： /表示该插针没有任何信号。AS编程接口AS接口主要用来给板上 FPGA的串行配置器件 EPCS4进

11、行编程，故 称其为编程接口，板上也是采用图2-6所示的10针插座，其信号定义见表 2-7。JP1插座信号定义1 DCLK2 GND3 CONF DONE4 Vcc(3.3V)5 n CONFIG、6 nCE7 DATAOLT8 nCS9 ASDI10 GND表2-7 JTAG插座信号定义自定义按键与LED为了方便开发人员作一些简单的、手动的逻辑输入，开发板上提供了 4个用户自定义按键BT1-BT4和四个用户自定义LED发光二极管 LED1-LED4。这四个按键和四个 LED连接到了 FPGA的10引脚上，具体 的定义和使用则由开发人员自由决定。按键与LED的电路原理相对比较简单这里不再详述。读

12、者可以从与之有关的实验中参考其电路原理。其与 FPGA的对应关系见附表一。注：1、按键按下为低电平，抬起为高电平。2、 当FPGA信号为高电平时LED灯亮。否则熄灭。复位按键（RESET）开发板上有一个复位按键，位于核心板的左下方，扩展接口JP1和按键开关之间。复位按键上面的LED为复位指示，当复位按键按下时（低电平），LED亮。复位按键连接到FPGA的10引脚上，可以供开发人员作为 Nios II CPU 的复位信号。当然也可以作为普通的按键来使用。其与FPGA的10对应如表2-8所示。信号定义EPC6弓1脚说明RESET 240按下为低电平，否则为高电平表2-8复位按键与FPGA 10接口

13、对应表七段码 LED (7SEG-LED )七段码LED是开发板上提供的另一个方便开发人员调试的显示设备。开发板上使用的七段码 LED是共阳极型，af和dp这八个LED均与FPGA 的10引脚直接相连，其对应段名称如图2-7所示。由于七段码LED公共端连接到 VCC (共阳极型)，当FPGA对应的10引脚 输出低电平时，对应的七段码 LED中的LED点亮；当FPGA对应的10引 脚输出高电平时，对应的七段码 LED中的LED熄灭。其信号引脚与 FPGA 的10接口的对应关系见附表一。晶振核心板上提供了高精度、高稳定性50MHz的有源晶振，晶振所输出的 脉冲信号直接与 FPGA的时钟输入引脚相连

14、。如果设计人员需要其它频率时钟源，可以在FPGA内部进行分频或利用FPGA内部PLL倍频等途径来得到。有源晶振的输出端与 FPGA的10接口对应关系如表 2-9所示。1050M时钟信号EP1C6弓1脚说明50MHZ 28表2-9时钟信号与 FPGA 10接口对应表直流电源输入开发板上外部供电仅需在J1输入+ 5V直流电压即可。用户需要特别注意的是，插入 J1的插头必须为 内正外负 供电极性，如图2-8所示。为了保证系统能够稳定工作，电源适配器功率最好在5V/1A以上。使用注意事项：用户在使用开发板时请严格遵照下述说明：1.严禁用手直接接触开发板上的芯片管脚，避免静电击穿。2 .最好使用原配电源

15、适配器，如用其它电源适配器，请务必确认适 配器为+5V直流、内正外负极性输出的插头。3. 请选用本公司生产的下载电缆，如使用其它下载电缆，请确定电 缆的电气特性和信号定义与本开发板插座一致。4. 不要自行拆机，以免发生危险。5. FPGA的I/O脚与核心板的各模块的功能引脚的对应关系见附表。6. 与之相关的电路原理图请参照其数据手册。7. 如果你在使用过程当中遇到什么问题，请及时与我们联系。FPGA开发板系统功能介绍本节将重点介绍FPGA开发板上的所有的组成模块及其电路原理。图C电源开关2-1是整个开发板的模块布局图。5YDC输入）（独揍口 ：| 串行接口（鼠标按口 Jf邃盘C USEn J

16、音密乎聲J扩展接口液晶横块蜂鸣器数码査串行酿）（温度传感（LBD显）Ornnnnnnnnn訂U H昌1_DILL nnHfliEUOU田心曰nu0 HCGICnu nu nu nu nu一 - -nninSS0S SHSSZS3n nririfiirifiripn严uuuuuuuuu u u u u u u u亡noun口口 口r 口口 叶切I卜I回回冋回回回回回 f 口口口 9 口 口口口-曲一 wunue-1L u-unuoED=noD nuo nlLJcs nuD uc- anuD Fluca muon nnn n m nnormn nULI匚亡匚匚匚ILIHLJErL!（抜键开关）图2

17、-1 FPGA开发板模块分布图下面对系统平台上的有关模块及其与FPGA （EP1C12/EP1C20）硬件的连接逐一作详细说明。1602字符型点阵液晶屏:开发板配置了文字型LCD模块，其外观结构与模块尺寸机构如图2-2与图2-3所示。此LCD模块内是由LCD显示器、LCD驱动器、LCD控制器三部 份所组成如图2-4。目前市售LCD模块其控制方法均相同，此乃因LCD模块内部所使用之LCD控制器均与HITACHI之HD44780兼容，此背光LCD模块具有16根脚位（不含背光），如下表2.1所示。不同厂牌的模块模块亦可互换， 其应用方式亦均相同。FPGA / ASIC多媒体影音Cyclone II

18、FPGA验证平台上，配置16字x 2 行的LCD文字型模块，每个字符可显示 5 * 7或5 * 10点字图形，包含标准之 ASCII码（含大小写英文字母、阿拉伯数字及特殊符号等）。图2-2、文字型LCD模块外观&C.010.5图2-3、文字型LCD模块尺寸机构VddDB7DBORSR/WEVcVss图2-4文字型LCD模块的结构图表2.1、文字型LCD模块接脚说明Pin No.SymbolLevelDescripti on1 VSSOV Ground2 VDD5.0VSupply Voltage for logic3 VO(Variable)Con trastAdjustme nt4RSH/L

19、H: DATA, L: Instruction code5 R/WV H/LH: Read(MPU Module) L: Write(MPU Module)6 EH,HLChip en able sig nal7DBOH/LData bus line8 DB1 H/LData bus line9 DB2 H/LData bus line10 DE13H/LData bus line11 DE14H/LData bus line12 DE15H/LData bus line13 DEH/LData bus line14 DE7H/LData bus lineRTC系统实时时钟:RTC芯片为DS1

20、302。 DS1302是DALLAS 公司推出的涓流充电时钟芯片，内含有一个实时时钟 /日历和31字节静态RAM，通过简单的 串行接口与CPU进行通信。实时时钟/日历电路提供秒、分、时、日、 日期、月、年的信息，每月的天数和闰年的天数可自动调整，时钟操作可通过AM/PM 指示决定采用24或12小时格式。DS1302与CPU之间能简单地采用同步串行的方式进行通信，接口连接非常简单，占用端口资源很少，且操作非常容易。其与FPGA的硬件连接电路如图2-11所示。DS1302芯片详细的资料请参考其数据手册。VCC2VCC1XISCLKX2I/OGNDRSTDS1302ERTcIlO5 RTC RSTF

21、PGAETI3JV信号描述RST复位信号10数据信号SCK串行时钟图2-11 RTC电路图USB设备接口：USB模块采用Philips公司的PDIUSBD12芯片，它通常用作微控制器系 统中实现与微控制器进行通信的高速通用并行接口。它还支持本地的DMA传输。PDIUSBD12完全符合USB1.1版的规范、它还符合大多数器件的分类 规格：成像类、海量存储器件、通信器件、打印设备以及人机接口设备。另 外该芯片还集成了许多特性，包括SoftConnectTM、GoodLink TM、可编程时钟输出、低频晶振和终止寄存器集合，所有这些特性都为系统显著节约了成本，同时使USB功能在外设上的应用变得容易。

22、D12芯片内部功能框图如图2-13-所示，它内部包含了一个模拟收发器、电压调整器、PLL、位时钟恢复、Philips 串行接口引擎（SIE ）、SoftConnectTM、GoodLink TM、存储器管理单元（MMU ）、并行和DMA接口等。PDIUSBD12芯片详细的资料请参考其数据手册。6MHsALECSRESETRDWA0图2-13 D12芯片内部功能框图10KSUSPENDHIKUSBXTALlXTAI26MHzPDiH：$BDl2A1NT cuoairHEUI MACK EMREQ10K,Viocd Lank17#图2-14 USB接口电路图#基于SPI或lie接口的音频CODEC

23、模块：开发平台上提供了一个标准的音频CODEC模块，采用TI的高性能音频CODEC专用芯片 一一TLV320AIC23B。该芯片是一个非常出色的立体声音 频CODEC芯片，内部集成了所有的模拟功能，能够提供16、20、24和32位数据的ADC和DAC转换，以及8KHz96KHz的采样速率。 TLV320AICB有 两个接口与CPU相连，其中一个为控制接口，可以工作在SPI模式，也可以工作在IIC模式，该接口主要负责初始化和配置芯片；另一个接口是数字音 频接口，可以工作在左对齐模式、右对齐模式、IIS模式以及DSP模式，该接口主要用来发送和接收需要转换或被转换的音频数据。该芯片为超低功耗设计，被

24、广泛的应用在如 MD、CD以及MP3随身听、便携式产品以及数字录像 机等领域。TLV320AIC芯片详细的资料请参考其数据手册。图2-15 音频CODEC接口电路图IIC 接口的 EEPROM :该模块是了让用户学习lie总线而设计的，模块中包含了一个 lie接口的EEPROM，用户可以通过IIC总线写入数据和读出写入的数据，用以证明IIC接口通信正常。实验箱上使用的 IIC EEPROM 为AT24C08，容量为1024X 8（8Kbytes ）,支持2.7V5.5V工作电压。当工作电压为5V的时候，其接口速 度可以达到400kHz。实验箱上的供电为 3.3V，所以其接口速度最高只能达 到1

25、00kHz。3.3VNCVccA1NCA2SCLVssSDA1H Hnl1,1045I2CSCL5FPGA13.3V图2-22 EEPROM接口电路图基于1-Wire接口的数字温度传感器：该模块采用了具有1-Wire接口的温度传感器 一一DS18B20 ,目的是为了 让用户了解1-Wire协议，以及如何用 CPU控制该温度传感器，从而加深对 1-Wire总线协议的理解。本实验中用到的1-Wire器件是DS18B20数字温度传感器，它可以提 供912位（由软件配置）的数据，来表示不同的温度（位数越高，测量温 度的精度也越高）。所有写入DS18B20的数据或从DS18B20读出的数据都是 通过1-

26、Wire接口来实现，并且整个读、写以及温度转换过程所需的电源，都 可以由与其相连接的总线自动供给，无需外接电源。由于每个DS18B20都包含有一个唯一的序列号，因此多个DS18B20可以同时挂接在一个1-Wire总线上，这样就可以实现利用1-Wire读取多个不同位置温度的目的。归纳起来，DS18B20有如下特性：1 采用1-Wire总线接口2 支持多个器件同时连接在一个 1-Wire总线上3 无需外接任何元件，便可正常工作4 供电电压支持3.0V到5.5V5 支持零功耗掉电模式6 测量温度范围为55C到+ 125C (- 67 T到+ 257 T)7 测量范围在一10C到+ 8 5C之间可以达

27、到土 0.5 C的误差8 温度转换位数可配置为 9到12位9 转换成12位数据的时间仅750ms10 支持用户自定义报警设置，且数据采用非挥发性介质存储DS18B2 0详细的资料请参考其数据手册。其硬件电路如图2-23所示。3.3V321FPGA18E20图2-23 DS18B20接口电路图串行ADC和串行DAC :开发板上提供了一个基于SPI接口的12位高精度 ADC和DAC,设计该模块的目的是为了让用户学习如何使用SOPC Builder中的SPI IP核，同时通过该实验，也让学生对串行ADC核DAC的工作原理加以了解。详细的资料请参考其数据手册。其硬件电路如图2-19所示。C1T-1-

28、-L C16 3JV*ADC INU2SREFVDDJN+DCLKIN-DOUTGNDCSlSHDNgSADC.CLKSADCDOUTSADCC3#W2SVDDGNDVrefD1WVfbSCLKVailSYNCDAC75136I山门SDACALE；SDAC C5#FPCAJISDACjOUT图2-19串行AD/DA电路图扩展接口：开发平台提供了三路扩展接口供用户自由扩展，接口中包括电源接口以及FPGA的部分10接口。其它模块：开发平台上还提供了如下的模块：8位动态七段码管显示、用户自定义LED、用户自定义按键输入、 VGA接口、串行COM接口、PS2键盘接口、PS2 鼠标接口等接口，用户模块通

29、过上述的这些模块， 可以完成的人机交互实验。以上的这些接口模块将在示例中做详尽的说明，在这里就不再赘述。 其模块与FPG的I/O接口对应关系见附表二。22其它使用说明：用户在使用开发板时请严格遵照下述说明：2 严禁用手直接接触开发板上的芯片管脚，避免静电击穿。3 最好使用原配电源适配器，如用其它电源适配器，请务必确认适 配器为 +5V 直流、 内正外负 极性输出的插头。4 请选用本公司生产的下载电缆，如使用其它下载电缆，请确定电 缆的电气特性和信号定义与本开发板插座一致。5 不要自行拆机，以免发生危险。6 FPGA 的 I/O 脚与核心板的各模块的功能引脚的对应关系见附表 一、二。7 与之相关

30、的电路原理图请参照其数据手册或与之相关实验的原理 说明。如果你在使用过程当中遇到什么问题，请及时与我们联系。23附表一：核心板载资源与 EP1C6 I/O接口对照表信号名称EP1C6 IO 接脚核心板模块BT1 73 BT3 -巧BT2 74 BT4 -6核心板模块LED1 85 LED3 87LED2 86 LED4 88核心板模块a 93 e 98b 94 fc 95 g 99d 97核心板模块RESET240核心板模块1-4VCC5-7GND8240912101411111213134514771538162417411839194320422129(CLK1)信号名称EP1C6 IO

31、接脚自定义按键（BT1-BT4）自定义 LED ( LED1-LED4)七段码LED100dp96复位按键、时钟50MHZ28扩展接口 JP1224423472446254926482753285029553054315732563359345835783660378024信号名称EP1C6 10 接脚信号名称EP1C6 I0 接脚核心板模块扩展接口 JP13879456439824663408147664184486542834968436250674461核心板模块扩展接口 JP21169241332168251323167261314166271285165281276164291267

32、1633012581623112491613212310160331221115934121121583512013156361191414437118151433811716141391161714040115181394111419138421132013743108211364410722135451062313446105信号名称EP1C6 10 接脚信号名称EP1C6 I0 接脚核心板模块扩展接口 JP247104491024810350101核心板模块扩展接口 JP31-4VCC352265-8GND36225918372241017382231115392221216402211

33、3194122014204221915214321816234421717199452161884621519747214206482132154920722450208233512052425220625153203262395420427238552012823756202292365719830235582003123459197322336019633228611953422762194631937218064188731796518774178661867517767185761766818477175691837817470182791737118180170EP1C6 IO 接脚

34、信号名称信号名称EP1C6 10 接脚核心板模块扩展接口 JP3附表二：EP1C6与开发平台硬件资源I/O接口对照表信号名称EP1C6 IO 接脚信号名称EP1C6 IO 接脚FPGA开发板液晶显示模块RS13D320RW11D415E14D516DO12D618D121D717D219FPGA开发板16位LED灯显示模块D1 67 D9 83D2 68D1084D3 65D1181D4 66D1282D5 63D1379D6 64D1480D7 61D1560D8 62D1678FPGA开发板八位七段数码管显示模块A 55 G 42B41 DP 39C43 SEL0 53D44 SEL1 7

35、7E49 SEL2 38F 47FPGA开发板8位按键开关模块S1 101 S5 105S2 102 S6 106S3 103 S7 107S4 104 S8 108EDA/SOPC开发平台RTC实时时钟模块SCLK127RET123IO 125EDA/SOPC开发平台数字温度传感器模块CLK/DAT 5928信号名称EP1C6 IO 接脚FPGA开发板R0 8 G2 7R1 199 B0R2 23 B1G0 5 HS 1G1 6 VSEDA/SOPC开发平台SCL 236 SDA 238EDA/SOPC开发平台ADC-CLK46 ADC-CSADC-DOUT 48EDA/SOPC开发平台DA

36、C-CLK56 DAC-CSDAC-DIN 54EDA/SOPC开发平台TXD1 235 RXDI1 237EDA/SOPC开发平台CLOCK 227EDA/SOPC开发平台CLOCK234EDA/SOPC开发平台D0 226 D7 219D1 225 A0 216D2 224D3 223 RD :!17D4 222 CS :：18D5 221D6 220EDA/SOPC开发平台SDIN 204SCLK 201CS 203BCLK 213 DOUT 205EDA/SOPC开发平台SPEAKER 2信号名称EP1C6 IO 接脚VGA 接口34239IICEEPROM存储模块串行ADC模块50串

37、行DAC模块（TLV5623 ）58串行接口模块1 （COM1 ）PS2键盘接口DATA228PS2鼠标接口DATA233USB 接口（ D12）WR215INT214音频CODEC接口模块（AIC23）DIN207LRCIN208LRCOUT206蜂鸣器输出模块29信号名称EP1C6 IO 接脚FPGA开发板SD-CLK 124SD-WP 121SD-in sert 120SD-MISO 119EDA/SOPC开发平台1-2 VCC3-4 GND5 1966 1447 1978 1569 19410 158 29 18011 195 30 15812 159 31 18113 188 32 16914 160 33 17815 193 34 17616 161 35 17917 186 36 17418 162 37 17719 187 38 17020 163 39 17521 184 40 173信号名称EP1C6 IO 接脚SD卡接口SD-MOSI115SD-CS114SD-POWER113扩展接口模块2216423185241652518226166271832816730