W25Q64中文资料

《W25Q64中文资料》由会员分享，可在线阅读，更多相关《W25Q64中文资料（44页珍藏版）》请在装配图网上搜索。

1、W25Q64BV 出版日期：2010年7月8日 - 1 - 版本E 64M位 与串行闪存 双路和四路SPI W25Q64BV - 2 - 目录 1，一般 DESCRIPTION.5 2。 FEATURES.53引脚配置SOIC208-MIL. . 6 4，焊垫配置WSON8X6-MM. .6 5，焊垫配置PDIP300-MIL. .7 6引脚说明SOIC208密耳，PDIP300密耳和WSON8X6-MM. 7. 7引脚配置SOIC300mil的. . 8 8引脚SOIC封装说明 300-MIL.8 8.1包装 Types.9 8.2片选 (/CS).9 8.3串行数据输入，输出和IO（DI，

2、DO和IO0，IO1，IO2，IO3）. 9. 8.4写保护 (/WP).9 8.5控股 (/HOLD).9 8.6串行时钟 (CLK).9 9座 DIAGRAM.10 10功能 DESCRIPTION.11 10.1 SPI OPERATIONS.11 10.1.1标准SPI Instructions.11 10.1.2双SPI Instructions.11 10.1.3四路SPI Instructions.11 10.1.4保持功能 .11 10.2写保护 .12 10.2.1写保护 Features.12 11，控制和状态寄存器. .13 11.1状态 REGISTER.13 11.1

3、.1 BUSY.13 11.1.2写使能锁存 (WEL).13 11.1.3块保护位（BP2，BP1，BP0）. .13 11.1.4顶/底块保护（TB）. . .13 11.1.5部门/块保护 (SEC).13 11.1.6状态寄存器保护（SRP，SRP0）. .1411.1.7四路启用 (QE).14 11.1.8状态寄存器内存保护. .16 11.2 INSTRUCTIONS.17 11.2.1制造商和设备标识. .17 11.2.2指令集表 1.18 W25Q64BV 11.2.3指令表2（阅读说明书）. .19 出版日期：2010年7月8日 - 3 - 修订版E 11.2.4写使能

4、(06h).20 11.2.5写禁止 (04h).20 11.2.6读状态寄存器1（05H）和读状态寄存器2（35H）. .21 11.2.7写状态寄存器（01H）. . .22 11.2.8读取数据 (03h).2311.2.9快速阅读 (0Bh).24 11.2.10快速读双输出（3BH）. . 0.25 11.2.11快速读四路输出（6BH）. . 26 11.2.12快速读双I / O (BBh).27 11.2.13快速读取四I/ O (EBh).29 11.2.14八进制字读取四I/ O（E3H）. .31 11.2.15页编程 (02h).33 11.2.16四路输入页编程（32

5、H）. .34 11.2.17扇区擦除（20H） .35 11.2.1832KB的块擦除（52H） .36 11.2.1964KB的块擦除 (D8h).37 20年2月11日芯片擦除（C7H/ 60h).38 21年2月11日擦除挂起 (75h).39 22年2月11日擦除恢复 (7Ah).40 23年11月2日掉电 (B9h).4124年2月11日高性能模式（A3H）. .42 25年2月11日发布掉电或高性能模式/设备ID（ABH）.42 26年2月11日读制造商/设备ID（90H）. .44 27年2月11日阅读唯一的ID号（4BH）. .45 28年2月11日读JEDEC的ID (9F

6、h).46 29年2月11日连续读取模式复位（FFH或FFFFH）. .47 12，电气特性. .48 12.1绝对最大 Ratings.48 12.2操作范围 .48 12.3上电时序和写抑制阈值. .49 12.4直流电气 Characteristics.50 12.5 AC测量条件. .51 12.6 AC电气 Characteristics.52 12.7 AC电气特性（续）. .53 12.8串行输出 Timing.54 12.9输入 Timing.54 12.10持有 Timing.5413包装 SPECIFICATION.55W25Q64BV 13.18引脚SOIC208密耳（包

7、装代号SS）. .55 - 4 - 13.28引脚PDIP300密耳（封装代码DA）. .56 13.38触点WSON8x6毫米（封装代码ZE）. .57 13.416引脚SOIC300密耳（封装代码SF）. .58 14订货 INFORMATION.59 14.1有效的部件号和顶端标记. .60 15版本 HISTORY.61 W25Q64BV 出版日期：2010年7月8日 - 5 - 修订版E 1概述 该W25Q64BV（64M位）串行Flash存储器提供了有限的系统存储解决方案 空间，引脚和电源。该25Q系列提供了灵活性和性能远远超过普通的串行 闪存器件。他们是理想的阴影到RAM中的代码

8、，直接从双路/四路SPI执行代码 （XIP）和存储的语音，文本和数据。该器件在2.7V至3.6V单电源工作 电流消耗低至4毫安主动和1A的关机。所有器件均提供节省空间 保存包。 该W25Q64BV阵列是由每256字节可编程32,768页。最多256个字节 可以在一个时间被编程。网页可以在16（扇区擦除）组，128组（32KB被删除 块擦除），256（64KB块擦除组）或整个芯片（芯片擦除）。该W25Q64BV有2,048 可擦除扇区和128可擦除块分别。小4KB扇区允许更大的灵活性 在需要的数据和参数的存储的应用程序。 （见图2） 该W25Q64BV支持标准串行外设接口（SPI）和一个高性能

9、双核/四输出以及双/四I/ O SPI：串行时钟，片选，串行数据I / O0（DI），I / O1 （DO）的I / O 2（/ WP）和I/ O 3（/ HOLD）。高达80MHz的SPI时钟频率被支持，允许 160MHz的等效时钟频率为使用快速时双输出和320MHz的为四路输出 读双核/四输出指令。这些传输率可以超越标准的异步8 16位并行Flash存储器。连续读取模式允许与高效的内存访问 尽可能少的8个时钟的指令开销读取24位地址，允许真正的XIP（执行到位） 操作。 一抱脚，写保护引脚和可编程写保护，与顶部或底部阵列控制， 提供进一步的控制灵活性。此外，该器件支持JEDEC标准的制造商

10、和 设备标识与64位唯一序列号。 2，特点 家庭SpiFlash的回忆 - W25Q64BV：64M比特/8M字节（8,388,608） - 每可编程页256字节 标准，双路或四路SPI - 标准的SPI：CLK，/ CS，DI，DO，/ WP，/保持 - 双SPI：CLK，/ CS，IO0，IO1/ WP，/保持 - 四通道SPI：CLK，/ CS，IO0，IO1，IO2，IO3 最高性能的串行闪存 - 截至普通串行闪存的6倍 - 80MHz的时钟运行 - 160MHz的等效双SPI - 320MHz的相当于四SPI - 40MB/ S的连续数据传输率 高效“连续读取模式”- 低开销指令 -

11、 仅仅在8个时钟周期，以解决内存 - 实现了真正的XIP（执行到位）操作 - 胜过X16并行闪存 注1：请联系华邦细节 低功耗，宽温度范围 - 单2.7到3.6V电源 - 4毫安工作电流1A的关断（典型值）。 - 40C至+ 85C的工作范围 灵活的架构与4KB扇区 - 统一扇区擦除（4K字节） - 块擦除（32K和64K字节） - 计划一个256字节 - 超过100,000擦除/写周期 - 超过20年的数据保存 先进的安全特性 - 软件和硬件写保护 - 顶部或底部，部门或块选择 - 向下锁定和OTP保护（1） - 64位唯一ID为每个设备（1） 空间高效的包装 - 8引脚SOIC208万 -

12、 8引脚PDIP300万 - 8垫WSON8X6毫米 - 16引脚SOIC300万 - 联系华邦KGD和其他选项 - 6 - 3引脚配置SOIC208-MIL 1 2 3 4 8 7 6 5 / CS DO（IO1） / WP（IO2） GND VCC /保持（IO3） CLK DI（IO0） 图1a。 W25Q64BV引脚分配，8引脚SOIC208密耳（包装代号SS） 4，焊垫配置WSON8X6-MM 1 2 3 4 8 7 6 5 / CS DO（IO1） / WP（IO2） GND VCC /保持（IO3） CLK DI（IO0） 1 2 3 4 8 7 6 5 / CS DO（IO1）

13、 / WP（IO2） GND VCC /保持（IO3） CLK DI（IO0） 图1b。 W25Q64BV垫作业，8片WSON8X6毫米（封装代码ZE） W25Q64BV 出版日期：2010年7月8日 - 7 - 版本E 5，焊垫配置PDIP300密耳 1 2 3 4 8 7 6 5 / CS DO（IO1） / WP（IO2） GND VCC /保持（IO3） CLK DI（IO0） 1 2 3 4 8 7 6 5 / CS DO（IO1） / WP（IO2） GND VCC /保持（IO3） CLK DI（IO0） 图1c。 W25Q64BV引脚分配，8引脚PDIP封装（封装代码DA） 6

14、引脚说明SOIC208密耳，PDIP300密耳和WSON8X6-MM 端无。引脚名称I / O功能 1/ CS I片选输入 2 DO（IO1）的I / O数据输出（数据输入输出1）*1 3/ WP（IO2）的I / O写保护输入（数据输入输出2）*2 4 GND接地 5 DI（IO0）的I / O数据输入（数据输入输出0）*1 6 CLK I串行时钟输入 7/ HOLD（110 3）I / O的保持输入（数据输入输出3）*2 8 VCC电源 *1 IO0和IO1用于标准和双SPI指令 * 2 IO0 - IO3用于四路SPI指令 W25Q64BV - 8 - 7引脚配置SOIC300mil的

15、1/ HOLD（IO3） 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 VCC N / C N / C N / C N / C / CS DO（IO） CLK DI（IO0） N / C N / C N / C N / C GND / WP（IO） 12 1/ HOLD（IO3） 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 VCC N / C N / C N / C N / C / CS DO（IO） CLK DI（IO0） N / C N / C N / C N / C GND / WP（IO） 12 图1d。 W25Q64BV引脚分

16、配，16引脚SOIC300mil的（包装代号SF） 8引脚说明SOIC300mil的 PAD号。引脚名称I / O功能 1/ HOLD（110 3）I / O的保持输入（数据输入输出3）*2 2 VCC电源 3 N / C无连接 4 N / C无连接 5 N / C无连接 6 N / C无连接 7/ CS I片选输入 8 DO（IO1）的I / O数据输出（数据输入输出1）*1 9/ WP（IO2）的I / O写保护输入（数据输入输出2）*2 10 GND接地 11 N / C无连接 12 N / C无连接 13 N / C无连接 14 N / C无连接 15 DI（IO0）的I / O数据输

17、入（数据输入输出0）*1 16 CLK I串行时钟输入 *1 IO0和IO1用于标准和双SPI指令 * 2 IO0 - IO3用于四路SPI指令 W25Q64BV 出版日期：2010年7月8日 - 9 - 版本E 8.1封装类型 W25Q64BV在一个8引脚塑料208密耳SOIC宽提供的（包代码SS）和8X6毫米WSON （包代码ZE）在图1a中，和图1b分别如图所示。 300万8引脚PDIP是另一种选择 软件包选择（图1c）。该W25Q64BV还提供16引脚塑料300密耳SOIC宽 如图1D（包代码SF）。包图和尺寸示出在结束时 说明书。 8.2芯片选择（/ CS） 该SPI片选（/ CS）

18、引脚启用和禁用设备的运行。当/ CS为高电平时器件 取消和串行数据输出（DO或IO0，IO1，IO2，IO3）引脚处于高阻抗。当 取消选择，设备的功耗将在待机的水平，除非内部擦除，编程或 状态寄存器周期正在进行中。当/ CS被拉低该设备将被选中，电力 消耗将增加至活性水平与指示可以写入并从读出的数据 设备。上电后，/ CS必须从高过渡到低之前，一个新的指令将被接受。 该/ CS输入必须跟踪上电时VCC电源电平（见“写保护”和图31）。如果 需要上/ CS上的上拉电阻可以被用来实现此目的。 8.3串行数据输入，输出和IO（DI，DO和IO0，IO1，IO2，IO3） 该W25Q64BV支持标准的

19、SPI，双SPI和四路SPI操作。标准的SPI指令使用 单向DI（输入）引脚以串行写指令，地址和数据到设备上的上升 串行时钟（CLK）输入引脚的边缘。标准SPI还使用了单向DO（输出）来读取 从下降沿CLK设备的数据或状态。 双路和四路SPI指令使用双向IO引脚串行写指令，地址或 数据到装置在CLK的上升沿和读的下降沿，从器件数据或状态 CLK。四通道SPI指令需要非易失性四路使能位（QE）的状态寄存器-2进行设置。 当QE=1/ WP引脚变为IO2和/ HOLD引脚变为110 3。 8.4写保护（/ WP） 写保护（/ WP）引脚可用于防止状态寄存器被写入。在使用 随着状态一起注册的块保护（

20、美国证券交易委员会，结核病，BP2，BP1和BP0）位和状态 寄存器保护（SRP）位，部分或整个存储器阵列可以是硬件保障。该/ WP 引脚为低电平有效。当状态的QE位寄存器-2设置为四I/ O的/ WP引脚（硬件写 保护）功能不可用，因为这个引脚用于IO2。参见图1A，1B，1C和1D为销 四I/ O操作的配置。 8.5控股（/ HOLD） 在/ HOLD引脚可同时积极选择的设备被暂停。当/ HOLD变为低电平， 而/ CS为低时，DO引脚将处于高阻抗，在DI和CLK引脚上的信号将被忽略 （不关心）。当/ HOLD拉高，设备操作就可以恢复。在/ HOLD功能可以 有用，当多个设备共享同一SPI

21、信号。在/ HOLD引脚为低电平有效。当 状态的QE位寄存器-2设置为四I/ O的/ HOLD引脚功能不可用，因为该引脚为 用于IO3。参见图1A-D为四I/ O操作的引脚配置。 8.6串行时钟（CLK） SPI串行时钟输入（CLK）引脚为串行输入和输出操作的时序。 （“见SPI 操作“） W25Q64BV - 10 - 9框图 图2 W25Q64BV串行闪存框图 00FF00h00FFFFH 块0（64KB） 0000000000FFh 1FFF00h1FFFFFH 31座（64KB） 1F0000h1F00FFh 20FF00h20FFFFh 32座（64KB） 200000h2000FF

22、h 3FFF00h3FFFFFh 63座（64KB） 3F0000h3F00FFh 40FF00h40FFFFh 64座（64KB） 为400000h4000FFh 7FFF00h7FFFFFH 127座（64KB） 7F0000h7F00FFh 列解码 字节和256字节的缓冲区页 开始 页地址 结束 页地址 W25Q64BV SPI 指挥 控制逻辑 字节地址 锁存器/计数器 状态 注册 写控制 逻辑 页地址 锁存器/计数器 高电压 发电机 xx0F00h xx0FFFh 扇区0（4KB） xx0000h xx00FFh xx1F00h xx1FFFh 扇区1（4KB） xx1000h xx1

23、0FFh xx2F00h xx2FFFh 扇区2（4KB） xx2000h xx20FFh xxDF00h xxDFFFh 部门13（4KB） xxD000h xxD0FFh xxEF00h xxEFFFh 部门14（4KB） xxE000h xxE0FFh xxFF00h xxFFFFh 部门15（4KB） xxF000h xxF0FFh 块分割 数据 写保护逻辑和行译码 DO（IO1） DI（IO0） / CS CLK /保持（IO3） / WP（IO2） 00FF00h00FFFFH 块0（64KB） 0000000000FFh 1FFF00h1FFFFFH 31座（64KB） 1F00

24、00h1F00FFh 20FF00h20FFFFh 32座（64KB） 200000h2000FFh 3FFF00h3FFFFFh 63座（64KB） 3F0000h3F00FFh 40FF00h40FFFFh 64座（64KB） 为400000h4000FFh 7FFF00h7FFFFFH 127座（64KB） 7F0000h7F00FFh 列解码 字节和256字节的缓冲区页 开始 页地址 结束 页地址 W25Q64BV SPI 指挥 控制逻辑 字节地址 锁存器/计数器 状态 注册 写控制 逻辑 页地址 锁存器/计数器 高电压 发电机 xx0F00h xx0FFFh 扇区0（4KB） xx0

25、000h xx00FFh xx1F00h xx1FFFh 扇区1（4KB） xx1000h xx10FFh xx2F00h xx2FFFh 扇区2（4KB） xx2000h xx20FFh xxDF00h xxDFFFh 部门13（4KB） xxD000h xxD0FFh xxEF00h xxEFFFh 部门14（4KB） xxE000h xxE0FFh xxFF00h xxFFFFh 部门15（4KB） xxF000h xxF0FFh 块分割 数据 写保护逻辑和行译码 DO（IO1） DI（IO0） / CS CLK /保持（IO3） / WP（IO2） W25Q64BV 出版日期：2010

26、年7月8日 - 11 - 版本E 10功能描述 10.1 SPI操作 10.1.1标准SPI指令 该W25Q64BV通过一个SPI兼容总线组成的四个信号访问：串行时钟 （CLK），片选（/ CS），串行数据输入（DI）和串行数据输出（DO）。标准的SPI指令 使用DI输入端子串行地写上的上升沿指令，地址和数据到设备 CLK。 DO输出引脚用于从下降沿CLK设备读取数据或状态。 SPI总线操作模式0（0,0）和3（1,1）的支持。模式0和之间的主要区别 模式3是关于CLK信号的正常状态时SPI总线主人是在待机和数据 不被传输到串行闪存。对于模式0的CLK信号通常是低的下降， 的/ CS上升沿。模

27、式3的CLK信号通常是高上/ CS的上升沿和下降沿。 10.1.2双SPI指令 该W25Q64BV支持双SPI操作使用“快速阅读双输出和双I / O”的时候（3B 和BB十六进制）的说明。这些指令允许数据被转移到或从设备在两 普通串行闪存器件的三倍的速率。双读指令是理想的快速 下载代码来在上电时（代号阴影）RAM或用于执行非高速关键码 直接从SPI总线（XIP）。当使用双SPI指令DI和DO管脚 双向I/ O引脚：IO0和IO1。 10.1.3四路SPI指令 该W25Q64BV支持四路SPI操作使用“快速阅读四路输出”时，“快速阅读 四I/ O“和”八字读四I/ O“（分别为6B，EB和E3十

28、六进制）。这些指令允许 数据被转移到或从设备的四至六倍的普通串行闪存的速率。四方 读指令提供连续和随机存取传输速率的显著改善 允许快速的代码遮蔽直接从SPI总线（XIP）内存或执行。当使用四通道SPI 指令DI和DO引脚变为双向IO0和IO1和/ WP和/ HOLD引脚变为 IO2和IO3分别。四通道SPI指令都需要在状态非易失性四路使能位（QE） 注册-2进行设置。 10.1.4保持功能 在/ HOLD信号使W25Q64BV操作被暂停，而它正在积极选择（当/ CS为 低）。在/ HOLD功能可以在SPI数据和时钟信号与共享的情况下很有用 其他设备。例如，考虑如果页面缓冲器只有部分被写入时，优

29、先中断 需要使用的SPI总线。在这种情况下，/保持功能可以保存指令和状态 在缓冲区中的数据，以便编程就可以恢复它离开的地方，一旦总线再次可用。该 / HOLD功能只适用于标准SPI和双SPI操作，而不是在四路SPI。 要启动/保持状态，设备必须与/ CS为低电平来选择。 A / HOLD条件将激活 上/ HOLD信号的下降沿，如果在CLK信号已经是低电平。如果CLK是不是已经很低了 CLK的下一个下降沿后/ HOLD条件将激活。在/ HOLD条件将终止对 上升/ HOLD信号的边缘，如果CLK信号已经很低。如果CLK是不是已经很低了/ HOLD CLK的下一个下降沿后情况将终止。在A /保持状

30、态下，串行数据 输出（DO）是高阻抗，和串行数据输入（DI）和串行时钟（CLK）被忽略。芯片 选择（/ CS）信号应保持有效（低电平）/保持操作的全部时间，以避免 重置设备的内部逻辑状态。 W25Q64BV - 12 - 10.2写保护 使用非易失性存储器中的应用程序必须考虑到噪声等的可能性 不利的制度条件，可能会破坏数据的完整性。为了解决这一问题的W25Q64BV 提供了多种方式来保护数据免受意外写操作。 10.2.1写保护功能 器件复位当VCC低于阈值 上电后延时写入禁止 允许写入程序后，/禁用指令和自动写入禁用和删除 使用状态寄存器软件和硬件（/ WP引脚）写保护 使用掉电指令写保护 锁

31、定写保护，直到下次上电时（1） 一次性编程（OTP）的写保护（1） 注1：这些功能可根据特殊订货。请与华邦的细节。 上电时，或在电源关闭时，W25Q64BV将保持在复位状态，而VCC低于 第V WI阈值（参见上电时序和电压水平和图31）。当复位时，所有 操作被禁止，也没有说明被认可。在上电和VCC电压后， 超过V WI，所有的编程和擦除的相关说明为吨PUW的时间延迟进一步禁用。这 包括写使能，页面编程，扇区擦除，块擦除，芯片擦除和写入状态 注册说明书。注意，芯片选择引脚（/ CS）必须跟踪在上电时VCC电源电平，直到 在VCC分钟级和T VSL时间延迟到达。如果需要的话在/ CS上的上拉电阻可

32、以用来 实现这一点。 上电后设备会自动放置在写禁止状态与状态寄存器写 使能锁存器（WEL）设置为0。写使能指令的页面编程之前，必须发出，部门 擦除，芯片擦除或写状态寄存器指令将被接受。完成程序后， 擦除或写入指令中的写使能锁存（WEL）会自动清零，写禁用状态 0。 软件控制的写保护是使用写状态寄存器指令和设置方便 状态寄存器保护（SRP0，SRP 1）和块保护（美国证券交易委员会，结核病，BP2，BP1和BP0）位。这些 设置允许的记忆的一部分或全部被配置为只读。配合使用的 写保护（/ WP）引脚，改变状态寄存器，可以启用或在硬件禁用 控制。请参阅有关详细信息，状态寄存器。此外，掉电指令提供

33、写保护的额外水平，因为所有的指令都将被忽略除推出掉电 指令。 W25Q64BV 出版日期：2010年7月8日 - 13 - 版本E 11，控制和状态寄存器 读状态寄存器-1和状态寄存器-2指令可用于在提供状态 闪存阵列的可用性，如果该设备是写启用或禁用，写的状态 保护和四路SPI设置。在写状态寄存器指令可用于配置 设备的写保护功能和四SPI设置。写访问寄存器被控制的状态 非易失性状态的状态寄存器的保护位（SRP0，SRP 1），写使能指令，并 在某些情况下，/ WP引脚。 11.1状态寄存器 11.1.1忙 忙是在状态寄存器（S0）被设置为1的状态只读位时，该设备是执行 页编程，扇区擦除，块擦

34、除，芯片擦除或写状态寄存器指令。在这 一次设备将忽略除读状态寄存器和擦除挂起的进一步说明 指令（见T W，T PP，T SE，T BE和t的交流特性，CE）。当程序，擦除或写状态 寄存器指令完成后，BUSY位将被清0的状态指示设备已准备就绪 有关进一步的说明。 11.1.2写使能锁存器（WEL） 写使能锁存器（WEL）在状态寄存器（S1）被设置为1执行后，只读位 写使能指令。的WEL状态位被清除为0时，该设备是写禁用。写 关闭状态时上电时或之后的任何下列指令：写禁止，页 计划，扇区擦除，块擦除，芯片擦除和写状态寄存器。 11.1.3块保护位（BP2，BP1，BP0） 块保护位（BP2，BP1，

35、BP0）是非易失性的读/写状态寄存器（S4，S3位和 S2）提供写保护控制和状态。块保护位可以在写状态设置 寄存器指令（见T交流特性宽）。全部，没有或存储阵列的一部分可 保护，编程和擦除指令（见状态寄存器内存保护表）。该 出厂默认设置为块保护位为0，没有任何保护的数组。 11.1.4顶/底块保护（TB） 非易失性顶/底位（TB）的控制，如果数据块保护位（BP2，BP1，BP0）从保护 顶（TB=0）或阵列的底部（TB=1）如图所示的状态寄存器内存保护表。 出厂默认设置为TB=0。结核病位可以与写状态寄存器指令设置 根据SRP0，SRP 1和WEL位的状态。 11.1.5部门/块保护（SEC）

36、非易失性部门保护位（SEC）的控制，如果数据块保护位（BP2，BP1，BP0）保护4KB 部门（SEC=1）或64KB的块（SEC=0）的顶部（TB=0）或底部，如图所示的阵列（TB=1） 在状态寄存器内存保护表。默认设置为美国证券交易委员会=0。 W25Q64BV - 14 - 11.1.6状态寄存器保护（SRP，SRP0） 状态寄存器的保护位（SRP和SRP0）是非易失性的阅读状态寄存器/写位 （S8和S7）。 SRP的位控制写保护的方法：软件保护，硬件 保护，电源向下锁定或一次可编程（OTP）保护。 SRP 1 SRP0/ WP 状态 注册 说明 00 X 软件 保护 / WP引脚有没有