HY-2陀螺LTU线路盒专用-测试设备项目立项-方案设计报告

《HY-2陀螺LTU线路盒专用-测试设备项目立项-方案设计报告》由会员分享，可在线阅读，更多相关《HY-2陀螺LTU线路盒专用-测试设备项目立项-方案设计报告（53页珍藏版）》请在装配图网上搜索。

1、WORD 格式整理版进机号密别分类号阶段所藏号标记名称HY-2 陀螺 LTU 线路盒专用测试设备方案设计报告编号共页编写：校对：审核：会签：标检：学习参考好帮手批准：目录1概述 .62引用文件 .63需求分析 .63.1整体结构 .63.2专用电源 .73.3测控箱 .73.3.1脉冲采样要求 .73.3.2恒流源要求 .73.3.3模拟信号测量要求 .83.4计算机 .83.4.1测控箱前面板 .83.4.2测控箱后面板 .93.5被测对象总结 .94测试设备硬件方案设计 .94.1测控箱 .94.1.1APCI5096 .11第 2 页4.1.2GX5871 .114.1.3GX5872

2、.124.1.4GXRCIO .134.1.5APCI5488 .134.1.6APCI5487 .144.1.7GX5488 .144.1.8GXJDQ .154.1.9ZTLI1 .154.1.10前面板设计 .164.1.11后面板设计 .174.2电源箱 .184.2.1电源输入指标 .184.2.2输出电压及功率 .184.2.3调整率 .184.2.4显示精度 .184.2.5保护功能 .184.2.6输出纹波 .194.2.7程控 .194.3上位机 .194.4温度传感器 .204.5展开箱 .204.6测试电缆 .205信号处理方法 .215.1单脉冲信号输出 .215.2脉

3、冲宽度采集 .225.3连续脉冲输出 .225.4个数脉冲输出 .235.5连续脉冲计数 .24第 3 页5.6定时脉冲计数 .245.7触发脉冲计数 .255.8动量轮转速采集 .255.9异步串口发送 .275.10异步串口接收 .295.11串口应答 .306软件方案 .336.1软件需求分析 .336.2软件开发与运行平台 .336.3测控箱软件设计方案 .336.4测控箱软件主要模块流程图.336.5计算机软件设计方案 .337接口设计 .337.1机械接口 .337.2电接口 .337.2.1RS422 接口电路 .337.2.2脉冲输出 .347.2.3脉冲输入 .357.2.4

4、模拟量采集 .357.2.5模拟量输出 .367.2.6恒流源输出 .367.2.7电源电压调理 .367.2.8电源电流调理 .377.2.9继电器控制 .378可靠性设计 .389安全性设计 .38第 4 页9.1对测试人员的安全性设计389.2对被测对象的安全性设计389.3对测试设备的安全性设计3910热设计3911可维修性设计4012可校准性设计4113电磁兼容性设计4114产品售后服务4215遗留问题4216结论42附录 A 设备清单43附录 B 文件清单44第 5 页1 概述本文根据 ZY-3 惯性姿态敏感器地面测试设备任务 介绍了并 ZY-3 惯性姿态敏感器地面测试设备 （以下

5、简称测试设备 ）的设计，主要内容包括 ：方案选择 、系统组成 、工作原理 、对外接口 、可靠性、安全性以及其它方面的描述 。2 引用文件任务书编号XX 测试设备任务书GJB1622-93航空电气和电子设备的测试设备通用规范GJB450A-2004装备可靠性工作通用要求QJ2109.2-91专用测试设备通用设计要求Q/W 416-93卫星电气测试设备安全要求企业标准 Q/HDKTK002-2007APCI5000 系列工业控制机技术规范3 需求分析3.1整体需求总体描述测试设备的需求 ，并提供测试系统整体框图 。一般可从任务书中提炼。3.2功能与组成较为详细地描述测试设备的需求 ，一般可从任务书

6、中提炼 。测试设备包括测控箱、专用电源 、计算机 、高精度数字电压表和存储示波器 、高精度低速转台 、陀螺测试工装等 。测试系统结构图如图1 所示第 6 页被测试产品陀螺线路 2陀螺组件 2（ 6通道）测控箱计算机陀螺线路 1陀螺组件 1（ 3通道）专用电源图1 测试系统结构图被测对象含 4 件产品：陀螺组件 1 和陀螺线路 1 为 3 通道惯性姿态敏感器 、陀螺组件 2 和陀螺线路 2 为 6 通道惯性姿态敏感器 。3.3 设备各组成部分的性能指标或要求较为详细地描述测试设备的性能指标要求 ，一般可从任务书中提炼。专用电源根据任务书要求 ，本测试设备需为被测对象提供N 路电源 。指标如下 ：

7、通道电压值范围电流精度纹波电源 128V15 10A1750mV(p-p)电源 220V15 2.5A1200mV(p-p)脉冲采样要求测控箱可以对陀螺输出的 42 路脉冲信号进行计数 ，可以设置采样频率 、采样个数 ，并在测控箱前面板显示 。 脉冲计数可以设为定周期模式或者累加模式，可通过计算机对脉冲计数进行采集控制和显示、存储处理 。采样计数周期从0.05s1min 可以设定 。定时精度第 7 页要求优于 10-5 秒，脉冲计数精度 10 -5 。脉冲量特性见表1。表 1脉冲量特性脉冲高电平脉冲低电平脉冲宽度输出阻抗脉冲频率通道数陀螺线路 145.5V01.0V45 s150k 050kH

8、z6陀螺线路 2812V01.0V45 s20k 050kHz12*3=36恒流源要求要求输出 3 路恒流源 ，各路间相互隔离 。每一路恒流源的输出为浮地 。恒流源输出的范围为 ：-8mA 8mA ；恒流源输出的大小和极性可通过计算机控制输出 ；恒流源输出的稳定精度能够满足最大误差小于 210-4 mA 。模拟信号测量要求要求测量 9 个陀螺测量通道输出共 36 路电压信号 。被测信号输出阻抗 5k 。电压测量精度误差 0.01V 。 各路待测模拟信号特性见表 2。表 2 模拟信号特性表信号类别数量信号特性温度信号905 （ 0.2 ）V马达信号90（ 0.04 ）5 （ 0.04 ）V速率信

9、号90（ 0.2 ）5 （ 0.2 ）V应急信号9-5 （ 0.5 ）5 （ 0.2 ）V计算机主流配置 。测控箱前面板a. 液晶显示屏 。b. 显示屏上显示测试数据和参数设置，并且能进行各种功能设定和界面切换 。液晶屏下方为多功能按键,根据液晶屏上显示对第 8 页应的功能操作 。c. 产品加电 / 切电开关 （每个开关都有指示灯 ）。d. 采用非自锁开关,开关按下一次 ,产品加电 ,指示灯亮 ;再按下一次 ,产品断电 ,指示灯熄灭 .要求能够通过程序控制产品加电和切电,并且通过指示灯显示当前加电状态 .即指示灯亮 ,表示产品对应电源已经加上 ;指示灯灭 ,表示产品对应电源已经切断 .e. 2

10、20V 电源开关 （有指示灯 ）。f. 测控箱使用的电源的加电 / 切电开关 .特别注意 ,应将测控箱使用的电源与产品使用的电源严格分开 ,不得共用电源 .g. USB/键盘 / 鼠标 / 显示器接口h. 可通过前面板插入键盘 / 鼠标后操作测控箱软件 .通过 USB 传递数据。测控箱后面板后面板上部为电压和负载电阻测试孔 ，要求测试孔应无金属裸露，以防止电源短路 。 最好设计有保护盖 ，在不使用时可以盖上并锁紧。插座的接点定义要求见接点定义IDS 表文件 。接地桩与机壳的搭接电阻小于10m ，接地桩与电源地和信号的绝缘电阻大于20M 。3.4被测对象总结主要功能由测控箱完成。测控箱处理的各种

11、信号类型和通道数量见表3表 3测控箱处理信号统计信号类型信号类型通道数量脉冲计数见表142模拟量采集见表236恒流源输出-8mA 8mA3第 9 页温度传感器-50 +100 8电源电压见电源要求6电源电流见电源要求20电源控制见电源要求204 方案确定和系统构成4.1方案确定本测试设备的设计的确定应依据以下原则：a. 充分考虑任务书的要求 ；b. 总结我公司设计类似测试设备的成功经验 ； c. 选用的设备从技术上看应有一定的先进性 ；d. 系统易更新 、易扩展、可靠性高 、易维护。根据以上的设计原则 ，我们选用了 APCI 总线的一体化工控机作为测试设备的核心 。4.2设备的组成测试设备主要

12、包括测控箱 、电源箱 、上位计算机 、展开箱 、配套电缆 。系统结构见图 2。第10页被测设备配套电缆继电器模块测控箱脉脉电同串控步电冲冲源口DA制脉源输输控冲通AD器出出模制数信模模模模模块模出模块块块块块模12块块块电源箱电源输出液晶屏前面板控制按钮上位计算机电源箱图 2 系统结构图 、测控箱箱体内安装控制器和各种扩展卡，控制器上安装Windows 操作系统 。在无上位机的情况下 ，测控箱可独立工作 。5 设备技术指标和实现方法主要技术指标和使用的实现方法见表4。表 4 主要指标和实现方法信号名称技术指标实现方法脉冲频率025kHz 可调24MHz 时钟分频脉 冲 脉宽45 s24MHz

13、时钟计数（正）异步串口115.2kbps24MHz 时钟 FPGAAD/DA12 位采用 16 位的芯片第11页5.1单脉冲信号输出单脉冲信号输出使用FPGA 实现 。逻辑采用模块化设计 。实现该功能共使用 3 个模块，分别是分频模块 、触发模块和计数输出模块 。分频模块 ：将板上的主时钟分频为计数时钟 ，将计数时钟送给计数输出模块进行计数 。触发模块 ：监测总线上的控制，将触发信号送给计数输出模块。计数输出模块 ：监测到触发信号后开始输出指令并开始进行计数，计数符合要求的数据后 ，接收指令输出 。模块结构如图6 所示：外时钟计数时钟分频模块指令输出计数输出模块总线控制触发信号触发模块图3 单

14、脉冲信号输出框图在该系统中外时钟为24MHz ，将主时钟分频为 1kHz （1ms ）的计数时钟 。 计数输出模块输出指令脉宽的误差会小于1ms。 满足任务要求的 10ms 。5.2脉冲宽度采集脉冲宽度采集使用FPGA 实现 。该逻辑采用模块化设计。实现该功能共使用3 个模块 ，分别是分频模块 、数据处理模块和计数模块。分频模块 ：将板上的主时钟分频为计数时钟，将计数时钟送给计数输出模块进行计数。计数模块 ：在脉冲信号开始时开始进行计数，在脉冲信号结束时结束计数并将数据送给数据处理模块。数据处理模块 ：监测计数模块是否有新的数据，将数据送给总第12页线进行读取 。模块结构如图 7所示：外时钟分

15、频后时钟分频模块计数计数模块结果总线取数数据处理模块被测信号图 4 脉冲宽度采集功能框图在 该 系 统 中 外时 钟 为 24MHz ， 将 主时 钟 分 频 为 10kHz（ 0.1ms ）的计数时钟 。计数模块采集的脉宽误差会小于 0.1ms 。满足任务要求的 0.25ms 。脉冲宽度= 计数结果 0.1ms5.3连续脉冲输出连续脉宽输出使用FPGA 实现 。连续脉冲输出主要有两个参数：频率和占空比 。逻辑采用模块化设计 。 实现该功能共使用两个模块 ，逻辑控制模块和脉冲输出模块 。逻辑控制模块 ：设置各种参数 。脉冲输出模块 ：根据设置参数输出脉冲 。模块结构如图8 所示：使能信号高电平

16、参数 NH脉冲输出逻辑控制脉冲输出模块低电平参数 N L图 5 连续脉宽输出功能框图其中高电平参数 （ NH ）和低电平参数 （NL ）为板上主时钟个数，在脉冲输出模块中对主时钟进行计数 。初始状态输出低电平 。监测到使能信号后开始计数 ，当计数值等于 NL 后设输出电平为高，计算器清零 ，当计数值等于 NH 后设置输出电平为低 。主时钟频率脉冲频率NHNL第13页N H占空比NHNL在该系统中主时钟为24MHz 。要求高电平宽度为45 s。则：NH =24 1064.510 6=10824106NLNH输出脉冲频率5.4个数脉冲输出个数脉宽输出使用FPGA 实现 。个数脉冲输出主要有两个参数

17、 ：脉冲个数 、频率和占空比 。逻辑采用模块化设计 。 实现该功能共使用两个模块 ，逻辑控制模块和计数脉冲输出模块。逻辑控制模块 ：设置各种参数 。计数脉冲输出模块 ：根据设置参数输出脉冲 。模块结构如图9 所示：使能信号高电平参数 NH计数脉冲输出脉冲输出逻辑控制模块低电平参数 N L输出脉冲个数图 6 个数脉宽输出功能框图其中高电平参数 （ NH ）和低电平参数 （NL ）为板上主时钟个数，在脉冲输出模块中对主时钟进行计数 。初始状态输出低电平 。监测到使能信号后开始计数，当计数值等于NL 后设输出电平为高，计算器清零 ，当计数值等于 NH 后设置输出电平为低 。当输出脉冲个数等于设置值时

18、停止脉冲输出。脉冲频率主时钟频率N HN L占空比N HN HN L在该系统中主时钟为 24MHz 。要求高电平宽度为45 s。则：NH =24 1064.510 6=108N L2410 6N H输出脉冲频率第14页5.5连续脉冲计数连续脉冲计数使用FPGA 实现 。该逻辑采用模块化设计。实现该功能共使用两个模块，分别是计数模块和数据处理模块。计数模块 ：对被测信号进行计数 。数据处理模块 ：对计数结果进行处理 。模块结构如图10 所示：脉冲计数结果总线读取计数器数据处理模块图 7 连续脉冲计数功能框图计数结果直接送给控制器读取。5.6定时脉冲计数定时脉冲计数使用 FPGA 实现 。该逻辑采

19、用模块化设计。实现该功能共使用三个模块，分别是定时器模块 、计数模块和数据处理模块 。定时器模块 ：输出指定时间宽度的脉冲，该脉冲作为计数器使能信号 。计数模块 ：对被测信号进行计数 。数据处理模块 ：对计数结果进行处理 。模块结构如图 11 所示：被测脉冲计数计数器结果总线读取数据处理模块定时参数定时器模块定时脉冲连接计数器使能图 8 连续脉冲计数逻辑模块图定时脉冲连接计数器使能。计数结果直接送给控制器读取。第15页5.7触发脉冲计数触发脉冲计数使用FPGA 实现 。该逻辑采用模块化设计。实现该功能共使用两个模块，分别是计数模块和数据处理模块。计数模块 ：对被测信号进行计数 。数据处理模块

20、：对计数结果进行处理 。模块结构如图12 所示：被测脉冲计数计数器结果总线读取数据处理模块触发信号连接计数器使能图 9 个数脉冲计数逻辑模块图触发信号连接计数器使能信号。计数结果直接送给控制器读取。5.8动量轮转速采集动量轮转速采集使用FPGA 实现 。逻辑采用模块化设计 。 实现该功能共使用三个模块 ，分别逻辑控制模块 、数据 FIFO 模块和脉冲周期计数模块 。逻辑控制模块 ：处理数据 FIFO 中的数据 。数据 FIFO 模块：对采集的数据进行缓存 。脉冲周期计数模块 ：对动量轮转速脉冲进行脉冲周期计数。模块结构如图13 所示：主时钟逻辑控制模块D1D2总线D3D24将 N循脉冲周期计数

21、环写模块转速脉冲入数据 N数据D1FIFO计数结果D24模块图 10 动量轮转速采集功能框图系统中主时钟使用24MHz 的晶振，脉冲周期计数是指相邻的两第16页个动量轮转速脉冲之间的主时钟个数。在逻辑控制模块中内为每个通道设有24 个 32 位的缓存器 ，命名为 D1 到 D24 ，存储动量轮转动 1 周输出的连续 24 个脉冲的周期 ，采用 32 位计数器 ，通过 24MHz 晶振进行计数 ，记录动量轮转速脉冲上升沿间的时间 。如图 14 所示：N1N2N24N25转速脉冲第 1个脉冲第 2个脉冲第 24个脉冲第 25个脉冲图 11 脉冲个数说明示意图计数采用 32 位计数器 ，N1 为第

22、1 个脉冲和第 2 个脉冲间 24MHz 时钟的个数 ，N 2 为第 2 个脉冲和第 3 个脉冲间 24MHz 时钟的个数 ，依此类推 ，N 24 为第 24 个脉冲和第 25 个脉冲间 24MHz 时钟的个数。脉冲周期计数模块将N 按顺序填写的 FIFO 中，逻辑控制模块则也会按顺序将N 读出 。将 N 1 写到缓存器 D1 内，将 N2 写到缓存器 D2 内，依此类推 ，将 N 24 写到缓存器 D24 内，将 N 25 写到缓存器 D1 内，此时进行下一周期的计数 。这样板中这 24 个缓存器为连续的 24 个动量轮转速脉冲的数据。总线在一个采样周期内全部这 24 个缓存器的数据 ，进行

23、运算处理就可以得到稳定的动量轮的转速值 。运算过程为 ：先得到频率是24MHz 时钟的周期 t ，单位秒；t16 (s)（1）1024动量轮转动1 周所用时间 T，单位秒， Di 为第 i 个缓存器中的计数值 ，24为 24 个缓存器中脉冲计数的总和 ；i 1 Di第17页T=t24（2）i 1Di (s)动量轮的转速单位为rpm ，即每 60s转动的圈数 。得到动量轮转速 vv 60 rpm（3）T将公式（ 1）、（ 2）代入公式 （3）得到动量轮转速的计算公式为：v 1.44109 rpm24i 1 D i通过这种方法可以精确算出动量轮的转速，避免安装工艺误差造成的转速计算误差 。这种测试方法的误差来源主要有两个方面：在本设备中主时钟使用？ MHz 晶振，经过计数误差为 ？5.9异步串口发送异步串口发送使用 FPGA 实现 。逻辑采用模块化设计 。 实现该功能共使用三个模块，逻辑控制模块、发送 FIFO 模块和数据发送模块 。逻辑控制模块 ：对数据发送模块进行参数设置 ，向 FIFO 模块中填写发送数据 。发送 FIFO 模块：对发送的数据进行缓存 。数据发送模块 ：根据设置和发送 FIFO 中的数据 。模块结构如图 15 所示：参数设置总线数据输出逻辑控制模块发送数据发送模块发送数据发送数据FIFO模块图 12 异步串口发送功能框图逻辑控制