汇编语言与计算机原理第一章

《汇编语言与计算机原理第一章》由会员分享，可在线阅读，更多相关《汇编语言与计算机原理第一章（27页珍藏版）》请在装配图网上搜索。

1、绪 论计算机的应用已经渗入人类社会活动的各个领域：尖端科技领域的复杂数学运算，公司经营管理信息处理，自动化生产过程控制，建筑、电子电路设计，教育和娱乐等等，计算机都在扮演着不可或缺的重要角色，成为人类脑力劳动的重要工具。随着计算机的“智能”不断提高，计算机的应用还逐渐步入人类的高智能能活动领域：数学定理证明，重大问题辅助决策，甚至在国际象棋的对奕中战胜了国际象棋大师。计算机何以如此神奇？人们将计算机称为电脑，计算机的智能和人的智能有无区别，有怎样的区别？计算机智能究竟会发展到什么样的程度，会达到，或超过人类吗？回答这些问题，我们不能不追述到计算机的工作原理。当然，作为信息管理专业的学生，学习计

2、算机的工作原理，不仅仅是为了满足我们天生的单纯的好奇心。本课程是作为一门专业基础课而开设的，是为了专业课程的学习打下基础，帮助我们顺利完成专业学习，以及为今后的学习和工作储备必要的知识。本课程的内容包括计算机原理和汇编语言程序设计。对于计算机工作原理，主要是计算机的硬件构成原理。但是，如今计算机的硬件和软件的界限已经变的十分模糊，不了解计算机汇编语言和计算机硬件系统直接相关的计算机语言，是难以了解计算机的工作原理的。学习计算机汇编语言的另外一个目的是：通过学习使用汇编语言程序设计，使我们了解什么是程序，如何完成程序设计，培养初步的程序设计能力。程序设计还可以训练思维能力，提高专业素质。作为信息

3、管理专业的课程，其目的和内容都和计算机专业有很大不同。首先，我们学习计算机的工作原理不是为了达到能够设计计算机的目的，而只是为了今后学习和工作中用好计算机，所以，涉及到计算机体系结构的许多细节问题，比如关于计算机硬件的具体电路，我们没有进行深入的讨论。关于汇编语言，也仅考虑说明计算机工作原理和达到基本编程能力训练的需要。如果要更多的了解课程相关内容，可以参考下列的参考书目：Computer System Architecture 作者 M.Morris Manno 清华大学出版社IBM PC Assembly Language and Programing 作者 Peter Abel 清华大学

4、出版社计算机系统原理 作者 张基温 电子工业出版社计算机体系结构 作者 人民大学出版社汇编语言程序设计 作者 于春凡 南开大学出版社第一章 逻辑运算及计算机逻辑部件电子计算机分为电子模拟计算机和电子数字计算机两种类型。电子模拟计算机用于对连续的物理量（如电流、电压）进行计算，仅使用于少数专业领域。电子数字计算机用于处理离散（非连续）数据，我们通常所使用的电子计算机属于电子数字计算机。实现电子数字计算机计算功能的基础是电子开关电路。电子开关电路又称为逻辑电路，是能够实现逻辑运算的电子电路。1849年英国的乔治布尔创建了逻辑代数，之后逻辑代数发展成一门独立的学科。逻辑代数研究的是逻辑运算，是计算机

5、科学的一门重要的基础学科。由于电子技术的出现和发展，研究人员发明了实现各种逻辑运算的电子逻辑部件，为电子计算机的设计奠定了基础。本章我们学习逻辑运算和逻辑电路的基本知识，使大家了解电子计算机的最基本工作原理。1.1 基本逻辑运算和逻辑电路一、逻辑常量、逻辑变量和逻辑运算1逻辑常量和逻辑变量对某一事物的陈述或判断，结果只有一种，或“真” 或“假”。例如，对于判断表达式“a3”， 当a=4,5,6时，我们说该表达式成立，或者说该表达式的运算结果为“真”值；当a=3或a1 或 X10或 X-10例中的“或”的含义是“可兼或”，例中的“或”的含义是“不可兼或”。在逻辑代数中“或”运算的含义可以是“可兼

6、或”，也可以是“不可兼或”。ABA+B000011101111表1.1.2 描述A+B运算真值表分析“或”运算的真值表可以得知：如果一个逻辑变量和1相“或”，运算结果为1；一个逻辑变量和0相“或”，运算结果和该逻辑变量值相同，即，A+0=A，A+1=1。3“非”(NOT)运算“非”运算又被称为取反运算。变量A的“非”运算记作，或A。当变量A的值为真时，的值为假值；当变量A的值为假时， 的值为真值。“非”运算真值表如表1.1.3。A 0110图1.1.3 描述A运算真值表三、基本逻辑电路基本逻辑电路又称为逻辑门电路(Logic Gates)，是一种能够实现基本逻辑运算，由电子元件组成的电路。门电

7、路的输入端和输出端有两种电压信号：高电平（3v5v）和低电平(0.1v0.5v)，这样就可以将电子元件的输入端或输出端的电压状态和逻辑值对应起来，例如，用高电平代表逻辑值1，用低电平代表逻辑值0，或者反之。表1.1.4给出了基本逻辑门电路的电路图符号。名 称实现运算电路图符号与门FBA或门BFA非门AF表1.1.4 基本逻辑门四、组合逻辑门电路除上述三种基本逻辑门外，常用的逻辑门电路还有实现组合逻辑运算的与非门、或非门、异或门、同或门等。1“与非”运算、“与非”门变量和的“与非”逻辑运算表示为 ，“与非”运算实际是“与”运算和“非”运算的逻辑组合，即将两个逻辑量先进行“与”运算，再对其运算结果

8、进行“非”运算。“与非”门的逻辑电路符号如图1.1.1，真值表如表1.1.5。分析“与非”运算的真值表可以看出：进行“与非”运算的两个逻辑量中只要有一个为假值运算结果即为真值；当两个逻辑量同为真值时，“与非”运算结果为假值。27ABAB001011101110表1.1.5 “与非”运算真值表ABF图1.1.1 “与非”门2“或非”运算、“或非”门变量和的“或非”逻辑运算表示为，“或非”运算实际是“或”运算和“非”运算的逻辑组合，即将两个逻辑量先进行“或”运算，在对其运算结果进行“非”运算。“或非”门逻辑电路符号如图1.1.2，真值表如表1.1.6。分析“或非”运算的真值表可以看出：进行“或非”

9、运算的两个逻辑量中只要有一个为真值时，运算结果即为假值；当两个逻辑量同为假值时，“或非”运算结果为真值。表1.1.6 或非门真值表ABFABAB001010100110图1.1.2 或非门3“异或”运算、“异或”门变量和的“异或”逻辑运算定义为：B + A，一般用符号“”表示异或运算，因此上式可简化表示为。“异或”门逻辑电路符号如图1.1.3，异或逻辑运算真值表如表1.1.7。从“异或”运算真值表可以看出，当A和B的值相同时，异或运算结果为0，当A和B的值不同时，异或运算结果为1。ABF000011101110表1.1.7 异或运算真值表ABF1.1.3 异或门4“同或”逻辑运算、“同或”门变

10、量和的“同或”逻辑运算定义为： + AB =，“同或”门逻辑电路符号如图1.1.4，同或逻辑运算真值表如表1.1.8。ABF001010100111ABF表1.1.8 同或逻辑运算真值表图 1.1.4 同或门由同或逻辑运算的表达和真值表可以看出：两个逻辑量的同或运算等价与对它们进行异或运算再取反。上面介绍的四种逻辑运算实际上是“与”、“或”、“非”的组合逻辑运算，由于计算机和其他数字电路经常应用这些组合，因此也被看作基本逻辑运算，相应电路也视作门电路，并且在电路图中常常表示为相应的电路图符号。1.2 逻辑表达式及其化简一、逻辑表达式逻辑表达式由逻辑运算符号、逻辑常量、逻辑变量以及括号组成，具有

11、一定逻辑运算含义的式子。例如：（A）逻辑表达式运算顺序是先括号内，后括号外，在没有括号，或同一括号内运算优先级顺序为：1“非”运算2“与”运算3“或”运算同级运算由左至右顺序进行。逻辑表达式表达的运算同样可以用真值表描述，如（A）的真值表如表1.2.1所示。逻辑表达式运算可以用逻辑门组合的逻辑电路实现，图1.2.1给出了实现上述运算的电路图。ABC 00000010010001101001101011011110图1.2.1 （A）真值表AB F C图1.2.2 实现（A）运算电路图二、逻辑表达式化简逻辑表达式ABC+AB+C和AB+C都是对变量A、B、C的运算，观察和比较两个表达式的真值表（

12、表1.2.2和表1.2.3）发现两个表达式的真值表是完全相同的，所以表达式ABC+AB+C和AB+C是等价的。但是前一个表达式要比后者复杂，所以实现运算的逻辑电路也要比后者复杂。所以，为了简化电路，以减少门电路使用，降低制造成本在，逻辑电路设计中应先对复杂的逻辑运算进行化简。ABC 00000011010001111000101011011111ABC 00000011010001111000101011011111表表1.2.2 ABC+AB+C真值表1.2.3 AB+C真值表在逻辑代数中可以使用已经得到证明的基本花简公式，使用演绎法对逻辑表达式化简。表1.2.4列出了基本化简公式，对这些公

13、式证明的最直接方法是分别给出等号两边表达式的真值表，如果真值表相同的，则证明了该等式。名称化简公式同一律A+0=A A1=A 零律A+1=1 A0 = 0 幂等律A+A=A AA=A矛盾律A+=1 A=0交换律A+B=B+A AB= BA 结合律A+(B+C)=(A+B)+C A(BC)= (AB)C分配律A(B+C)=AB+AC A+BC=(A+B)(A+C)吸收律A+ AB=A A (A+B)=A 反演律 = =+ 否定律=A表1.2.4 基本化简公式下面举例说明应用化简公式对复杂逻辑表达式化简方法。例题1 化简逻辑表达式ABC+AB+C解 ABC+AB+C =AB（C+）+ C ；分配律

14、 =AB + C ；矛盾律例题2 化简逻辑表达式AB+C+C解 AB+C+C= AB + ( +)C ；分配律= AB +C ；反演律= (AB +) (AB + C) ；分配律= 1（AB + C） ；矛盾律= AB+C ；同一律三、逻辑运算在计算机逻辑部件设计中的应用举例这里我们对计算机中的重要逻辑部件全加器的设计说明逻辑运算在计算机逻辑部件设计中的应用。全加器是带进位的一位加法器，是组成计算机运算器的基本部件。两个二进制数相加，如：，考虑其中的第i位的运算，可以表示为设Yi=Ai+Bi+ Ci-1.。其中Ai、Bi分别为两个加数的第i位对应数字，Yi二为本位和，Ci-1.为i-1位向本位

15、的进位。由于是二进制运算，Ai、Bi、Yi以及Ci-1只能取值或。表1.2.5列出Ai、Bi、Ci-1各种取值下的本位和Yi，以及向高位的进位值C i。AiBiCi-1YiC i0000001010100101100100110011011010111111表1.2.5 Yi=Ai+Bi+ Ci-1.运算列表观察表1.2.5发觉它和逻辑表达式的真值表非常相似，实际上表1.2.5和如下逻辑表达式运算的真值表是等价的：Yi=AiBi Ci 1C i= AiBi +（Ai Bi）Ci -1也就是说，带进位的一位加法运算可以通过上述逻辑运算完成。能够执行带进位的一位加法运算的逻辑部件称为全加器，其逻辑

16、运算实现电路如图 1.2.3所示，图1.2.4 是一位全加器的电路图符号。C i Yi AiYiBiCi 1Ci 1&C i B iA i图 1.2.3 一位全加器逻辑线路图1.2.4 一位全加器从上面对全加器设计过程介绍，可以知道，计算机逻辑部件设计的关键是如何将部件的功能表示为逻辑表达式。为了优化设计，一般还需要对逻辑表达式化简。综上所述，计算机逻辑部件的一般设计过程为：1. 确定部件的输入值和输出值，并且将各种输入对应的输出值列表；2. 根据输入、输出列表找出对应的逻辑表达式；3. 化简逻辑表达式；4. 根据最简逻辑表达式设计逻辑电路。对于其中的第二步，这里以全加器设计为例，介绍一种根据

17、输入、输出列表导出逻辑表达式的方法（不加证明）。选出列表中输出为1的所有行，例表1.2.5中对本位和Yi选出2，3，5，8行，对本位向前进位C i选出4，6，7，8行； 对每一选出行，根据其值写出对应逻辑变量的“与”运算表达式：如果该行中对应变量的值为1， 则在表达式中直接写出该变量，如果该行中对应变量的值为0，则表示为相应变量“非”的形式。例如，表1.2.5中第2行的表达式为Bi 1；再将每一行得到的“与”运算表达式进行“或”运算 。按照上面方法，可得到一位全加器的本位和Yi，以及向前进位C i表达式如下：Y =Bi 1 +Ai 1+Ci-1+AB Ci -1 C i =ABi 1 +B C

18、i -1+ACi- 1+AB Ci -1对上面逻辑表达式化简就得到逻辑表达式：Yi=AiBi Ci 1C i= AiBi +（Ai Bi）Ci -1其化简过程如下：Y =Bi 1 +Ai 1+Ci-1+AB Ci -1 = （B +A）i 1+（+AB ）Ci -1 ；分配律 = （A B）i 1 +（）Ci 1 = A B Ci 1C i =ABi 1 +B Ci -1+ACi- 1+AB Ci -1 =AB(i 1+ Ci -1) +（B +A）Ci -1；第1项和第4相结合，第2项和第3相结合= AB +（A B）Ci -11.3 计算机基本逻辑部件计算机硬件系统是由许多具有不同功能的逻

19、辑部件组成，如运算器、寄存器、计数器、加法器、译码器等。这些逻辑部件是由基本逻辑门电路组合而成的。逻辑门电路是组成计算机硬件的最小单元。本节我们介绍构成计算机硬件的主要逻辑部件。一、加法器加法器是用来执行多位二进制加法运算的逻辑部件，是构成计算机运算器的主要组成部分。组成加法器的主要电子元件是全加器，组成加法器的全加器个数决定了加法器运算字长，如，8位字长的加法器含有8个全加器，16位字长的加法器含有16个全加器等等。图1.3.1是4个全加器组成的4位加法器，可以实现四位二进制数A 3 A2 A 1 A 0 +B3 B2 B1 B0运算。最左面的全加器是加法器最低位，最右面的全加器是最高位。低

20、位全加器的进位输出端和前面的高位全加器的进位输入端串接，参加高位的运算。最低位的进位输入设置为0，最高位相加的进位值C保留在状态寄存器中，用来判断运算是否溢出。计算结果Y3 Y2 Y1 Y0可以传送到寄存器保存，或其它计算机部件作进一步处理。C4CC3 Y2 Y3 C1 C2 Y0 Y10&B3B0B1B2A0A1A 2A 3图1.3.1 4位加法器二、触发器和寄存器.触发器触发器是构成计算机中寄存器、计数器等部件的基本逻辑部件。图1.3.3是被称为RS触发器的逻辑电路符号。一般由四个与非门组成的。其中S端称为置位端（Set）， R端称为复位端（Reset），C端是同步信号输入端；两个输出端Q

21、和的逻辑值总是相反的。QRR路SRCSS图1.3.3 RS触发器逻辑电路符号当R和S的输入同时为0时，输出端Q保持原状态；当S=0，R=1时Q=0；当S=1，R=0时Q=1；当R和S的同时为1时，Q的的值是不定的。由于R和S同时为1时，Q值不定，因此在实际应用中应禁止这样的输入组合。表1.3.1是RS触发器真值表。SRQ00不变01010111不定表1.3.1 RS触发器真值表C端是同步信号输入端，只有C端由0变为1时，R和S的输入才有效。RS触发器的C端一般输入的是时钟信号。时钟信号由时钟电路产生。它是周期性电压信号，即低电平跳变为高电平，再跳变为低电平，如此循环。除了RS触发器，计算机逻辑

22、部件中还使用D触发器、JK触发器和T触发器等。2. 寄存器寄存器是暂存数据的逻辑部件，常用于计算机主机和外部设备接口电路。寄存器是由多个触发器组合成，图1.3.6是由4个D触发器组成的4位寄存器示意图。Y0Y1Y2Y3QRR路CDX0X1X2ClockQRR路CDQRR路CDQRR路CDX3图1.3.6 4位寄存器D触发器的电路逻辑符号如图1.3.4，真值表如表1.3.2。D是输入端也称数据打入端，C是时钟脉冲输入端，Q是输出端。当C端电压信号不变时Q端不受输入端D的影响，保持其原状态（1或0），当C端电压信号由低电平跳变为高电平时，Q=D。QRR路CDDQ0011表1.3.2 D触发器真值表

23、 图1.3.4 D触发器电路逻辑符号多个D触发器组成寄存器时，每个时钟输入端连在一起，和时钟电路相接。当Clock端出现脉冲信号时，Y3 Y2 Y1 Y0= X3 X2 X1 X0，如果Clock端没有脉冲信号，输入X3 X2 X1 X0的改变，不会影响Y3 Y2 Y1 Y0，也就是说数据被锁存，因此，D触发器组成的寄存器也称为数据锁存器。数据锁存器在计算机中央处理器内部用于暂存计算数据、地址数据和指令代码等；在计算机与外部设备端口电路中用于暂存计算机与外部设备所交换的数据，计算机发给外部设备的控制指令，外部设备状态数据等。3. 移位寄存器图1.3.7是由D触发器组成的4位移位寄存器的结构图。

24、移位寄存器只有一个数据输入端，多位二进制数以串行方式输入移位寄存器的各个单元。二进制数的一位从输入端输入，当时钟信号到来时，Q0 = D0，Q1= D1= Q0，Q2= D2= Q1，Q3= D3= Q2.。即每输入一位数字，该数字存入最低位的触发器，同时每一个触发器将其原来存储的数字传送到其前面的触发器。四位数输入完毕，数据即锁存在寄存器中。读取移位寄存器的数据可以使用串行方式，即通过时钟驱动，从串行输出端一位一位的读取；也可以使用并行方式，从X0 X1X2X3端一次读取。X3X2X1X0串行输出Q1 ClockQ2 ClockQ3 ClockQ0 00ClockD0D3 D2D1串行输入

25、CCCCCLK图1.3.7 4位移位寄存器在串行通信中，计算机与外部设备之间，或计算机与计算机之间，通过一根数据线交换数据，所以一次只能交换一位二进制数据，移位寄存器常用于串行接口电路。三、译码器译码器是有n个输入端，m个输出端的逻辑部件，一般称为nm译码器。n个输入端的译码器有2n个输入状态，例如2输入端译码器，输入状态有00、01、10、11四种。译码器的每个输入状态，只有一个对应的输出端的状态为1，其余为0。表1.3.4是24译码器的真值表，从真值表可看出，输入状态和输出状态之间的对应关系。显然，译码器的输入端数和输出端数的关系为m2n。如果译码器的输入端数m2n，称该译码器为完全译码器

26、；如果m2n称为不完全译码器。D0D1D2D324译码器ABD3D2D1ABD0000001010010100100111000 表1.3.4 24译码器真值表 图1.3.8 24译码器符号图在计算机中，译码器主要用在指令译码和存储器寻址译码电路中。下面简要介绍译码器在存储器寻址译码电路中的工作原理。图1.3.9所示是由四字节组成的存储器。四个存储单元通过共用数据总线和计算机的其它部件交换数据。假如要将数据总线上的数据存储到存储器的某一单元，如何选择存储单元呢？在计算机中是通过地址信号选择存储单元的。图中24译码器的输入端和地址线连接，输出端分别接到一个存储单元的选中控制端。如果一个存储单元的

27、选中控制端的信号为1，则允许数据线发来的信号写入该存储单元（或者将存储单元的数据发送数据线），否则禁止写入（或发送）。例如，如果要将数据存入D2单元，A1A0的值应当为10。对于完全译码器，输出端数=2 n（n为输入端数），所以n个输入端的完全译码器最多可以寻址2 n个存储单元。24译码器A0A1D0D1D2D3数据总线图1.3.9 24译码寻址四、计数器计数器用于对对输入信号进行计数运算。在计算机中,其主要用途有：对输入脉冲计数，做分频器用，定时等。计数器的种类很多。根据计数操作是否同步，可分为非同步计数器和同步计数器；根据计数功能，可分为加法计数器，减法计数器和即可作加法又可作减法的可逆计

28、数器。Q3RRQRRJJQ2RRQRRQ1RRQRRQ0RRQRR11JJJJJJCSSCSSCSSCSSCSSCSSCSSCSSKK路路KK路路KK路路KK路路CPCP图1.3.10 4位同步式加法计数器N位计数器由N个触发器组成，可存放数据范围02N-1。计数器有一个脉冲信号输入端，每当有脉冲信号输入，计数器自动增1，当计数到2N时计数器请0。可以根据需要直接读取计数器中的计数值，或者利用计数器改变时钟脉冲频率。图1.3.10是由JK触发器构成的4位同步式加法计数器。JK触发器有两个输入端J和K，一个输出端Q。当J=1，K=1时， Q端翻转，当J=0，K=0时，Q端不变。在由JK触发器组成

29、的计数器中，每个触发器的J端和K端是连在一起的，所有触发器的时钟输入端并联。假设图1.3.10中的每个触发器的Q端均为高电平，其初值为1111，最低位触发器输入为1时，分析电路可知：当第一个时钟到来时 ，Q3 Q2 Q1 Q0=1110，第二时钟时Q3 Q2 Q1 Q0=1101，第二时钟时Q3 Q2 Q1 Q0=1100，即计数器每次做减1运算。这时是用高电位表示1，低电位表示0。如果将高电位看作0，低电位看作1，计数器就是做加1运算。上面介绍了主要几种数字逻辑部件，利用这些逻辑部件和门电路可以构成计算机更复杂的部件，如算术运算和逻辑运算器（ALU），控制器、总线控制器、输入输出控制等。1.

30、4 集成电路芯片早期计算机逻辑部件由分立的电子元件组成，使用电子管、电阻、电容等电子元件组成逻辑电路。后来半导体晶体管代替了电子管。半导体晶体管的体积远远小于电子管，使计算机的体积大大减小。五十年代末和六十年代初，出现了半导体集成电路技术，集成电路开始逐渐取代计算机的分立元件，进一步缩小了计算机体积。随着集成电路集成度不断提高，计算机体积也不断缩小，以至出现了现在的桌上电脑、便携式电脑、甚至掌上电脑。集成电路是按照电路设计的需要将许多电子元件集成在约一平方厘米的单晶硅片上，并用内部导线连接。通常将集成电路称为电子芯片。芯片使用绝缘材料封装，并用金属引脚引出与外部电路相连的接点。数字集成电路按其

31、内部含有逻辑门数量，可分为小规模、中规模、大规模和超大规模集成电路。1小规模集成电路（SSI）：小规模集成电路含有的门电路个数在10个以下，一般这些门电路是相互独立的，使用时通过外部引脚搭接成所需要的电路。2中规模集成电路（MSI）：中规模集成电路在一块芯片中含有10200个门电路，一般是具有一定逻辑功能的部件，如寄存器、计数器、译码器等。3大规模集成电路（LSI）：大规模集成电路的一块芯片中含有数百到数千个门电路，一般为独立的数字系统，如处理器、存储器、可编程芯片等。4超大规模集成电路（VLSI）：一般将门电路个数超过一万的集成电路芯片称为超大规模集成电路，最新的VLSI含有几百万个门电路，

32、在一平方厘米面积的单晶硅片上要集成几千万个晶体管，门电路大小的数量级只有10-7m10m。超大规模集成电路包括微处理器、大规模存储器、图形处理器和其他接口电路芯片。集成电路技术仍处在高速发展阶段，新型芯片不断推出，集成度也越来越高。目前，0.1微米芯片制造技术已经普及，一些半导体器件公司已经开始研究纳米芯片制造技术。集成电路还可以按制造工艺技术不同来分类，下面是主要几种类型：1晶体管-晶体管逻辑电路（Transistor-Transistor Logic，缩写TTL）。TTL型集成电路出现较早。起初制造与非门逻辑电路使用若干半导体二极管和若干半导体三级管组合，称为二极管-晶体管逻辑电路(Dio

33、de Transistor Logic,缩写DTL)，后来用半导体三级管代替原来电路中的二极管，改进后的电路称为晶体管-晶体管逻辑电路。晶体管-晶体管逻辑电路一般为小型集成电路，一块芯片中有若干逻辑门。TTL型集成电路的工作电压为5V，逻辑电压为0和3.5V。2射极耦合逻辑电路(Emitter Coupled Logic，缩写ECL)，一种高速数字集成电路，用于高速计算机系统中。ECL型逻辑门的操作速度是1-2个ns(1ns=10-10s)。3金属氧化物半导体逻辑电路(metal-oxide semiconducor，缩写MOS)。MOS型逻辑电路的集成度高，制作工艺简单，并且耗电少。在微机系统中使用一种CMOS的集成电路芯片存储计算机的基本设置数据，并且用锂电池为其供电，以保证计算机电源关闭后CMOS中信息不会丢失。