组合逻辑电路的设计和测试实用教案

上传人:牛*** 文档编号:73129722 上传时间:2022-04-11 格式:PPTX 页数:24 大小:531.63KB
收藏 版权申诉 举报 下载
组合逻辑电路的设计和测试实用教案_第1页
第1页 / 共24页
组合逻辑电路的设计和测试实用教案_第2页
第2页 / 共24页
组合逻辑电路的设计和测试实用教案_第3页
第3页 / 共24页
资源描述:

《组合逻辑电路的设计和测试实用教案》由会员分享,可在线阅读,更多相关《组合逻辑电路的设计和测试实用教案(24页珍藏版)》请在装配图网上搜索。

1、会计学1组合组合(zh)逻辑电路的设计和测试逻辑电路的设计和测试第一页,共24页。上周实验(shyn)内容:数据(shj)选择器及其应用根据实验及报告(bogo)情况进行总结第1页/共24页第二页,共24页。第2页/共24页第三页,共24页。组合逻辑电路(lu j din l)设计步骤组合(zh)逻辑电路半加器全加器比较(bjio)器加法器第3页/共24页第四页,共24页。组合(zh)逻辑电路设计步骤组合(zh)逻辑电路半加器全加器比较(bjio)器 在任何时刻,输出状态只决定于同一时刻各输入状态的组合,而与先前状态无关的逻辑电路。 通常使用中、小规模集成电路来设计组合最常见的逻辑电路电路。

2、加法器第4页/共24页第五页,共24页。组合逻辑电路设计(shj)步骤组合(zh)逻辑电路半加器全加器比较(bjio)器逻 辑 图设计要求真值表逻辑表达式简化逻辑表达式卡 诺 图加法器例第5页/共24页第六页,共24页。组合逻辑电路设计(shj)步骤组合(zh)逻辑电路半加器全加器比较(bjio)器加法器 在数字系统中,经常需要进行算术运算,逻辑操作及数字大小比较等操作,实现这些运算功能的电路是加法器。加法器是一种组合逻辑电路,主要功能是实现二进制数的算术加法运算。第6页/共24页第七页,共24页。组合(zh)逻辑电路设计步骤组合(zh)逻辑电路半加器全加器比较(bjio)器加法器 半加器完成

3、两个一位二进制数相加,而不考虑由低位来的进位。半加器逻辑表达式为:nnnnnnnnnnSA BA BABCA B第7页/共24页第八页,共24页。11111111nnnnnnnnnnnnnnnnnnnnnnnnnnSA B CA B CA B CA B CCA B CA B CA B CA B C组合逻辑电路(lu j din l)设计步骤组合(zh)逻辑电路半加器全加器比较(bjio)器加法器 全加器是带有进位的二进制加法器,全加器的逻辑表达式为:第8页/共24页第九页,共24页。组合(zh)逻辑电路设计步骤组合(zh)逻辑电路半加器全加器比较(bjio)器加法器1、一位数值比较器、一位数值

4、比较器2、多位数值比较器、多位数值比较器第9页/共24页第十页,共24页。 用“与非”门设计(shj)一个表决电路。当四个输入端中有三个或四个为“1”时,输出端才为“1”设计步骤:1.根据(gnj)题意列出真值表如右,再填入卡诺图表中D0000000011111111A0000111100001111B0011001100110011C0101010101010101Z0000000100010111 BC DA000111100001111111101第10页/共24页第十一页,共24页。ABDACDBCDABCABDACDBCDABCZ第11页/共24页第十二页,共24页。设计一个对两个两

5、位无符号的二进制数设计一个对两个两位无符号的二进制数进行比较的电路进行比较的电路 要求按本文所述的设计步骤进行,直到测试电路逻辑功能符合设计要求为止原理图第12页/共24页第十三页,共24页。设计一个对两个两位无符号的二进设计一个对两个两位无符号的二进制数进行比较的电路制数进行比较的电路原理图第13页/共24页第十四页,共24页。设计一个对两个两位无符号的二进制设计一个对两个两位无符号的二进制数进行比较的电路数进行比较的电路设计要求第14页/共24页第十五页,共24页。123456ABCD654321DCBATitleNum berRevisionSizeBDate:13-Dec-2003Sh

6、eet of File:F:TUXINGZSW.ddbDrawn By :20A0S10B321374LS081474LS86145V5VCCU0C123456ABCD654321DCBATitleNum berRevisionSizeBDate:13-Dec-2003Sheet of File:F:TUXINGZSW.ddbDrawn By :nCnSnCnBnAnCnBnS&nnnnnnnnnnSA BA BABCA B第15页/共24页第十六页,共24页。123456ABCD654321DCBATitleNum berRevisionSizeBDate:13-Dec-2003Sheet

7、of File:F:TUXINGZSW.ddbDrawn By :nAnSnCnBnAnCnBnS1nC1nC&11111111nnnnnnnnnnnnnnnnnnnnnnnnnnSA B CA B CA B CA B CCA B CA B CA B CA B C第16页/共24页第十七页,共24页。返回(fnhu)第17页/共24页第十八页,共24页。 名名 称称 型型 号号 数数 量量数字电路实验数字电路实验(shyn)箱箱 THD-2 1台台函数信号发生器函数信号发生器 EE1652 1台台双踪示波器双踪示波器 XJ4316 1台台数字万用表数字万用表 DT9205 1台台第18页/共2

8、4页第十九页,共24页。1、电源电压的选取及位置;2、弄清各种逻辑芯片结构特点,插接电路时注意每个插接点是否可靠;3、认真看清(kn qn)插孔,防止误插,形成短路第19页/共24页第二十页,共24页。第20页/共24页第二十一页,共24页。1、一位数值、一位数值(shz)比比较器:较器: ABBAFBAFBAFBABABA A B F0 F1 F2 A=B 0 0 1 0 0 1 1 1 0 0 AB 1 0 0 1 0 ABFAB1100A1B0100A1=B1A0B0010A1=B1A0=B000111110011110011110011110011001100()()()()()()()()()()A BA BA BFABABABA BABA BFABABABABABA BFABABABAB两位数值(shz)比较逻辑图第22页/共24页第二十三页,共24页。74LS02 2输入(shr)四或非门 74LS0874LS04六反相器 74LS10 3输入(shr)三与非门74LS32 74LS8674LS20四路(s l)2332输入与或非门74LS54FA BC D EF G HIJ第23页/共24页第二十四页,共24页。

展开阅读全文
温馨提示:
1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!