[理学]组合逻辑电路分析与设计20课时

《[理学]组合逻辑电路分析与设计20课时》由会员分享，可在线阅读，更多相关《[理学]组合逻辑电路分析与设计20课时（105页珍藏版）》请在装配图网上搜索。

1、数字电子技术数字电子技术第第2章章 组合逻辑电路分析与设计（组合逻辑电路分析与设计（20课时课时）电子信息学院电子信息学院 特色创新教研室特色创新教研室 http:/ 组合逻辑电路分析与设计组合逻辑电路分析与设计2.1 集成门电路集成门电路 （4课时）课时）2.2 组合逻辑电路分析组合逻辑电路分析 （2课时）课时）2.3 组合逻辑电路设计组合逻辑电路设计 （2课时）课时）2.4 译码器译码器 （4课时）课时）2.5 编码器编码器 （2课时）课时）2.6 数据选择器数据选择器 （2课时）课时）2.7 应用举例：应用举例：八人抢答器设计与仿真八人抢答器设计与仿真 （2课时）课时）总结总结+习题习题

2、 （2课时）课时）第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.1 数字电路的分类数字电路的分类随着数字电子技术的发展，分立元件构成的数字电路已经很少随着数字电子技术的发展，分立元件构成的数字电路已经很少使用，取而代之的是数字集成电路。所谓数字集成电路是指将使用，取而代之的是数字集成电路。所谓数字集成电路是指将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统。或系统。1. 按电路逻辑功能的不同，可以分为组合逻辑电路和时序逻辑电路按电路逻辑功能的不同，可以分为组合逻辑电路和时序逻辑

3、电路。2. 按集成电路的大小规模不同又分为小规模集成电路（按集成电路的大小规模不同又分为小规模集成电路（SSI）、中）、中规模集成电路（规模集成电路（MSI）、大规模集成电路（）、大规模集成电路（LSI）和超大规模集成）和超大规模集成电路（电路（VLSI）。）。3. 按电路所用器件的不同，又可分为单极性电路和双极性电路。按电路所用器件的不同，又可分为单极性电路和双极性电路。最常用的单极性电路是最常用的单极性电路是CMOS（Complementary Symmetry Metal Oxide Semiconductor）电路，最常用的双极性电路是）电路，最常用的双极性电路是TTL（Transis

4、tor-Transistor-Logic）电路。）电路。第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.1 数字电路的分类数字电路的分类图图2-1 数字集成门电路实物图数字集成门电路实物图（a）双列直插式）双列直插式 （b）贴片式）贴片式 图2-2 数字集成电路管脚号排布规律第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.1 数字电路的分类数字电路的分类第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.1 数字电路的分类数字电路的分类第第2章章 组合逻辑

5、电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.2 TTL和和CMOS集成门电路性能特点集成门电路性能特点 TTL TTL与非门电路构成与非门电路构成 1. 输入级：输入级：R1、T1T1为多发射极晶体管为多发射极晶体管 T1 A B VCC（5V） F R1 4K R2 1.6K R3 1K R4 130 T2 T3 T4 D Uc2 Ue2 输入极输入极中间极中间极输出极输出极三极管特性三极管特性TTL电平电平 2. 中间级：中间级：R2、T2、R3 产生两个相反的信号，产生两个相反的信号，用以驱动输出级。用以驱动输出级。3. 输出级输出级: R4、T3、T4、

6、D输出级特点：输出级特点：静态功耗低静态功耗低开关速度快开关速度快这种电路结构称这种电路结构称为推拉式电路为推拉式电路第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.2 TTL和和CMOS集成门电路性能特点集成门电路性能特点 TTL TTL与非门电路工作原理与非门电路工作原理设输入信号高低电平分别为设输入信号高低电平分别为 UiH=3.6V; UiL=0.3VPN结正向导通电压为结正向导通电压为0.7V; T1 A B VCC（5V） F R1 4K R2 1.6K R3 1K R4 130 T2 T3 T4 D Uc2 Ue2 1. 输入中有输

7、入中有低电平低电平T1管发射结导通，管发射结导通，T1管饱和管饱和 由于由于T2基极电压仅为（基极电压仅为（0.30.3）V ,故故T2、 T4均截止均截止 T3、D导通，输出约为导通，输出约为3.6V（5-0.7-0.7=3.6）。）。 输出输出高电平高电平1。第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路设输入信号高低电平分别为设输入信号高低电平分别为 UiH=3.6V; UiL=0.3VPN结正向导通电压为结正向导通电压为0.7V; T1 A B VCC（5V） F R1 4K R2 1.6K R3 1K R4 130 T2 T3 T4 D Uc

8、2 Ue2 2. 输入均为输入均为高电平高电平 T1管处于管处于倒置倒置工作状态（工作状态（be结结反偏，反偏，bc结正偏）；结正偏）；T2管处于饱和工作状态；管处于饱和工作状态；T3管处于管处于截止截止工作状态工作状态;T4管处于管处于饱和饱和工作状态工作状态; TTL TTL与非门电路工作原理与非门电路工作原理2.1.2 TTL和和CMOS集成门电路性能特点集成门电路性能特点F输出为输出为“0”。综合上面两种情况综合上面两种情况, ,该电路该电路实现实现与非与非功能。功能。ABF 第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.2 TTL和和

9、CMOS集成门电路性能特点集成门电路性能特点 CMOS CMOS非门电路结构非门电路结构 CMOSCMOS逻辑门电路是由逻辑门电路是由N N沟道沟道MOSFETMOSFET和和P P沟沟道道MOSFETMOSFET互补而成，通常称为互补型互补而成，通常称为互补型MOSMOS逻辑电路，简称逻辑电路，简称CMOSCMOS逻辑电路。逻辑电路。要求电源要求电源VDD大于两管开启电大于两管开启电压绝对值之和，即压绝对值之和，即VDD（VTN+|VTP|），且），且TN=|VTP|。VVVVVVDDTPTNDDTPTN(a)(b)iiooCMOSCMOS非门电路非门电路 (a) (a) 电路图电路图 (b

10、) (b) 简化电路简化电路 （1 1）当输入为低电平，）当输入为低电平，即即Vi=0VVi=0V时，时，TNTN截止，截止，TPTP导通，导通，TNTN的截止电阻约为的截止电阻约为500M500M，TPTP的导通电阻约的导通电阻约为为750750，所以输出，所以输出VOVDDVOVDD，即，即VoVo为高电平。为高电平。CMOS门电路门电路 第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.2 TTL和和CMOS集成门电路性能特点集成门电路性能特点CMOSCMOS非门电路非门电路 (a) (a) 电路图电路图 (b) (b) 简化电路简化电路 （

11、2 2）当输入为高电平，）当输入为高电平，即即Vi=VDDVi=VDD时，时，TNTN导通，导通，TPTP截止，截止，TNTN的导通电阻约为的导通电阻约为750750，TPTP的截止电阻约的截止电阻约为为500M500M，所以输出，所以输出Vo0VVo0V，即，即VoVo为低电平。为低电平。所以该电路实现了非逻辑。所以该电路实现了非逻辑。 通过以上分析可以通过以上分析可以看出，在看出，在CMOSCMOS非门非门电路中，无论电路电路中，无论电路处于何种状态，处于何种状态，TNTN、TPTP中总有一个截止，中总有一个截止，所以它的静态功耗所以它的静态功耗极低，有微功耗电极低，有微功耗电路之称。路之

12、称。VVVVVVDDTPTNDDTPTN(a)(b)iioo要求电源要求电源VDD大于两管开启电大于两管开启电压绝对值之和，即压绝对值之和，即VDD（VTN+|VTP|），且），且TN=|VTP|。 CMOS CMOS非门电路结构非门电路结构第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.2 TTL和和CMOS集成门电路性能特点集成门电路性能特点 CMOS CMOS与非门和与非门和CMOSCMOS或非门或非门CMOSCMOS与非门电路与非门电路 CMOSCMOS或非门电路或非门电路第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1

13、 集成门电路集成门电路2.1.2 TTL和和CMOS集成门电路性能特点集成门电路性能特点1.1.电源电压：电源电压：( (略略) )2.2.电压传输特性：电压传输特性：3.3.输入噪声容限输入噪声容限：4. 输入负载特性输入负载特性5.5.输出特性、扇出系数，灌电流，拉电流：输出特性、扇出系数，灌电流，拉电流：6.6.传输延时与功耗：传输延时与功耗： TTL TTL与与CMOSCMOS器件性能指标：器件性能指标：幻灯幻灯片片 26&VVVoVi0.50.51.01.01.51.52.02.02.52.53.03.03.53.54.04.0ABCDE2.4V0.4VOL（max）VOH（min）

14、VVoViOFFVONV(V)(V)A(0V,3.6V)B(0.6V,3.6V)C(1.3V,2.48V)D(1.4V,0.3V)E(3.6V,0.3V) TTL TTL与非门的电压传输特性与非门的电压传输特性 TTL TTL与与CMOSCMOS器件性能指标器件性能指标( (输入特性输入特性TTLTTL电压传输特性电压传输特性) )第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.2 TTL和和CMOS集成门电路性能特点集成门电路性能特点TTLTTL（74LS0074LS00）、）、CMOSCMOS电路电压传输特性比较电路电压传输特性比较 TTL

15、TTL与与CMOSCMOS器件性能指标器件性能指标( (输入特性输入特性CMOSCMOS电压传输特性电压传输特性) )第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.2 TTL和和CMOS集成门电路性能特点集成门电路性能特点 由图示的电压传输特性由图示的电压传输特性可知，在输入电压可知，在输入电压vI偏离正偏离正常低电平或高电平时，输出常低电平或高电平时，输出电压电压vo并不随之马上改变，并不随之马上改变，允许输入电压有一定的变化允许输入电压有一定的变化范围。范围。输入端噪声容限：输入端噪声容限：是指在是指在保证输出高、低电平基本保证输出高、低电

16、平基本不变（不超过规定范围）不变（不超过规定范围）时，允许输入信号高、低时，允许输入信号高、低电平的波动范围电平的波动范围 TTL TTL与与CMOSCMOS器件性能指标器件性能指标( (输入噪声容限输入噪声容限) )第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.2 TTL和和CMOS集成门电路性能特点集成门电路性能特点 TTL TTL与与CMOSCMOS器件性能指标器件性能指标( (输入特性输入特性TTLTTL噪声容限噪声容限) )1. TTL标称高电平：3.6V2. TTL标称低电平：0.3V3. UILmax输入低电平最大值（0.8V）4

17、.UIHmin输入高电平最小值（2.0V）5.UOLmax输出低电平最大值（0.4V）6.UOHmin输入高电平最小值（2.4V）7.阈值电平（1.4V）：第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.2 TTL和和CMOS集成门电路性能特点集成门电路性能特点 输入噪声容限输入噪声容限分为输入高电平噪分为输入高电平噪声容限声容限VNH和输入和输入低电平噪声容限低电平噪声容限VNL。输入噪声容限示意图输入噪声容限示意图 由图中可知，由图中可知，如果是多个门电路如果是多个门电路相连时，前一级门相连时，前一级门电路的输出即为后电路的输出即为后一级门电

18、路的输入一级门电路的输入输入低电平噪声容限输入高电平噪声容限minmin2.42.00.4NHOHIHUUUVmaxmax0.80.40.4NLILOLUUUV第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.2 TTL和和CMOS集成门电路性能特点集成门电路性能特点TTLTTL与非门的输入负载特性与非门的输入负载特性 TTL与CMOS器件性能指标(输入特性TTL输入负载特性)第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.2 TTL和和CMOS集成门电路性能特点集成门电路性能特点TTL带拉电流负载时

19、的输出特性带拉电流负载时的输出特性 TTL与CMOS器件性能指标(输出特性)第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.2 TTL和和CMOS集成门电路性能特点集成门电路性能特点TTL带灌电流负载时的输出特性带灌电流负载时的输出特性 读一读读一读 TTLTTL与与CMOSCMOS门电路门电路 TTL与CMOS器件性能指标(输出特性)2、TTL和和CMOS门电路的性能特点门电路的性能特点+V+V13123123D13截止3饱和CC（+5V）TTR截止4c4RCC4Kb1b14KR输出低电平IILIILIOLC3I=+V+V1312312313D

20、RCCR3导通b14K截止T（+5V）b1Tc4R4CC4K导通输出高电平IIHIIHOHE4=IITTLTTL与非门带负载能力与非门带负载能力 ILOLOLIIN带灌电流负载的扇出系数：带灌电流负载的扇出系数：带拉电流负载的扇出系数：带拉电流负载的扇出系数：IHOHOHIIN106 . 116ILOLOLmAmAIIN标准标准TTLTTL：标准标准TTLTTL：1004. 04 . 0IHOHOHmAmAIIN第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.2 TTL和和CMOS集成门电路性能特点集成门电路性能特点第第2章章 组合逻辑电路的分析

21、与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.2 TTL和和CMOS集成门电路性能特点集成门电路性能特点TTL集成逻辑门各子系列重要参数比较第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.2 TTL和和CMOS集成门电路性能特点集成门电路性能特点1、接插集成块时，要认清定位标记，不得插反。2、电源电压使用范围为+4.5V+5.5V之间，实验中要求使用VCC=+5V。电源极性绝对不允许接错。3、闲置输入端处理方法(1)输入悬空，相当于正逻辑“l”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。但输入端悬空易受外界干扰，

22、导致电路的逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。(2)直接接电源电压VCC(也可以串入一只110k的固定电阻)或接至某一固定电压(+2.4V +4.5V)的电源上 。(3)若前级驱动能力允许，可以与使用的输入端并联。4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当R680时，输入端相当于逻辑“0”；当R4.7k时，输入端相当于逻辑“1”。对于不同系列的器件，要求的阻值不同。5、输出端不允许并联使用(集电极开路门(OC)和三态输出门电路(TS)除外。否则不仅会使电路逻辑功能混

23、乱，并会导致器件损坏。6、输出端不允许直接接地或直接接+5V电源，否则将损坏器件，有时为了使后级电路获得较高的输出电平，允许输出端通过电阻R接至VCC，一般取R=35.1k。 TTLTTL集成电路使用注意事项：集成电路使用注意事项：2.1.2 TTL和和CMOS集成门电路性能特点集成门电路性能特点CMOS集成电路的性能特点 ：微功耗CMOS电路的单门静态功耗在毫微瓦（nw）数量级。 高噪声容限CMOS电路的噪声容限一般在40%电源电压以上。 宽工作电压范围CMOS电路的电源电压一般为318伏。 高逻辑摆幅CMOS电路输出高、低电平的幅度达到全电为VDD， 逻辑“0”为VSS。 高输入阻抗 CM

24、OS电路的输入阻抗大于108,一般可达1010。 高扇出能力 CMOS电路的扇出能力大于50。 低输入电容 CMOS电路的输入电容一般不大于5PF。 宽工作温度范围陶瓷封装的CMOS电路工作温度范围为 - 55 0C 125 0C；塑封的CMOS电路为 40 0C 85 0C。CMOSCMOS电路的特点和使用注意事项：电路的特点和使用注意事项：http:/www.go- 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.2 TTL和和CMOS集成门电路性能特点集成门电路性能特点第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门

25、电路2.1.3 TTL及及CMOS集成门电路的其它形式集成门电路的其它形式一、一、OC门门TTL集电极开路门集电极开路门图图2-7 普通的普通的TTL门电路输出并联门电路输出并联 图图2-8 OC门（门（a） 结构（结构（b）符号）符号第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.3 TTL及及CMOS集成门电路的其它形式集成门电路的其它形式 即在输出线上实现了与运算，通过逻辑变换可转换为与或非运即在输出线上实现了与运算，通过逻辑变换可转换为与或非运算算 图图2-9 实现线与实现线与TTL OC门通常有如下的应用：门通常有如下的应用：1. 实现

26、线与实现线与2个个OC门实现线与时的电路如图门实现线与时的电路如图2-9所示。此时的逻辑关系为所示。此时的逻辑关系为:在数字系统的接口部分（与外部设备相联接在数字系统的接口部分（与外部设备相联接的地方）需要有电平转换的时候，常用的地方）需要有电平转换的时候，常用OC门来完成。如图门来完成。如图2-10所示。所示。把上拉电阻接到把上拉电阻接到10V电源上，这样在电源上，这样在OC门门输入普通的输入普通的TTL电平，而输出高电平就可以电平，而输出高电平就可以变为变为10V。2. 实现电平转换实现电平转换图图2-10 2-10 实现电平转换实现电平转换第第2章章 组合逻辑电路的分析与设计组合逻辑电路

27、的分析与设计2.1 集成门电路集成门电路2.1.3 TTL及及CMOS集成门电路的其它形式集成门电路的其它形式3. 用做驱动器用做驱动器可用它来驱动发光二极管、指示灯、继电器和可用它来驱动发光二极管、指示灯、继电器和脉冲变压器等。图脉冲变压器等。图2-11是用来驱动发光二极管是用来驱动发光二极管的电路。的电路。图图2-11 2-11 驱动发光二极管驱动发光二极管OC门使用注意事项门使用注意事项：请正确连接电路，必须将输出通过一个适当大小的电阻请正确连接电路，必须将输出通过一个适当大小的电阻连接到电源上。连接到电源上。第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路

28、集成门电路2.1.3 TTL及及CMOS集成门电路的其它形式集成门电路的其它形式二、二、TTL三态输出门三态输出门+VL123123D123D13ABT1b1R3TR4CCTTc2R2VRc2e2c4pEN11&ENABL&ENABL（a）（b）（c）G（a） 电路图电路图 （b）EN=0有效的逻辑符号有效的逻辑符号 （c）EN=1有效的逻辑符号有效的逻辑符号图图2-12 三态输出门三态输出门1. 三态输出门的结构及工作原理三态输出门的结构及工作原理当当EN=1时，时，G输出为输出为0，VP=0.3V，D1导通，导通，VC2=1V，T4、D截止；截止；VB1=1V，T2、T3也截止。输出端也截

29、止。输出端L看看进去，对地和对电源都相当于开路，进去，对地和对电源都相当于开路，呈现高阻。所以称这种状态为高阻态。呈现高阻。所以称这种状态为高阻态。当当EN=0时，时，G输出为输出为1 1，VP=3.6V，D1截止截止，电路恢复与非门正常电路，电路恢复与非门正常电路，所以这时电路实现正常与非功能。这所以这时电路实现正常与非功能。这种种EN=0时为正常工作状态的三态门时为正常工作状态的三态门称为使能端低电平有效的三态门。称为使能端低电平有效的三态门。第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.3 TTL及及CMOS集成门电路的其它形式集成门电路

30、的其它形式2. 三态门的应用三态门的应用 （a）单向总线）单向总线 （b）双向总线）双向总线 图图2-13 三态门组成的总线三态门组成的总线CMOS集成门电路的其它形式有；集成门电路的其它形式有；OD门门(漏极开路门漏极开路门:如如40107)，CMOS三态门，三态门，CMOS传输门，传输门，CMOS模拟模拟开关等。本书不做详细介绍，请同学开关等。本书不做详细介绍，请同学门参阅相关数字电路手册门参阅相关数字电路手册,了解其功了解其功能和应用。能和应用。第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.3 TTL及及CMOS集成门电路的其它形式集成门

31、电路的其它形式【技能训练【技能训练2-1】OC门门7406逻辑功能和应用测试逻辑功能和应用测试任务要求：任务要求：1、测试、测试OC门电路门电路7406逻辑功能及相关应用。逻辑功能及相关应用。 2、并用、并用Multisim9.0或同类软件仿真验证。或同类软件仿真验证。 图图2-14 OC2-14 OC门电路门电路74067406管脚图和内部结构图管脚图和内部结构图第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.3 TTL及及CMOS集成门电路的其它形式集成门电路的其它形式1、测试逻辑功能，输入分别置、测试逻辑功能，输入分别置0或或1，测试输出电

32、平及状态，测试输出电平及状态，填写真值表，判断其逻辑功能。填写真值表，判断其逻辑功能。2、将、将270电阻断开，观察输出电平是否有变化，电路是否正常电阻断开，观察输出电平是否有变化，电路是否正常。（。（OC门的输出应通过电阻上拉到电源上）门的输出应通过电阻上拉到电源上）3、将、将Vcc换成换成10V或或15V电源，观察输出电平是否有变化。电源，观察输出电平是否有变化。（是否可以实现电平转换）（是否可以实现电平转换）7406逻辑功能测试演示逻辑功能测试演示第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.3 TTL及及CMOS集成门电路的其它形式集成

33、门电路的其它形式4、按图接线，测试结果填入真值表，判断其是否可以实现线与、按图接线，测试结果填入真值表，判断其是否可以实现线与功能。功能。7406线与功能演示线与功能演示第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.1 集成门电路集成门电路2.1.3 TTL及及CMOS集成门电路的其它形式集成门电路的其它形式【技能训练【技能训练2-2】三态门】三态门74LS125逻辑功能测试逻辑功能测试任务要求：任务要求：1、测试三态门电路、测试三态门电路74LS125逻辑功能。逻辑功能。 2、并用、并用Multisim9.0或同类软件仿真验证。或同类软件仿真验证。按照书上的步骤测试，使能端

34、分别接高、低电平时，按照书上的步骤测试，使能端分别接高、低电平时，输入端分别接高、低电平时进行测试。输入端分别接高、低电平时进行测试。注意：高阻的测试方法。注意：高阻的测试方法。作业：作业：完成【技能训练完成【技能训练2-1】测试报告。】测试报告。EN=1时，演示时，演示EN=0时，演示时，演示第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.2 组合逻辑电路分析组合逻辑电路分析 一、组合逻辑电路的特点一、组合逻辑电路的特点图图2-21 2-21 组合逻辑电路的框图组合逻辑电路的框图组合逻辑电路的特点是：输出状态只组合逻辑电路的特点是：输出状态只与当前的输入状态有关，而与电路原与

35、当前的输入状态有关，而与电路原来的状态无关。来的状态无关。 第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.2 组合逻辑电路分析组合逻辑电路分析 二、组合逻辑电路的分析步骤二、组合逻辑电路的分析步骤图图2-22 2-22 组合逻辑电路分析步骤组合逻辑电路分析步骤三、三、组合逻辑电路分析案例组合逻辑电路分析案例【例【例2-1】分析图】分析图2-23所示电路的逻辑功能。所示电路的逻辑功能。11ABCF第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.2 组合逻辑电路分析组合逻辑电路分析三、三、组合逻辑电路分析案例组合逻辑电路分析案例【例【例2-1】分析图】分析图2-2

36、3所示电路的逻辑功能。所示电路的逻辑功能。11ABCF解：解：1）由于该电路比较简单，）由于该电路比较简单，可以直接写出输出变量可以直接写出输出变量F与输入与输入变量变量A、B、C之间的关系表达式之间的关系表达式。2）列出功能真值表，见表）列出功能真值表，见表2-7。3）从逻辑真值表可以看出：该电）从逻辑真值表可以看出：该电路为判奇电路，当三个输入变量路为判奇电路，当三个输入变量A、B、C中有奇数个中有奇数个1时，输出时，输出F为为1。否。否则输出则输出F为为0。 第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.2 组合逻辑电路分析组合逻辑电路分析三、三、组合逻辑电路分析案例组

37、合逻辑电路分析案例【例【例2-2】分析图】分析图2-24电路的逻辑功能。电路的逻辑功能。； ； 解：解：1) 逐级在门电路的输出端标出符逐级在门电路的输出端标出符号，如号，如右右中的中的F1、F2、F3。2) 逐级写出逻辑表达式：逐级写出逻辑表达式： F1=AB F2=AC F3=BC3) 写出输出写出输出F的表达式：的表达式： F=AB+AC+BC4) 列出功能真值表，见表列出功能真值表，见表2-7： 5) 判断逻辑功能：判断逻辑功能：根据功能真值表可以判断，本电路为三人表决器电路。根据功能真值表可以判断，本电路为三人表决器电路。三人表决器常用于表决时，在三人中若有两人或两人以上同意三人表决

38、器常用于表决时，在三人中若有两人或两人以上同意通过某一决议时，决议才能生效。通过某一决议时，决议才能生效。第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计【例【例2-3】分析图】分析图2-25电路的逻辑功能。电路的逻辑功能。2.2 组合逻辑电路分析组合逻辑电路分析三、三、组合逻辑电路分析案例组合逻辑电路分析案例第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.2 组合逻辑电路分析组合逻辑电路分析【技能训练【技能训练2-3】组合逻辑电路功能分析验证】组合逻辑电路功能分析验证任务要求：任务要求：1、测试图、测试图2-26电路逻辑功能，并用电路逻辑功能，并用Multisim

39、9.0或或同类软件仿真验证。同类软件仿真验证。2、用上述组合逻辑电路分析方法验证是否一致。、用上述组合逻辑电路分析方法验证是否一致。作业：作业：P93五、六五、六组合逻辑电路分析组合逻辑电路分析1演示演示第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计一、组合逻辑电路设计步骤一、组合逻辑电路设计步骤2.3 组合逻辑电路设计组合逻辑电路设计（1）根据实际问题进行逻辑抽象（逻辑假设）；）根据实际问题进行逻辑抽象（逻辑假设）；（2）确定输入变量、输出变量之间的逻辑关系确定输入变量、输出变量之间的逻辑关系， 列出真值表；列出真值表；（3）根据真值表，）根据真值表，确定逻辑函数表达式；确定逻

40、辑函数表达式；（4）根据器件要求，变换逻辑函数表达式；根据器件要求，变换逻辑函数表达式；（5）画出逻辑电路图；）画出逻辑电路图；（6）电路装接与调试；）电路装接与调试；（7）电路逻辑功能检测）电路逻辑功能检测；（7）设计文档的撰写）设计文档的撰写。第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计二、组合逻辑电路设计案例二、组合逻辑电路设计案例2.3 组合逻辑电路设计组合逻辑电路设计【例【例2-4】试用基本门电路设计一个监视交通信号灯工作状态的试用基本门电路设计一个监视交通信号灯工作状态的逻辑电路。每组信号灯由红、黄、绿三盏灯组成，正常情况下，逻辑电路。每组信号灯由红、黄、绿三盏灯组

41、成，正常情况下，每个时刻必须有一盏信号灯点亮，且只允许一盏信号灯点亮。每个时刻必须有一盏信号灯点亮，且只允许一盏信号灯点亮。当出现其它五种点亮状态时，电路发生故障，且要求发出故障当出现其它五种点亮状态时，电路发生故障，且要求发出故障告警信号。以提醒维护人员前去维修。告警信号。以提醒维护人员前去维修。解：解：1、首先进行逻辑抽象、首先进行逻辑抽象 设设红、黄、绿三盏灯的状态为输入变量，分别用红、黄、绿三盏灯的状态为输入变量，分别用A（红红灯灯）、）、B（黄灯黄灯）、）、C（绿灯绿灯）表示，当灯亮时，取其逻辑状）表示，当灯亮时，取其逻辑状态为态为“1”,当灯灭时，取其逻辑状态为当灯灭时，取其逻辑状

42、态为“0”。故障信号灯为输。故障信号灯为输出变量，用出变量，用F表示，灯亮为表示，灯亮为“1”状态，灯灭为状态，灯灭为“0”状态。状态。根据题意可列出真值表，见表根据题意可列出真值表，见表2-9。第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.3 组合逻辑电路设计组合逻辑电路设计二、组合逻辑电路设计案例二、组合逻辑电路设计案例& 1ABCF&111&本题提示：按题目要求用小规模集成门电路实现，没有其他特殊本题提示：按题目要求用小规模集成门电路实现，没有其他特殊要求，所以不必进行逻辑变换。要求，所以不必进行逻辑变换。第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.

43、3 组合逻辑电路设计组合逻辑电路设计二、组合逻辑电路设计案例二、组合逻辑电路设计案例【例【例2-5】试用】试用 74LS00和和74LS86设计半加器电路和全加器电路，设计半加器电路和全加器电路，功能真值表如表功能真值表如表2-10和表和表2-11所示。所示。解：该数字电路是一个数值问题的设计。不必进行逻辑假设和逻辑抽象。解：该数字电路是一个数值问题的设计。不必进行逻辑假设和逻辑抽象。 从表从表2-10半加器真值表可以看出：半加器即二个一位二进制数相加，半加器真值表可以看出：半加器即二个一位二进制数相加，0+0=0，0+1=1，1+0=1，1+1=10。 从表从表2-11全加器真值表看出：全加

44、器就是两个一位二进制数且考虑前一全加器真值表看出：全加器就是两个一位二进制数且考虑前一位进位位进位Ci-1 共三位二进制数相加的加法器电路。共三位二进制数相加的加法器电路。第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.3 组合逻辑电路设计组合逻辑电路设计二、组合逻辑电路设计案例二、组合逻辑电路设计案例【例【例2-5】试用】试用 74LS00和和74LS86设计半加器电路和全加器电路，设计半加器电路和全加器电路，功能真值表如表功能真值表如表2-10和表和表2-11所示。所示。第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.3 组合逻辑电路设计组合逻辑电路设计二、

45、组合逻辑电路设计案例二、组合逻辑电路设计案例【例【例2-5】试用】试用 74LS00和和74LS86设计半加器电路和全加器电路，设计半加器电路和全加器电路，功能真值表如表功能真值表如表2-10和表和表2-11所示。所示。第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.3 组合逻辑电路设计组合逻辑电路设计三三、【技能训练、【技能训练2-4】组合逻辑电路设计验证（一）】组合逻辑电路设计验证（一）任务要求：任务要求：1、用、用74LS00和和74LS86设计一个实验室设备状态测设计一个实验室设备状态测试组合电路，画出电路图。试组合电路，画出电路图。2、用、用Multisim9.0或同

46、类软件仿真验证。或同类软件仿真验证。某实验室有红、黄两个故障指示灯，用来表示三台设备的工作状某实验室有红、黄两个故障指示灯，用来表示三台设备的工作状态。当只有一台设备有故障时，黄灯亮，若有两台设备同时产生态。当只有一台设备有故障时，黄灯亮，若有两台设备同时产生故障时，红灯亮，只有三台设备都产生故障时故障时，红灯亮，只有三台设备都产生故障时，才会使红灯和黄，才会使红灯和黄灯均亮。试用灯均亮。试用74LS00和和74LS86设计一个设备工作状态检测组合设计一个设备工作状态检测组合电路。电路。提示：提示：1）首先进行逻辑抽象：设三台待检测的设备为输入变量，）首先进行逻辑抽象：设三台待检测的设备为输入

47、变量，分别为分别为A、B、C，三台设备正常工作时为，三台设备正常工作时为1状态，故障时为状态，故障时为0状状态；故障指示灯分别用态；故障指示灯分别用F2、F1表示，表示，F2为黄灯、为黄灯、F1为红灯，灯为红灯，灯亮用逻辑亮用逻辑1表示，灯不亮用逻辑表示，灯不亮用逻辑0表示。表示。 2）根据逻辑抽象列出真值表。）根据逻辑抽象列出真值表。第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.3 组合逻辑电路设计组合逻辑电路设计三三、【技能训练、【技能训练2-4】组合逻辑电路设计验证（一）】组合逻辑电路设计验证（一）组合逻辑电路设计组合逻辑电路设计1演示演示第第2章章 组合逻辑电路的分析

48、与设计组合逻辑电路的分析与设计2.3 组合逻辑电路设计组合逻辑电路设计四、【技能训练四、【技能训练2-5】组合逻辑电路设计验证（二）】组合逻辑电路设计验证（二）任务要求：任务要求：1、试用、试用74LS00二输入与非门和二输入与非门和74LS86异或门设计异或门设计三位二进制数补码电路，真值表见表三位二进制数补码电路，真值表见表2-13，画出电路图。，画出电路图。2、用、用Multisim9.0或同类软件仿真验证。或同类软件仿真验证。作业：作业：P93七、八七、八三位补码电路演示三位补码电路演示第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.3.3组合逻辑电路的竞争与冒险组合逻

49、辑电路的竞争与冒险2.3 组合逻辑电路设计组合逻辑电路设计一、竞争与冒险现象一、竞争与冒险现象 在组合电路中，某一输入变量经不同途径传输后，由于门电路在组合电路中，某一输入变量经不同途径传输后，由于门电路的传输延迟时间的不同，则到达电路中某一会合点的时间有先有的传输延迟时间的不同，则到达电路中某一会合点的时间有先有后，这种现象称为后，这种现象称为竞争竞争。1A&FFAAtpd 由于竞争而使电路输出出现不符合门电路稳态下的逻辑功能的由于竞争而使电路输出出现不符合门电路稳态下的逻辑功能的现象，即出现了现象，即出现了尖峰脉冲（毛刺）尖峰脉冲（毛刺），这种现象称为，这种现象称为冒险冒险。0AAF 正脉

50、冲正脉冲“1”型冒险型冒险第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.3.3组合逻辑电路的竞争与冒险组合逻辑电路的竞争与冒险2.3 组合逻辑电路设计组合逻辑电路设计1&BACF1AAtpdCAABF ABAC1AAF 当当B=C=1B=C=1时，时，注意：竞争的存在不一定都会产生冒险（毛刺）。注意：竞争的存在不一定都会产生冒险（毛刺）。由于不同的传输路径的门电路的由于不同的传输路径的门电路的延迟延迟造成的竞争造成的竞争自竞争自竞争。负脉冲负脉冲“0”0”型冒险型冒险第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.3.3组合逻辑电路的竞争与冒险组合逻辑电路的竞

51、争与冒险2.3 组合逻辑电路设计组合逻辑电路设计&ABYABY 由于门电路的两个输入信号同时向相反的电平跳变时由于门电路的两个输入信号同时向相反的电平跳变时有时间差造成的竞争有时间差造成的竞争互竞争。互竞争。第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.3.3组合逻辑电路的竞争与冒险组合逻辑电路的竞争与冒险2.3 组合逻辑电路设计组合逻辑电路设计 一个变量以原变量和反变量出现在逻辑函数一个变量以原变量和反变量出现在逻辑函数F F中时，则该变中时，则该变量是具有竞争条件的变量。如果消去其他变量（令其他变量为量是具有竞争条件的变量。如果消去其他变量（令其他变量为0 0或或1 1）

52、，留下具有竞争条件的变量），留下具有竞争条件的变量。若函数出现若函数出现则产生则产生负负的尖峰脉冲的冒险现象，的尖峰脉冲的冒险现象，“0”0”型冒险；型冒险；若函数出现若函数出现则产生则产生正正的尖峰脉冲的冒险现象，的尖峰脉冲的冒险现象，“1”1”型冒险。型冒险。 二、竞争冒险现象的检查方法二、竞争冒险现象的检查方法1 1、代数识别法、代数识别法AAF AAF 第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.3.3组合逻辑电路的竞争与冒险组合逻辑电路的竞争与冒险2.3 组合逻辑电路设计组合逻辑电路设计CAABY ”型冒险”型冒险存在“存在“时，时，当当0 AAY1CB 例：用代

53、数识别法检查竞争冒险现象。例：用代数识别法检查竞争冒险现象。解：解：A是具有竞争条件的变量。是具有竞争条件的变量。二、竞争冒险现象的检查方法二、竞争冒险现象的检查方法1 1、代数识别法、代数识别法第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.3.3组合逻辑电路的竞争与冒险组合逻辑电路的竞争与冒险2.3 组合逻辑电路设计组合逻辑电路设计CABAACY 例：用代数识别法判断电路是否存在冒险现象。例：用代数识别法判断电路是否存在冒险现象。解：解：A A和和C C是具有竞争条件的变量。是具有竞争条件的变量。型冒险型冒险存在存在变量变量时，时，当当0A AAY1CB 变量变量C C不存

54、在冒险现象。不存在冒险现象。第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.3.3组合逻辑电路的竞争与冒险组合逻辑电路的竞争与冒险2.3 组合逻辑电路设计组合逻辑电路设计 如果两卡诺圈如果两卡诺圈相切相切，而相切处又，而相切处又未未被其它卡诺圈包围，则可被其它卡诺圈包围，则可能发生冒险现象。能发生冒险现象。 如图，图上两卡诺圈相切，当输入变量如图，图上两卡诺圈相切，当输入变量ABCABC由由011011变为变为111111时，时，Y Y从一个卡诺圈进入另一个卡诺圈，若把圈外函数值视为从一个卡诺圈进入另一个卡诺圈，若把圈外函数值视为0 0，则函，则函数值可能按数值可能按 1- 0

55、 -11- 0 -1 变化，从而出现毛刺。变化，从而出现毛刺。2 2、卡诺图识别法、卡诺图识别法ABC0100011110Y Y1111CAABY 第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.3.3组合逻辑电路的竞争与冒险组合逻辑电路的竞争与冒险2.3 组合逻辑电路设计组合逻辑电路设计 毛刺很窄毛刺很窄，因此常在输出端对地并接滤波电容，因此常在输出端对地并接滤波电容C，或在本级输，或在本级输出端与下级输入端之间，串接一个积分电路，可将尖峰脉冲消除。出端与下级输入端之间，串接一个积分电路，可将尖峰脉冲消除。但但C或或R、C的引入会使输出波形的引入会使输出波形边沿变斜边沿变斜，

56、故参数要选择合适，故参数要选择合适，一般由实验确定。一般由实验确定。 三、竞争冒险现象的消除三、竞争冒险现象的消除1、接入滤波电容法、接入滤波电容法加滤波电路排除冒险加滤波电路排除冒险 (a)RCU0(b)U1U0第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.3.3组合逻辑电路的竞争与冒险组合逻辑电路的竞争与冒险2.3 组合逻辑电路设计组合逻辑电路设计 毛刺仅发生在输入信号变化的瞬间，因此在这段时间内先毛刺仅发生在输入信号变化的瞬间，因此在这段时间内先将门封锁，待电路进入稳态后，再加选通脉冲使输出门电路开将门封锁，待电路进入稳态后，再加选通脉冲使输出门电路开门。这样可以抑制尖

57、峰脉冲的输出。该方法简单易行，但选通门。这样可以抑制尖峰脉冲的输出。该方法简单易行，但选通信号的作用时间和极性等一定要合适。信号的作用时间和极性等一定要合适。2、引入选通脉冲法、引入选通脉冲法利用选通脉冲克服冒险利用选通脉冲克服冒险选通脉冲选通脉冲1ABCL&D111ALD选通脉冲选通脉冲ABCAB=C=1B=C=1第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.3.3组合逻辑电路的竞争与冒险组合逻辑电路的竞争与冒险2.3 组合逻辑电路设计组合逻辑电路设计3、修改逻辑设计法增加冗余项、修改逻辑设计法增加冗余项 只要在其卡诺图上两卡诺圈相切处加一个卡诺圈，即只要在其卡诺图上两卡诺

58、圈相切处加一个卡诺圈，即增加了一个冗余项，就可消除逻辑冒险。增加了一个冗余项，就可消除逻辑冒险。BCCAABY ABC0100011110Y Y1111CAABY 当所处理的数据的速度和竞争冒险脉冲的时间当所处理的数据的速度和竞争冒险脉冲的时间可比拟时，必须考虑竞争冒险现象可比拟时，必须考虑竞争冒险现象第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 2.4.1显示译码器显示译码器2.4 译码器译码器1数码显示器件数码显示器件在数字系统中，常常需要将数字、字母、符号等直观地显示在数字系统中，常常需要将数字、字母、符号等直观地显示出来，供人们读取或监视系统的工作情况。能够显示数字、字

59、出来，供人们读取或监视系统的工作情况。能够显示数字、字母或符号的器件称为数字显示器。母或符号的器件称为数字显示器。常用的数字显示器有多种类型。按发光的材料不同可分为荧光常用的数字显示器有多种类型。按发光的材料不同可分为荧光管显示器、半导体发光二极管显示器管显示器、半导体发光二极管显示器(LED)、液晶显示器、液晶显示器(LCD)等。按显示方式分，有字型重叠式、点阵式、分段式等。目前等。按显示方式分，有字型重叠式、点阵式、分段式等。目前常用的有常用的有LED数码显示器和数码显示器和LCD液晶显示器。液晶显示器。LED七段数码管七段数码管COMCOMaabbccddeeffggDPDP 图图2-4

60、2数码显示器的内部接法数码显示器的内部接法 （a）共阳极接法）共阳极接法 （b）共阴极接法）共阴极接法 （c）LC5011管脚图第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 2.4.1显示译码器显示译码器2.4 译码器译码器2. 显示译码驱动器显示译码驱动器显示译码器的作用是将输入的二进显示译码器的作用是将输入的二进制码转换为能控制发光二极管制码转换为能控制发光二极管（LED）显示器、液晶（）显示器、液晶（LCD）显）显示器及荧光数码管等显示器件的信号，示器及荧光数码管等显示器件的信号，以实现数字及符号的显示。以实现数字及符号的显示。常见的显示译码器分两类，分别是常见的显示译码

61、器分两类，分别是4000系列系列CMOS数字电路（如数字电路（如CD4511）和）和74系列系列TTL数字电路数字电路（如（如74LS247,74LS248）。其中）。其中4000系列工作电压范围较宽，可在系列工作电压范围较宽，可在318V间选择；间选择；74系列工作电压为系列工作电压为50.5V，工作电压范围较小。工作电压范围较小。第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 2.4.1显示译码器显示译码器2.4 译码器译码器 表表2-14CD4511功能真值表功能真值表（Lamp test）：，试灯极，低电平有效，当其为低电平时，）：，试灯极，低电平有效，当其为低电平时，与

62、与CD4511相连的显示器所有笔画全部亮，如不亮，则表示该相连的显示器所有笔画全部亮，如不亮，则表示该笔画可能有故障；笔画可能有故障；（BlankingBlanking）：灭灯极，低电平有效，当其为低电平时，所）：灭灯极，低电平有效，当其为低电平时，所有笔画熄灭；有笔画熄灭；LELE（Latch EnableLatch Enable）：）：锁存极，当其为低电平时，锁存极，当其为低电平时，CD4511CD4511的输出与的输出与输入的信号有关，当其为高电平时，输入的信号有关，当其为高电平时，CD4511CD4511的输出仅与该端为高电平前的的输出仅与该端为高电平前的状态有关，并且无论输入信号如何

63、变化，输出保持不变；状态有关，并且无论输入信号如何变化，输出保持不变；，D D、C C、B B、A A为为8421BCD8421BCD码输入端，其中码输入端，其中D D输入端对应数码的最输入端对应数码的最高位，高位，A A输入端对应最低位；输入端对应最低位；ag为输出端。为输出端。BLLT第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 2.4.1显示译码器显示译码器2.4 译码器译码器CD4511逻辑功能演示逻辑功能演示第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2.4.2 变量译码器变量译码器2.4 译码器译码器在数字电路设计中，通常还用到另一种译码器，称为变量

64、译码在数字电路设计中，通常还用到另一种译码器，称为变量译码器。变量译码器是将输入的二进制码器。变量译码器是将输入的二进制码“翻译翻译”成与之对应的输出成与之对应的输出端为有效高（或低）电平。变量译码器是一种将较少的输入变为端为有效高（或低）电平。变量译码器是一种将较少的输入变为较多输出的组合逻辑器件。使用较多的有较多输出的组合逻辑器件。使用较多的有2n译码器和译码器和8421BCD译译码器两类。码器两类。第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 2.4.2 变量译码器变量译码器2.4 译码器译码器2）2n译码器的电路构成译码器的电路构成图图2-46 2-46 输出高电平有效

65、的输出高电平有效的2-42-4线译码器线译码器 (a)(a)电路图电路图 （b b）逻辑符号）逻辑符号第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 2.4.2 变量译码器变量译码器2.4 译码器译码器2）2n译码器的电路构成译码器的电路构成图图2-48 2-48 使能端高电平有效译码器（使能端高电平有效译码器（a a）电路图（）逻辑符号）电路图（）逻辑符号第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 2.4.2 变量译码器变量译码器2.4 译码器译码器3）译码器的功能扩展）译码器的功能扩展利用译码器的使能端可以方便地扩展译码器的容量。可以利利用译码器的使能端可以

66、方便地扩展译码器的容量。可以利用用2-4线的使能端将其扩展其为线的使能端将其扩展其为3-8线译码器或线译码器或4-16线译码器。线译码器。图图2-49 2-42-49 2-4线译码器扩展为线译码器扩展为3-83-8线译码器线译码器第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 2.4.2 变量译码器变量译码器2.4 译码器译码器4）集成）集成2-4线译码器线译码器74LS139简介简介图图2-50 74LS1392-50 74LS139逻辑符号及管脚图逻辑符号及管脚图第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 2.4.2 变量译码器变量译码器2.4 译码器译码器5）集成）集成3-8线译码器线译码器74LS138简介简介图图2-512-5174LS13874LS138管脚排布及逻辑符号管脚排布及逻辑符号74138逻辑功能演示逻辑功能演示第第2章章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 2.4.2 变量译码器变量译码器2.4 译码器译码器【技能训练【技能训练2-6】用三个输入信号控制八个发光二极管轮流点亮或轮流熄灭。用三个输入信号控制八个发光二极