微机原理知识点

《微机原理知识点》由会员分享，可在线阅读，更多相关《微机原理知识点（49页珍藏版）》请在装配图网上搜索。

1、第一章计算机基础知识计算机中的运算基础1.数制及其转换1）任意进制数的共同特点（n进制）n=2、8、10、16n进制数最多是由n个数码组成十进制数的组成数码为：09二进制数的组成数码为：0、1八进制数的组成数码为：07十六进制数的组成数码为：09、AF十六进制数和十进制数的对应关系是：09 相同，A-10, B-11, C-12, D-13, C-14, F-15n进制数的基数或底数为n,作算术运算时，有如下特点：低位向相邻高位的进位是逢n进1 （加法）；低位向相邻高位的借位是以1当本位n （减法）。 各位数码在n进制数中所处位置的不同，所对应的权也不同 以小数点为分界点：向左（整数部分）：各

2、位数码所对应的权依次是n0、n1、n2,向右（小数部分）：各位数码所对应的权依次是n-1、n-2、n-3,例：十进制数333.33各位对应的权为：10E10110*10-110*二进制额101. 11B各位对应的权为：2f2l2a2-12e十六进制擞；F94III各位对应的权为：ieE is1 id2）数制的转换非十进制数一十进制数转换方法：按位权展开求和例：101.11B = 1*22+1*20+1*2-1+1*2-2=4+1+0.5+0.25=5.75F94H = 15*162+9*161+4*160=3988注意点：只有十进制数的下标可以省略，其他进制数不可以省略。十进制数一非十进制数(

3、K进制数)转换方法：分成小数和整数分别转换。整数部分：除K取余，直至商为0,先得的余数为低位;小数部分：乘K取整，先得的整数为高位。例：把3988转换成16进制数15(F)高位 3988 = FU4H十进制数转换为二进制数的另一种：逐次减 2的最高次幕法。21 =2, 2e = 4, 23 = 8, 2 16, t = 32,喈=64, i - 1283 2*=256, 2, = 512, 2* =1024, 2n = 2048.例：将1539转换为二进制数表示1539515-612f 皆-2 f卧1539 = 110, 0000, 0011B例：0001, 1010, 1110, 1101,

4、 1011.0100B1A E D B 4 H若十六进制数转换为二进制数，则将每一位拆成4位。2 .模的概念若a和b除以M ,余数相等，则称a和b对于M是同余的，则可以写成：=b (mod M)容器的最大容量称为模。可写成：KM + X = X (mod M)3 .有符号数在计算机中的表示方法在计算机中，一个有符号数可以用原码、补码和反码表示。1)共同规律：用0表示正号，用1表示负号，且摆放在数据的最高位，有符号数和无 符号数表示的根本区别在于无符号数的最高位是数值位，有符号数的最高位是符 号位；同一正数的原、补、反码都相同。 定义区间均对模2n而言，其中n表示有符号数的二进制代码位数2）其它

5、规律： 任一负数的原码和对应的正数（绝对值相等）的原码仅是符号位不同； 任一负数的反码是对应的正数的反码的各位求反，反之亦然； 任一负数的补码是对应的正数的补码的各位求反，然后加1，反之亦然； 从定义区间上看原码和反码的定义区间相同，是Wn-1 X2n-1;补码的定义区间是-2n-1X 2n-1; 0 的原码、反码有+ 0 和- 0 之分；0 的补码只有一种表达方式。例 1：设 X = +97 求 X 原、 X 反、 X 补解： 97=1100001BX 原 =01100001B；凶反=凶补=01100001B。例2:设X = -97 , 求凶原、凶反凶补解： 97=1100001BX 原 =

6、11100001B；X 反 =10011110B；X 补 =10011111B。例3:设X = -137求凶原凶反、凶补解： 137=10001001BX 原 =110001001B；X 反 =101110110B；X 补 =101110111B。4. 补码、反码加减运算规则：X+Y 补 =X 补 +Y 补X-Y补=凶补+-Y补-Y 补 =Y 补补mod 28 )mod 28)mod 29)X+Y反=X反+YX-Y 反 =X 反 +-Y -Y 反 =Y 反 反5. 基本名词B；内部寄存器的位数， 其中 8086CPU位：BIT ，缩写b；字节： BYTE ，由8 位二进制数代码表示，缩写字：

7、WORD ， 取决于计算机CPU 的字长， 为 16 位，386、486CPU 为 32 位；千字节： 1KB = 1024B = 210B ， 兆字节：1MB = 220B，吉字节：1GB = 230B=1024MB太字节： 1TB = 240B=1024GB6. 带符号数运算时的溢出问题溢出和进位的区别：进位是指最高位向更高位的进位，而溢出是指运算结果 超出数所能表示的范围。带符号数所能表示的范围：(若用 n位二进制数码表示)原码：-(2n-1-1) wxwn11-1补码：-2n-1WXn21-1反码：-(2n-1-1) Xn21-1溢出的判断方法：设CD7是符号位向更高位的进位，CD6是

8、数值位向符号位的进位，则溢出 可用V=CD7 SCD6判断，V=1表示有溢出，V=0表示无溢出。对于加减法，也可以这样判断，只有下述 4中情况有可能产生溢出：正数十正数，结果应为正，若为正，则无溢出；若为负，则有溢出。负数十负数，结果应为负，若为负，则无溢出；若为正，则有溢出。正数-负数，结果应为正，若为正，则无溢出；若为负，则有溢出。负数-正数，结果应为负，若为负，则无溢出；若为正，则有溢出。对于乘(除)法，乘积(商)超过了能存放的范围有溢出，否则无溢出。其它情况肯定无溢出。注意点：无符号数和带符号数表示方法的区别：无符号数：无符号位，所有位都是数值位，即最高位也是数值位；带符号数：有符号数

9、，且在最高位，其余各位才是数值位。二、计算机中数据的编码1 .十进制数在计算机中的表示方法BCD (Binary Coded Decimal)是用4位二进制代码表示一位十进制数， 由于 4位二进制代码表示16种状态，而十进制数只取其中10种状态。选择不同的对 应规律，可以得到不同形式的 BCD码。最常用的是8421BCD码。例：59 = (0101, 1001) BCD465 = (0100, 0110, 0101) BCD(011010000010) BCD = (0110, 1000, 0010) BCD = 682注意点：BCD码与二进制数之间不能直接转换，需将 BCD码先转换成十进 制

10、数，再由十进制数转换为二进制数。与十六进制数的区别在于：组内逢2进1, 组间逢十进1。表 1-1 8421 BCD 码十进制 数8421BCD码十进制 数8421BCD码000005010110001601102001070111300118100040100910012.字符在计算机中的表示方法由于大、小写英文字母、09数字字符、标点符号、计算机特殊控制符 一共不超过128个，所以只要用七位二进制数码来表示，称为 ASCII码。国际 标准为ISO-646,我国国家标准为GB1988。在计算机中，一个字符通常用一个 字节（八位）表示，最高位通常为 0或用于奇偶校验位。例：A = 41H = 0

11、1000001B 0 = 30H = 00110000Ba = 61H = 01100001B = 3BH = 00111011B表1-2ASCII字符表（7位码）他四位局二位0000I 00120103011410051016110THi0ooooNVLdleSF0&Fp10001SOHDC111AQaq20010ST工腔2BR七r30011ETXDCS*3C5c二40100EOTDC4$4BTdt5C101E股HAK%SEUeu6011QACKSYN&6FVfVTDillBELETBr7Gww81000BSCAN(aHIhX91001班EH)9IIiyA1010LFSUB*JEjzB101

12、1VTESC+lJhKk(C1100FFFSJKtnzF1111SIUS/a*QBELISO2022标准在兼容ISO646的基础上扩展成8位码，可表示256个字符，扩 充了希腊字母、数学符号、非拉丁字符、商用图符，游戏符号等。3.机器数和真值机器数：是摆在计算机寄存器或存储器或 I/O端口中的数；真值：描述机器数对应于某一确定的码制就有唯一确定的值。例：机器数34H,用原码表示为+52;用反码表示为+52;用补码表示为+52;用BCD码表示为34;用ASCII码表示为4。即+52原=+52反=+52补=34H34BCD = 34H4ASCII = 34H机器数97H,用原码表示为-23;用反码

13、表示为-104;用补码表示为-105;用BCD 码表示为97；用ASCII 码表示为 ETB 。三、汉字编码计算机系统中汉字在不同应用界面有不同的编码，如输入、存储、传输、交换、 显示等不同场合同一汉字各有不同的编码， 同一应用界面也存在多种汉字代 码。1 常用汉字字符集与编码按使用频度可把汉字分为高频字（约 100 个）、常用字（约 3000 个）、次常用字（约 4000 个）、罕见字（约 8000 个）和死字（约 45000 个）。我国1981年公布了信息交换用汉字字符集 基本集”（GB2312-80）。该标准选取 6763 个常用汉字和 682 个非汉字字符，为每个字符规定了标准代码。该

14、字符集及其编码称为国标交换码，简称国标码。GB2312 字符集由三部分组成：第一部分是字母、数字和各种常用符号（拉丁字母、俄文字母、日文平假名与片假名、希腊字母、制表符等）共682 个：第二部分是一级常用汉字3755 个，按汉语拼音顺序排列：第三部分是二级常用汉字 3008 个，按偏旁部首排列。GB2312 国标字符集构成一个二维平面，分成 94行 94列，行号称为区号，列号称为位号， 分别用七位二进制数表示。 每个汉字或字符在码表中都有各自确定的位置，即有一个唯一确定的 14位编码（ 7位区号在左， 7位位号在右），用区号和位号作为汉字的编码就是汉字的区位码。GB2312-80字符集中字符二

15、维分布如图 1-1 所示。码区码1) 2)3) 94)1 )9)标准符号区：字母、数字，各种常用符号10)15)懿义符号区16 ) t55)一级汉字（3755个，按拼音顺序排列）56 137)二级汉字C 3008个，按偏旁部首拉列）38)1 94)自定义汉字区（共658个）HU数据总线V（16 位）总线揩口单元(HU)EU 控制器总统 控制 逻辑地址 加法器口总统甲位)指令预取 队列蝮冲器ESI?智在罂s数据总线一执行单元m图2. 1 80S6/S083CPU内部结构8086/8088 CPU的内部是由两个独立的工作部件构成，分别是总线接口部件 BIU(Bus Interface Unit)和

16、执行部件EU(Execution Unit)。图中虚线右半部分是 BIU,左半部分是EU。两者并行操作，提高了 CPU的运行效率。1)指令执行部件指令执行部件EU主要由算术逻辑运算单元 ALU、标志寄存器FR、通用寄 存器组和EU控制器等四个部件组成。其主要功能是执行命令。一般情况下指令 顺序执行，EU可不断地从BIU指令队列缓冲器中取得执行的指令，连续执行指 令，而省去了访问存储器取指令所需的时间。如果指令执行过程中需要访问存储器存取数据时，只需将要访问的地址送给 BIU,等待操作数到来后再继续执行。 遇到转移类指令时则将指令队列中的后续指令作废，等待 BIU重新从存储器中 取出新的指令代码

17、进入指令队列缓冲器后，EU才能继续执行指令。这种情况下, EU和BIU的并行操作回受到一定的影响，但只要转移类指令出现的频率不是很 高，两者的并行操作仍然能取得较好的效果。EU中的算术逻辑运算部件 ALU可完成16位或8位二进制数的运算，运算 结果一方面通过内部总线送到通用寄存器组或 BIU的内部寄存器中以等待写到 存储器；另一方面影响状态标志寄存器 FR的状态标志位。16位暂存器用于暂时 存放参加运算的操作数。EU控制器则负责从BIU的指令队列缓冲器中取指令、分析指令(即对指令 译码)，然后根据译码结果向EU内部各部件发出控制命令以完成指令的功能。2）总线接口部件BIU总线接口部件 BIU

18、主要有地址加法器、 专用寄存器组、 指令队列缓冲器以及总线控制电路等四个部件组成。其主要功能是负责完成 CPU 与存储器或I/O 设备之间的数据传送。 BIU 中地址加法器将来自于段寄存器的16位地址段首地址左移 4 位后与来自于IP 寄存器或 EU 提供的 16位偏移地址相加（通常将 “段首地址： 偏移地址 ”称为逻辑地址） ， 形成一个 20位的实际地址 （又称为物理地址） ，以对 1MB 的存储空间进行寻址。具体讲：当 CPU 执行指令时， BIU 根据指令的寻址方式通过地址加法器形成指令在存储器中的物理地址， 然后访问该物理地址所对应的存储单元， 从中取出指令代码送到指令队列缓冲器中等

19、待执行。 指令队列一共 6 个字节 （ 8088 的指令队列为 4 个字节） ， 一旦指令队列中空出 2 个（ 8086中）或一个（ 8088 中）字节， BIU 将自动进入读指令操作以填满指令队列；遇到转移类指令时， BIU 将指令队列中的已有指令作废， 重新从新的目标地址中取指令送到指令队列中；当EU 需要读写数据时，BIU 将根据 EU 送来的操作数地址形成操作数的物理地址，从中读取操作数或者将指令的执行结果传送到该物理地址所指定的内存单元或外设端口中。BIU 的总线控制电路将CPU 的内部总线与外部总线相连，是CPU 与外部交换数据的通路。对于 8086而言， BIU 的总线控制电路包

20、括16条数据总线、 20条地址总线和若干条控制总线；而8088 的总线控制电路与外部交换数据的总线宽度是 8 位，总线控制电路与通用寄存器组之间的数据总线宽度也是 8 位，而EU 内部总线仍是16位，这也是将8088称为准 16位的微处理器的原因。3） 8086/8088 CPU寄存器阵列（寄存器组）8086/8088 CPU中有14个16位的寄存器，按用途分为四类： 通用寄存器： 8 个，分为两组：数据寄存器：累加器AX 、基址寄存器BX 、计数寄存器CX 、数据寄存器DX,每个数据寄存器可存放16位操作数，也可拆成两个 8位寄存器，用来存 放 8 位操作数，AX 、 BX、 CX、 DX

21、分别可拆成AH 、 AL 、 BH、 BL 、 CH、 CL、DH、 DL ，其中AH 、 BH 、 CH、 DH 为高八位，AL、 BL 、 CL、 DL 为低八位；指针和变址寄存器：堆栈指针 SP、基址指针BP、源变址寄存器SI、目的变址寄存器 DI ，可用来存放数据和地址，但只能按16位进行存取操作。通用寄存器的特定用法见表2.1。 段寄存器： 4 个代码段寄存器CS:用于存放当前代码段的段地址；数据段寄存器DS：用于存放当前数据段的段地址；附加段寄存器ES:用于存放当前附加段的段地址； 堆栈段寄存器SS：用于存放当前堆栈段的段地址。 专用寄存器：两个标志寄存器FR:仅定义了 9位，其中

22、6位用作状态标志，3位用作控制标志。a.状态标志位用来反映EU执行算术或逻辑运算的结果特征，6个状态位如 下：进位标志CF:当加法运算有进位，减法运算有借位时，CF=1,否则CF=0;表之1数据寄存据隐含使用奇存器数据寄存器数据嘏字乘、字除、宇工四CL多位移位和循环移位AL字节乘、字节除、字节工为DX间接I/O地址查表转换、十进制运篁AM字节乘、字节除SF堆栈操作眼查表转操SI数据串噪作CK数据串操作、循环DI数据串操作辅助进位标志AF:在字节操作时，低4位向高4位有进位（加法）或有借位（减法）； 在字操作时，低字节向高字节有进位（加法）或有借位（减法）时，则 AF=1, 否则AF=0。奇偶校

23、验标志PF:当运算结果低8位“1的个数为偶数时，PF=1,否则PF=0;零标志ZF:当运算结果位0时，ZF=1,否则ZF=0;溢出标志OF:在有符号数的算术运算时，当运算结果有溢出时，OF=1,否则OF=0;符号标志SF:在有符号数的算术运算时，当运算结果为负时，SF=1,否则SF=0; b.控制标志位用来控制CPU的操作,3个标志位如下：方向标志DF:当DF=0时，在用操作指令中，进行自动增址操作；当 DF=1时， 在用操作指令中，进行自动减址操作；中断允许标志IF:当IF=0时，禁止CPU响应可屏蔽中断；当IF=1时，允许 CPU响应可屏蔽中断；单步陷阱标志TF：当IF=1时，表示CPU进

24、入单步工作方式；当IF=0时，表示 CPU正常执行程序。8086/8088 CPU寄存器结构见图2.1。指令指针IP：用来存放要取的下一条指令在当前代码段中的偏移地址，程序 不能直接访问IP,在程序运行过程中，BIU可修改IP中内容。二、8086/8088存储器的结构1.存储器地址空间与数据存储格式1）地址空间：1MB,地址范围：00000HFFFFFH2）数据存储格式：每个存储单元存储一个字节的数据，存取一个字节的数据需一个总线周期。两个相邻的字节定义为一个字。每一个字的低字节存放在低地址中,高字节存放 在高地址中，并以低字节的地址作为字地址。若字地址为偶地址，则称为对准字存放，存取一个字也

25、只需要一个总线周期； 若字地址为奇地址，则称为非对准字 存放，存取一个非对准字需要两个总线周期。见表 2.4。表2. 4 BHE和AD 的不同组合状态操作BHE AD。使用的数据引脚读或写偶地址的一个字00AD15 AD0读或写偶地址的一个字节10AD7 AD01读或写奇地址的一个字节01AD15 AD8读或写奇地址的一个字0110AD15AD8 （第一个总线周期放低位数据字 节）AD7AD0 （第二个总线周期放高位数据字 节）2.存储器的组成1MB存储空间分成两个512KB存储器，即：偶地址存储器：（A0=0）,其数据线与8086CPU系统的D7D0相连，A0=0用于片选；奇地址存储器：（A

26、0=1）,其数据线与8086CPU系统的D15D8相连， 丽=0用于片选；3.存储器分段由于CPU内部寄存器是16位，只能寻址64KB,故把1MB存储空间划分 为四个逻辑段，逻辑段彼此独立，但可紧密相连，也可重叠，在整个 1MB存储 空间浮动，仅需改变段寄存器内容。一般把存储器划分为：程序区、数据区和堆 栈区。这样，就可以在 程序区中存储程序的指令代码，在数据区中存储原始数 据、中间结果和最后结果，在堆栈区中存储压入堆栈的数据或状态信息。 8086/8088CPU通常按信息特征区分段寄存器的作用，如 CS提供程序存储区的 段地址，DS和ES提供存储源和目的数据区的段地址，SS提供堆栈区的段地址

27、。由于系统中只设有4个段寄存器，任何时候CPU只能识别当前可寻址的4 个逻辑段。如果程序量或数据量很大，超过 64K字节，那么可定义多个代码段、 数据段、附加段和堆栈段，但4个段寄存器中必须是当前正在使用的逻辑段的基 地址，需要时可修改这些段寄存器的内容，以扩大程序的规模。段地址：每个逻辑段起始地址的高16位，即段寄存器的内容，无符号数； 段基地址：每个逻辑段起始地址；逻辑地址：段地址：偏移地址，在程序中使用；物理地址：存储单元的实际地址，物理地址 =段地址*16+偏移地址；偏移地址：相对段基地址的偏移量，无符号数，也称有效地址EAo四、堆栈段堆栈是以“后进先出”的原则暂存一批需要保护的数据或

28、地址的一个特定存 储区堆栈段段地址由SS提供，偏移地址由SP提供，SP始终指向栈顶。堆栈操 作有压栈（PUSH）和出栈（POP）两种，均以字为单位。压栈过程：例PUSH AX S SP-1（SP） AH S SP-1（SP） AL出栈过程：例POP BX BL一 （SP） SP- SP+1 BH （SP） SP SP+1三、微处理器的发展随着VLSI大规模集成电路和计算机技术的飞速发展，微处理器的面貌日新 月异，从单片集成上升到系统集成，性能价格比不断提高，微处理器字长从4位一8位一 16位32位一64位，工作频率从不到1MHz到目前的1.3GHz,发展 之快，匪夷所思。1 80286微处理器

29、80286芯片内含13.5万个晶体管，集成了存储管理和存储保护机构，80286将8086中BIU的EU两个处理单元进一步分离成四个处理单元，它们分别是总 线单元BU、地址单元AU、指令单元IU和执行单元EU。BU和AU的操作基本 上和8086的BIU 一样，AU专门用来计算物理地址，BU根据AU算出的物理地 址预取指令（可多达6个字节）和读写操作数。80286内部有15个16位寄存器，其中14个与8086寄存器的名称和功能完 全相同。不同之处有二：其一标志寄存器增设了 2个新标志，一个为I/O特权层 标志 IOPL （I/O Privilege）,占 D13D12两位，有 00、01、10、1

30、1 四级特权层： 其二增加了一个16位的机器状态字（MSW）寄存器，但只用了低4位，D3为 任务转换位TS, D2为协处理器仿真位EM, Di为监督协处理器位MP, Do为保 护允许位PE;其余位都空着未用。80286有24根地址线，16根数据线，16根控制线（其中输出的状态线8根, 输入的控制线8根），地址线和数据线、状态线不再分时复用。80286封装在68 条引脚的正方形管壳中，管壳四面引脚。68根引脚中有5条引脚未编码（NC）, Vcc有2条，Vss有3条，各引脚的符号和名称如表2.5所示。表2.5 80286引脚符号和名称符号I/O名称符号I/O名称CLKI系统时钟INTRI中断请求D

31、i5 DoI/O数据总线NMI不可屏蔽中断请求A23 AoO地址总线PEREQ协处理器操作数请求BHEO总线高字节有效FEACK O协处理器操作数响应函SOO总线周期状态BUSY I协处理器忙M/行O存储器/IO选择EBROR I协处理器出错coD/ INTAO代码/中断响应RESET系统总清Lock:O总线封锁Vss系统地READYI总线准备就绪Vcc+5V电源holdI总线保持请求CAP衬底滤波电容器hldaO总线保持响应80286对8086基本指令集进行了扩展。2 80386微处理80386CPU内部结构由6个逻辑单元组成，它们分别是：总线接口部件BIU(Bus Interface Un

32、it)、指令预取部件 IPU (Instruction Prefetch Unit)、指令译 码部件 IDU (Instruction表2.6 80386引脚名称和功能信号名称信号功能有效状态输入/输出CLK2时钟-ID31Do数据总线-IO而BE0字节使能低OA31 A0地址总线-OW/ R写读指示-Od/ C数据-控制指示-Om/ 10存储器-I/O指示-OLock总线封锁指示低OAES地址状态低ONA下地址请求低I弟16总线宽度16位低IREADY传送认可(准备好)低Ihold总线占用请求高Ihlda总线占用认可高OPEREQ协处理器请求高IBUSY协处理器忙低IERROR协处理器出错低

33、IINTR可屏蔽中断请求高INMI不可屏蔽中断请求高IRESET复位高IDecode unit)、执彳T部件 EU (Execution Unit)、段管理部件 SU (Segment Unit) 和页管理部件PU (Paging Unit) 。 CPU采用流水线方式，可并行地运行取指令、 译码、 执行指令、 存储管理、 总线与外部接口等功能， 达到四级并行流水操作 （取 指令、指令译码、操作数地址生成和执行指令操作）。80386采用PGA （管脚栅格阵列）封装技术，芯片封装在正方形管壳内，管 壳每边三排引脚，共132 根。80386 管脚名称和功能见表2.6。3 80486微处理器Intel

34、 公司于 1989年推出了第二代32位微处理器80486。集成度是386 的 4倍以上， 168 个引脚， PGA 封装，体系结构与386 几乎相同，但在相同的工作频率下处理速度比386提高了 24倍，80486的工作频率最低为25MHz,最高达 到 132MHz 。其主要特点如下：（1）采用精简指令系统计算机 RISC （Reduced Instruction Set Computer 技 术， 减少不规则的控制部分， 从而缩减了指令的译码时间， 使微处理器的平均处 理速度达到 1.2条指令/时钟。（2）内含8KB的高速缓存（CachR ,用于对频繁访问的指令和数据实现快速的存取。如果CPU

35、 所需要的指令或数据在高速缓存中（即命中），则勿需插入等待状态便直接把指令或数据从 Cache中取到；相反，如果未命中，CPU 便从主存中读取指令或数据。由于存储访问的局部性，高速缓存的“命中”率一般很高，使得插入的等待状态很少，同时高“命中率”必然降低外部总线的使用 频率，提高了系统的性能。（3） 80486芯片内包含有与独立的 80387完全兼容且功能又有所扩充的片内 80387 协处理器，称作浮点运算部件（FPU）。（4） 80486采用了猝发式总线（Burst Bus）技术，系统取得一个地址后，与该地址相关的一组数据都可以进行输入/输出，有效地解决了CPU 与存储器之间的数据交换问题。

36、（5） 80486CPU 与 8086/8088 的兼容性是以实地址方式来保证的。 其保护地址方式和 80386 指标一样， 80486也继承了虚拟 8086方式。（6） 80486CPU 的开发目标是实现高集成化，并支持多处理机系统。可以使用 N 个 80486 构成多处理机的结构。4 Pentium 微处理器1993年3月Intel公司推出Pentium微处理器，后又相继推出了高能奔腾 Pentium Pro多能奔腾Pentium MMX以及奔腾第二代（PH）、第三代（Pm） 和P4。奔腾机主频也从最初的60MHz提高到1GHz以上。Pentium芯片内含310 万个晶体管，原来被置于片外

37、的单元如数学协助处理器和Cache等，被集成到片内，速度得到显著的提高。 Pentium 的设计中采用了新的体系结构，大大提高了CPU 的主体性能。第一代奔腾芯片内置32 位地址总线和 64位数据总线以及浮点运算单元、存储管理单元和两个 8KB的Cache （分别用于指令和数据），还 有一个 SMM （System Management Mode 系统管理模式。Pentium新型体系结构可以归纳为以下四个方面：（ 1）超标量流水线超标量流水线（Superscalar设计是Pentium处理器技术的核心，它由u与 v 两条指令流水线构成。每条流水线都拥有自己的 ALU 、地址生成电路和数据Cac

38、he接口。这种流水线结构允许Pentium在单个时钟周期内执行两条整数指令， 比相同频率的 80486CPU 性能提高了一倍。与80486流水线相类似， Pentium 的每一条流水线也分为 5 个步骤：指令预取、指令译码、地址生成、指令执行、回写。当一条指令完成预取步骤，流水线就可以开始对另一条指令的操作。但与80486不同的是，由于Pentium 的双流水线结构，它可以一次执行两条指令，每条流水线中执行一条。这个过程称为“指令并行”。在这种情况下，要求指令必须是简单指令， 且 v 流水线总是接受 u 流水线的下一条指令。 但如果两条指令同时操作产生的结果发生冲突时，则要求Pentium还必

39、须借助与适用的编译工具产 生尽量不冲突的指令序列，以保证其有效使用。（ 2）独立的指令Cache和数据Cache80486片内有8KB的Cache,而Pentium有2个8KB的Cache,指令和数据 各使用一个Cache,使Pentium的性能大大超过80486微处理器。例如，流水线 的第一步骤为指令预取， 在这一步中， 指令从指令Cache 中取出来，如果指令和数据合用Cache,则指令预取和数据操作之间将很可能发生冲突。而提供两个独 立Cache将可避免这种冲突并允许两个操作同时进行。（ 3）重新设计的浮点运算单元Pentium 的浮点单元在80486 的基础上进行了彻底的改进， 每个时

40、钟周期能完成一个或两个浮点运算。（ 4）分支预测循环操作在软件设计中使用十分普通， 而且每次在循环中对循环条件的判断占用了大量的CPU时间，为此，Pentium提供一个称为分支目标缓冲器 BTB（Branch Target Buffer）的小Cache来动态地预测程序分支，提高循环程序运行 速度。四、 8086/8088 CPU 芯片的引脚及其功能8086/8088 CPU具有40条引脚，双列直插式封装，采用分时复用地址数据 总线，从而使8086/8088 CPU用40条弓|脚实现20位地址、16位数据、 控制信号及状态信号的传输。ALBHBLCHCLBHBL累加器基址寄存器计数寄存器数据寄存

41、器数据寄存器逋用寄存器SF堆栈指针BF基址指针SI源变址寄存据DI目的变址寄存器IF地址指针和变址寄存器等用寄存器CS代码段寄存韬DS数据段寄存器SS塔栈段寄存器ES胞加殷寄存器指令指针标志寄存器段寄存器图2 . 2 3066/8038 CPU寄存器结构8086/8088 CPU芯片可以在两种模式下工作，即最大模式和最小模式。最大模式：指系统中通常含有两个或多个微处理器（即多微处理器系统），其中一个主处理器就是8086/8088 CPU,另外的处理器可以是协处理器I/O处理 器。最小模式：在系统中只有8086/8088 一个微处理器。1 .两种模式公用的引脚的定义AD0AD15 （Addres

42、s/Data Bu :分时复用的地址数据线。双向。在了解分时复用的概念之前必须先了解总线周期概念：总线周期：CPU对存储单元或I/O端口每读/写一次数据（一个字节或一个字） 所需的时间称为一个总线周期。通常情况下，一个总线周期分为 4个时钟周期， 即 T1、 T2、 T3、 T4。下面讲解AD15AD0的具体分时复用的问题：（8088只有AD7AD0）在T1期间作地址线A15A0用，此时是输出的（是存储单元的低十六位地 址或I/O端口的十六位地址）；在T2T4期间作数据线D15D0用，此时是双向的。A19/S6A16/S3:分时复用，输出引脚。在T1期间，作地址线A19A16用，对存储单元进行

43、读写时，高四位地址 线由A19A16给出；在T2T4期间作为S6S3状态线用。状态线的特征如下：S3. 4的代码组合与当前段寄存器的关系如下表：S4S3当前使用的段寄存器00ES段寄存器01SS班寄存耨10存精器寻址时，使用CS段寄存器：对工力或中断矢量寻址时，不需要用段寄存器11DS段寄存器S5:用来表示中断允许状态位IF的当前设置。S6:何为“ 0”，以表示CPU当前连在总线上。BHE/S7：三态输出，高8位数据总线有效/状态复用引脚。（8088是SS0/S7） 在T1状态：作 通用，该引脚为0时，表示高8位数据线上的数据有效； 在T2T4状态：输出状态信号 S7,未定义。GND :地线（

44、两个），分别为引脚 1和20;而:读，三态输出，当 丽=0时，表示CPU当前正在读存储器或I/O接口。READY:准备就绪，输入。当CPU要访问的存储器或I/O端口已准备好传 送数据时，存储器或I/O端口置READY=1 ,否则置READY=0, CPU 在T3状态采样READY ,若READY=0 ,则插入Tw,然后在插入Tw 状态继续采样 READY,直至READY=1为止，才进入 T4。TEST ：输入，测试信号。当CPU执行WAIT指令时，CPU每隔5个T对 TEST进行一次测试，当测试到 面 =1 ,则CPU重复执行WAIT指令, 即CPU处于空闲等待状态，直到测试到 面 =0时，等

45、待状态结束， CPU继续执行后续指令。INTR:输入，可屏蔽中断请求，高电平有效，当外设向 CPU提出中断请求 时，置INTR=1 ,若此时IF=1 ,则CPU响应中断。NMI:输入，非可屏蔽中断请求，上升沿有效。只要 CPU采样到NMI由低 电平到高电平的跳变，不管IF的状态如何，CPU都会响应。RESET:输入，复位。该引脚保持4T状态以上时间高电平，则可复位，复 位后，CPU停止当前操作，且对F、IP、DS、SS ES及指令队列缓冲 器清零，而CS置为FFFFH。复位后，CPU从FFFF0H开始执行程序。CLK:输入，时钟，它提供了处理器和总线控制器的定时操作，典型值为 8MHz。Vcc

46、：电源，+5V。2）最小模式控制信号引脚（当 MN/MX接Vcc时） 系统控制线全部由8086CPU发出。HOLD:输入，总线请求。用于其它主控器（其它处理器、DMA等）向本CPU请求占用总线。HLDA:总线请求响应，输出。CPU一旦检测到HOLD=1时，则在当前总 线周期结束后，输出HLDA=1 ,表示响应总线请求，并让出总线使用权 给其它主控器，直至其它主控器用完总线后，HOLD变为低电平，HLDA 才输出为低，本CPU重新占用总线。在总线响应期间，凡是三态的总 线均处于高阻状态。丽：输出、三态，写。当 丽=0时，表示CPU当前正在写存储器或I/O 端口。M/ 10：三态、输出，存储器/I

47、O端口。当M/ 10=1时，表示CPU当前正在 访问存储器，当M/行=0时，表示CPU当前正在访问I/O端口。DT/ R :三态、输出，数据发送/接收控制信号。为提高CPU数据总线驱动 能力，常常使用数据收发器（8286/8287） , DT/ R控制数据收发器的数 据传送方向。若DT/ R=1,表示CPU输出（发送）数据；当DT/ R=0 时，表示CPU输入（接收）数据。面：三态、输出，数据允许信号，DEN通常作为数据收发器的选通信号， 仅当DEN=0时，才允许收发器收发数据。ALE,输出，地址锁存允许，在任一总线周期的 T1期间输出一个正脉冲用 于AD15AD0输出的地址信息送外部地址锁存

48、器锁存。厢：输出，中断响应。当CPU响应INTR时，置ffiTA=0,表示响应中断。3）最大模式控制信号引脚（当 MN/丽接GND时）系统控制线通过总线控制器8288产生，一般情况，当用多个微处理器组建 系统时，采用最大模式。豆、耳、瓯：三态、输出，总线周期状态，用于和总线控制器8288的S2、 S1、S0相连接，使得8288对它们译码，以产生相应的控制信号，见表2.2。表2一 3如广Q&,与队列状态%队列状盛00无愫作未从队列中取指令01从队列中取出当前指令的第一字节（操作码字节）10队列空，由于执行转移指令，队列重装埴11从队列中取出指令的后续字节LOCK：三态、输出，总线封锁。当 隰=0

49、时，表示本CPU不允许其它主 控器占用总线；当CPU执行加有LOCK前缀的指令期间， 就=0。“/而、叫/丽：双向，总线请求/总线请求允许，输入时作总线请求， 输出时作总线请求响应，均为低电平有效，三态，其中 时/所比比/ 所有较高优先级。QS1、QS0:输出，指令队列状态。以便外部主控设备对 CPU内部的指令队 列进行跟踪。状态含义。4. 8086和8088CPU在外部弓I脚上的区另I:8086有16根数据线，与地址线 A15A0分时复用，而8088只有8根数 据线，与地址线A7A0分时复用。8086有BHE , 一次可读8位或16位，而8088没有BHE ,有状态线 说输 出。五、总线周期

50、1 .总线系统结构1)最大/最小模式系统的形成系统总线是指微机系统所采用的总线，一般是由 CPU总线经过驱动器、总 线控制器等芯片的变换而形成的，有了系统总线， CPU才能外接不同容量的存 储器和不同容量的I/O端口，组成不同规模的微机系统。(1)最小模式系统总线的形成应用于单一的微机处理系统，CPU引脚MN/您接Vcc。见图2.3。时钟6284 AnAio丽前8086 CPU 址丽A19T16 岫15moBT/RDENTEST HOEESETHUACDCHJIREADYIFTRS2S2QE图2. 3四职最小模式的系箭总线结构图中，3片8282锁存20位地址信息和 丽,之所以要锁存是鉴于 AD

51、15AD0、A19A16/S6S3、 丽/S7都是分时复用线，在T1状态ALE作用下将 这些信息锁存以备用，还可以提高地址总线驱动能力。 2片8286作为16位数据 收发器，由CPU的控制信号 而和DT/ R分别控制8286工作和数据传送方向。系统控制线由CPU直接提供。(1)最大模式系统总线的形成应用于多微机处理系统，通常以8086/8088CPU为中心，增设总线控制器8288, 一个总线仲裁器8289,还包含其它微处理器(如 8287数值协处理器和8289I/O 处理机)CPU弓唧MN/ 蕨接GND。见图2.4。图2一 4 8。册量太模式的系统总线结构 与最小模式系统相同处：3片8282锁

52、存20位地址信息和 丽，2片8286作为16位数据收发器。不同处：用8288总线控制器，对CPU提供的状态信号 第、页、团译码，产生各种 命令信号和控制信号，而不是由 CPU提供控制信号，包括ALE、DT/ R和DEN 均由8288提供。(1) 8288总线控制器状态信号与总线命令信号的对应关系见表 2.2。命令信号：砸C：读存储器命令，此命令有效时，把被选中的存储单元之中的数据读到DB上。IORC：读i/o端口命令，此命令有效时，把被选中的I/O端口之中的数据输入 到DB上。而花：写存储器命令，此命令有效时，把 DB上的数据写到所选中的存储单 元中。丽：写I/O端口命令，此命令有效时，把 DB上的数据写到所选中的I/O端口中AMWC：超前写存储器命令，功能与 丽比相同，只是提前 而优一个T状态 出现。MOWC：超前写I/O端口命令，功能与 丽相同，只是提前 丽一个