毕业设计论文全量程现场总线系统采集节点设计

《毕业设计论文全量程现场总线系统采集节点设计》由会员分享，可在线阅读，更多相关《毕业设计论文全量程现场总线系统采集节点设计（75页珍藏版）》请在装配图网上搜索。

1、毕 业 设 计（论 文）说 明 书题 目：全量程现场总线系统采集节点设计系 别：专业班级：学生姓名：XXX指导教师：教 研 室：提交时间：摘 要针对现场总线在工业实时检测中的应用，提出了全量程的现场总线系统采集节点的实现方案，每个节点能完成四路实时参数检测，每路均能与热电偶、热电阻，变送器配合实现数据采集。系统采用双单片机作为微控制器，同时采用CAN总线为系统总线，使节点与上位机进行通信，将数据送到上位机，同时采用组态王6.0作为系统的组态软件，实现了操作站对现场的实时监控。另外从硬件和软件方面提出了系统的改进方案。该数据采集器可广泛应用于工业控制领域。关键词 ：现场总线；数据采集；CAN总线

2、；数据发送；缓冲器ABSTRACTIn view of the application of the field bus in the industry real-time examination, Proposed a project of full measuring ranged data acquisition system point based on the field bus system. Each point can complete four groups real-time parameters examination each group can Complete th

3、e data acquisition by coordinating the thethermo, the thermal resistance, and the transducer. The system used the single-chip as the microcontroller, Simultaneously used the CAN bus as the system bus, Caused the system point to communication with the position machine. Simultaneously used the Configu

4、ration King 6.0 as the system configuration software, realized the operation station to the scene real-time monitoring. Moreover proposed the system improvement program from the hardware and the software aspect. This data acquisition may widely apply to the industry control domain.KEY WORDS: Fieldbu

5、s；data acquisition；CAN bus；data Transmit；buffer目 录摘 要IABSTRACTII第1章 引 言1第2章 硬件设计部分32.1整体方案概述32.2 系统主控电路设计52.2.1 时钟及复位电路72.2.2 双机通信部分92.3模拟量输入通道设计102.3.1信号输入端子设计102.3.2信号调理电路112.3.3 A/D 转换部分132.4 CAN通信接口电路设计162.4.1 CAN总线通信控制器SJA1000的介绍162.4.2总线驱动器PCA82C250的介绍192.4.3 SJA1000的电路设计212.4.4光电隔离部分222.5 系统电

6、源设计222.6 PCB印制电路板制作22第3章 软件设计部分223.1 CAN技术规范223.1.1帧类型223.1.2 CAN总线数据帧结构223.2操作站读数据223.3 软件编程223.3.1数据采集部分软件设计223.3.2 CAN接口部分程序设计223.3.3 CAN接口中断程序设计223.3.4 SJA1000初始化流程图22第4章 总 结22致 谢22参考文献22附录22第1章 引 言随着工业技术的发展，数据采集技术得到了很大发展，各种数据采集器层出不穷，本次设计旨在设计一个全量程的数据采集器是一种多路数据采集器，它能就地的对热电偶，热电阻，及变送器的信号进行采集。以解决传统数

7、据采集器功能简单、抗电磁干扰弱的缺陷，同时采用CAN总线作为系统的通信总线，使数据能有效，快速，无差错的传输到上位机，实现操作站对现场参数的实时在线监控。下面将就数据采集和CAN总线的发展及应用给与介绍。数据采集在控制系统中起着重要的作用，它将现场的各种控制参数检测后送给控制室，以供显示或控制使用。在各种控制系统中起着非常关键的作用，数据采集的精度对控制的品质的好坏也起着重要作用。数据采集系统的应用范围非常广泛。随着科学技术的发展，对有用信号进行数据的采集，分析，计算，提取等有较好的运用。一般的数据采集主要应用于实时过程参数检测，生物医学信号处理，多媒体技术与人机交互，导航与现代通信技术，遥感

8、，遥测的应用，人工智能与模式识别，计算机视觉与可视化雷达，声纳信号处理，微弱信号处理技术等。随着数据采集系统被广泛的利用，在特定的行业要获得较精确的采样数据，都需要对该系统进行特殊的要求如：由于工业现场环境恶劣，很多设备（比如大功率电机）都是对数据采集产生很大干扰的干扰源；而且一般的采集器都有多路信号输入，它们地线相连会导致干扰通过地线进入正在采集的信号，使得数据采集不准确，因此数据采集器的抗干扰设计十分重要。所以，在数据采集系统的发展过程中，为满足特定的要求，数据采集系统的发展方向为系统抗干扰性，实时通信等方面。1）系统抗干扰性 保证获得的数据较精确。如：可设计一个数据采集器，它除了正常的低

9、通滤波，RC滤波外，还可用光电隔离对每路信号进行隔离，每路信号的地线都独立开来。2）高速数据采集 一般数字信号的获得需要对模拟信号进行采集，这就需要高速，高性能的A/D转换相适应。3）实时通信 保证数据处理单元能较快的得到要处理的数据，提高了主机的运行效率，如：采集现场与处理单元距离短可用RS-232总线，距离长可用RS-485总线，在本次设计中采用CAN总线作为通信总线，因为其相比其他总线，其具有很多优点。CAN（Controller Area Network）控制器局域网络，由于其高性能、高可靠性及独特的设计，CAN越来越受到人们的重视。由于CAN本身的特点，其应用范围目前已不再局限于汽车

10、行业，而向过程工业，机械工业，纺织机械，农用机械，机器人，数控机床，医疗器械及传感器等领域发展。CAN总线由于具有可靠性高，成本低，容易实现等优点，在现场总线的实际工程应用中占据较大的份额。CAN也是基于OSI模型，但进行了优化，采用了其中的物理层、数据链路层，提高了实时性。其中，数据链路层又包括逻辑链路子层LLC和媒体访问子层MAC。而在CAN技术规范2.0A中，数据链路层的LLC和MAC子层的服务和功能被描述为目标层和传输层。由于其采用了许多新技术及独特的设计，与其它现场总线相比，CAN总线的数据通信具有突出的可靠性、实时性和灵活性。其特点可概括如下：CAN是到目前为止唯一有国际标准的现场

11、总线。多主方式工作，通信方式灵活。利用这一特点可方便地构成多机备份系统。网络上的节点信息分成不同的优先级，可满足不同的实时要求。介质访问控制子层采用非破坏总线仲裁技术，从而避免了网络瘫痪情况。其直接通信距离最远可达10km(速率5kbps以下)；通信速率最高可达1Mbps(此时通信距离最长为40m)。CAN上的节点个数主要取决于总线驱动电路，目前可达110个。在标准帧的报文标示符11位，而在扩展帧的报文标示符(29位)的个数几乎不受限制。采用短帧结构，传输时间短，受干扰概率低，具有极好的检错效果。每帧信息都有CRC校验及其他检错措施，保证了数据出错率极低。节点在错误严重的情况下具有自动关闭输出

12、功能，以使总线上其他节点的操作不受影响。1总之，通过以上分析，本次设计意在解决传统数据采集器功能单一的缺陷，同时能直接采集热电偶，热电阻信号，降低了成本。在设计中基于传统数据采集器，采用MCS-51单片机作为数据采集和收发控制中心，利用CAN总线作为系统传输总线，使数据采集节点与上位机进行通信，构成全量程现场总线系统采集节点。其首先对热电偶、热电阻、变送器信号进行采集，然后通过CAN总线把信息发送给上位机，同时通过操作站组态，实现操作站对现场参数的实时在线监控。第2章 硬件设计部分2.1整体方案概述全量程现场总线系统采集节点是在全量程采集的基础上，采用CAN总线作为系统总线，将数据传到操作站，

13、通过操作站组态，实现多节点的在线监控，其系统网络拓扑结构图如图2-1所示， 全量程信号全量程数据采集节点1全量程信号全量程数据采集节点NSCADA全量程信号全量程数据采集节点N1全量程数据采集节点2全量程信号通讯控制器图2-1 CAN总线系统网络拓扑结构图如图2-1，图中现场设备网（Device Network）采用CAN，位于现场数据采集节点以及位于控制室的操作单元等通过总线连接，完成数据的采集和实时数据显示、控制等任务。现场的数据采集节点接收来自现场的变送器，热电阻，热电偶信号，通过对CAN总线控制器的控制，完成节点与CAN总线的双向通信。隔离型通信控制器CAN/RS232完成CANBUS

14、、数据操作站SCADA设备间的协议互换，在SCADA上实现集中显示、管理，控制室内仪表与现场节点通过总线实现资源共享，实现控制彻底分散、管理集中的分布式控制系统。同时可方便地与基于工业以太网（Ethernet）的企业信息网（Plant Information Network）连接，提高工厂的信息化管理水平。2智能节点要与CAN总线系统进行通信，CAN控制器是必不可少的。CAN总线通信，除需要一个总线控制器外还需要一个总线驱动器。基于实际应用考虑，设计中选用PHILIPS公司SJA1000 CAN总线控制器和PCA82C250 CAN总线驱动器，采用ATMEL公司的AT89C51芯片作为信息中央

15、处理单元。在具体的电路设计中采用双AT89C51单片机的形式，一个通过对A/D转换器等的控制，实现全量程的数据采集，一个通过对CAN总线控制器和驱动器的控制，实现CAN数据的收发。另外利用双口RAM作为存取数据缓冲区和单片机的连接媒介，同时在系统中加入看门狗电路。其系统原理框图如图2-2所示。单片机1 双端口ROM单片机2SJA1000PCA82C250地址锁存器74LS373IMP813L6N137地址锁存器74LS373信号多路选择开关MAX354信号调理电路模数转换器AD7705信号预处理信号预处理信号预处理信号预处理IMP813L地址码设定6N137P1-P13T0RSTAB A0R-

16、A7RP0P20-P21DBIR0-IR7P20-P21IL0-IL7P0 ABDBCBDBRXDTXDA0L-A7LIN0IN1IN2IN3P13-P16P10-P12CBRSTT0地址码设定P23-P27图2-2 系统原理框图如图2-2，IN0IN3为四路现场信号输入端，其中每一路信号可以是标准的变送器输出信号，热电偶信号，或热电阻信号。现场来的各种信号经预处理（滤波）后，送到多路转换开关MAX354，然后通过单片机MCU#1的P13-P16引脚控制，选择现场变送器，热电阻，热电偶信号的一路信号输出，作为信号调理模块的输入信号，信号调理电路主要实现对各种信号的跟随、补偿、放大等处理，将输入

17、信号处理成能满足模数转换器的输入信号，模数转换器接收前级处理后的信号，通过MCU#1的P30、P31、P11、P12引脚的控制,实现模数转换，并将模数转换后传送到单片机MCU#1。在图2-2中，两个地址锁存器，双口RAM主要实现双机通信，图中AB表示地址总线，DB表示数据总线，CB表示控制总线。其中MCU#1和MCU#2的P0口分别作为双口RAM左右两端的地址线和数据线，当作为地址线时，经74LS373S锁存后作为地址线，而作为数据线时 直接接到双口RAM上，另外由于双口RAM的地址线为10位，所以将P20,P21作为高位地址线。SJA1000为CAN控制器，在设计中，P0口作为SJA1000

18、的数据端，通过P0口和控制总线的控制，实现数据的双向传输，SJA1000的TXD,RXD引脚通过光电隔离6N137与PCA82C250 CAN总线驱动器相连，PCA82C250的输出端分别接到CAN总线的高，低电平端。另外，在系统设计中加入时看门狗电路，采用IMP813L作为看门狗芯片，IMP813L的RST和/PF0与单片机的RST和T0引脚相连，实现自动复位和“喂狗”同时，地址码单元实现节点地址的设定，通过MCU#2的P10-P13实现地址码的设定。 2.2 系统主控电路设计在主控电路的设计中，采用双MCU的设计方式，所以涉及到双机通信。我们的控制芯片采用ATMEL公司的C51系列单片机A

19、T89C51，AT89C51是一种低功耗、高性能的8位CMOS微处理器芯片，片内带有4K字节的EPROM。该芯片的制造采用了高密度非易挥发存储器的生产技术，并与工业标准的80C51指令集与管脚分布相兼容。所以用它设计构成的最小系统简单可靠，只要将单片机接上时钟电路与复位电路即可。在设计中采用自动复位电路，同时加入地址码设定部分，因为在CAN网络中必须为每个节点分配地址。在设计主控电路的时候，我们考虑到89C51内有4K的片内程序存储器，足够很好的满足设计的应用，无须增加外部程序存储器，所以EA/VPP引脚接高电平。4因此主控电路可设计如下图2-3所示。图2-3 主控电路2.2.1 时钟及复位电

20、路89C51的时钟可以利用它内部的振荡器（OSC部分）产生，只要在XTAL1和XTAL2引脚上接定时反馈电路即可使内部振荡器的自激振荡。其接法如图2-3所示，C1,C2与无源晶振构成了三点振荡器，晶振频率为11.0592，电容饭的取值一般在530pF之间，在设计中电容的值为15pF。 EA/Vpp作为外部程序存储器选择引脚，在电路中将其接VCC，即高电平，这是因为在设计中只需从内部程序存储器读取指令码，而没有用到外部程序存储器5。在正常的情况下，单片机的程序是按照程序的要求顺序执行的。但是，在非正常的情况下，由于外界干扰或其他原因使得程序出现紊乱，出现程序跑飞现象。为了防止这种现象，可在硬件电

21、路中加入看门狗电路。其功能为，在正常的情况下，它是在系统加电时，提供单片机复位信号。而在程序执行时，单片机必须每隔不超过某个一定的时间内，提供给看门狗一个脉冲信号。如果看门狗在一定的 时间内没有接到这个脉冲，它就认为单片机的程序已经跑飞，立即提供给单片机复位信号，迫使系统复位。在本次设计我们选用CMOS监控电路IMP813L作为AT89C51的复位电路，它不仅可以监控电源及电池电压起到上电、掉电复位的作用，还可以监视CPU的工作状况，防止程序跑飞。当电源电压降至4.65V以下时，即产生复位。上电、掉电期间及在电压降低的情况下可产生一个复位信号。此外，IMP813L带有一个1.6秒的看门狗定时器

22、。IMP813L具有高电平有效的复位输出。所有器件都具有手动复位（）输入，看门狗定时器的输出如果连接至将会触发复位信号12。复位信号用来按已知状态启动CPU，一旦CPU处于未知状态，就将系统复位。IMP813L仅有一个高电平有效的复位输出。当VCC大于1.2V时，RESET保证为低电平。在上电期间，RESET保持低电平直到电源电压升至复位门限（4.65V或4.40V）以上。在超过此门限后，RESET为高电平大约200ms。在掉电期间，当VCC降至复位门限以下时，RESET变为低电平，并在VCC大于1.2V时保证低于0.4V，如果在已开始的复位脉冲期间电压下降，则该脉冲至少再持续140ms。IM

23、P813L内的看门狗定时器监控单片机的工作。如果在1.6秒内未检测到其工作，内部定时器将使看门狗输出处于低电平状态。将保持低电平直到在WDI检测到单片机的工作。如果将WDI悬空或连接到一个三态电路，看门狗的功能则被禁止，即被清零且不计数。如果产生复位信号，看门狗定时器也会被禁止。当复位信号无效且WDI输入检测到短至50ns的高电平或低电平跳变时，看门狗定时器将开始1.6秒的计数。WDI端的跳变会复位看门狗定时器并启动一次新的计数周期。其工作原理图如图2-4所示。一旦电源电压VCC降至复位门限以下，也将变为低电平并保持该状态。只要VCC升至该门限以上，就变为高电平。对于不存在最小脉冲宽度，因为它

24、是对于复位输出而言的。如果WDI悬空，将有必要作为一个低功耗输出指示器。IMP813L时序图如下：twdtwdtwdtwpWDIWDO RESET图2-4 看门狗时序其与单片机的连接电路如图2-3所示，其中为手动复位输入端。低电平有效的输入可触发复位脉冲。VCC电源输入端。GND所有信号的基准地。PFI电源故障电压监控输入。在设计中没用。所以将其接地。，电源故障输出。该输出低电平有效且PFI小于1.25V时吸收电流。WDI，看门狗输入。WDI控制内部看门狗定时器。WDI保持高电平或低电平达1.6秒可使内部定时器完成计数，并将/WDO拉 为低电平。/RESET ,低电平有效的复位输出。触发后产生

25、200ms 的负脉冲，并只要Vcc低于复位门限，它就保持低电平。，看门狗输出。当内部看门狗定时器超时1.6秒时，拉至低电平，并直到看门狗被清零才变为高电平。在设计中把作为的输入信号。2.2.2 双机通信部分此部分主要利用双端口RAM IDT7130，同时加上锁存器74LS373，实现双机间的通信。这里首先就RAM IDT7130和锁存器74LS373给予介绍。（1）双端口RAM IDT7130双端口RAM IDT7130是一种高速1k X 8bit双口静态RAM，带片内总线仲裁电路，适用于双机之间大量数据的快速双向传递，IDT7130提供了两套各自独立的控制和地址总线，同时提供了BUSY和IN

26、T两种总线仲裁方式。IDT7130芯片内部的集成竞争逻辑基于访问信号先到者优先的原则，可以在两个CPU同时访问端口时进行地址访问或片选匹配。将两端口中访问慢的一方BUSY引脚电平下拉，使之写入操作无效；一旦一方访问完毕，访问慢的一方BUSY线恢复上拉电平状态，即可继续访问双RAM.。其芯片图如，芯片分两部分，一端与单片机1相接，一端与单片机2相接。其中,为其片选信号，R/WL,R/WR,为其读写控制信号，, , 为其总线仲裁方式控制位，A0LA9L,A0RA9R为地址端口控制位，I/O0LI/O9L, I/O0RI/O9R为数据端口控制位。在电路的设计时,I/O直接与单片机相连，而地址口通过地

27、址锁存器与单片机相连9。（2）地址锁存器74LS37374LS373为八D锁存器，其输出端O0O7可以直接与总线相连，DOD7为数据输入端，OE为三态允许控制端，LE锁存允许端，O0O7输出端 。当三态允许控制端OE为低电平是，O0O7为正常逻辑状态，可用来驱动负载或总线。当OE为高电平时，O0O7呈高组态，即不驱动总线，也不为总线的负载，锁存器的逻辑操作不受影响。当锁存允许端LE为高电平时，O随数据D而变。当LE为低电平时，O被锁存在已建立的数据电平13。根据以上的分析及系统设计的要求，此部分的电路可设计如下2-3，单片机1的P0口作为低位地址口和数据复用口，P2口作为高位地址口。作为数据口

28、时直接接到IDT7130的 I/O0LI/O9L引脚，作为地址线时，通过地址锁存器的DOD7端后，经Q0Q7接到IDT7130的A0LA9L。在电路中，74LS373的OE端接地，使O0O7保持正常逻辑状态，LE通过单片机控制，实现数据的传输或锁存。片选信号 , 读写信号R/WL, 仲裁控制 , 通过单片机1对应引脚控，实现将单片机1的数据传送到IDT7130中。同理，单片机2的P0口作为地址数据复用口，作为数据口时直接接到IDT7130的 I/O0RI/O9R引脚，作为地址线时，通过地址锁存器的DOD7端后，经Q0Q7接到IDT7130的A0RA9R。在电路中，74LS373的OE端接地，使

29、O0O7保持正常逻辑状态，LE通过单片机控制，实现数据的传输或锁存。片选信号 , 读写信号R/WR, 仲裁控制 , 通过单片机2对应引脚控，实X现将IDT7130的数据读到单片机2中，为数据的发送做好准备。另外，在设计中只考虑了一个节点，为了增强系统的实用性，可对多个节点进行组网，理论上一个CAN总线网络上可以挂接00H0F7H个节点设备，但根据控制局域网的特点及要求，在设计中节点数最多为32个，其中上位操作站默认为00H，故现场节点地址为01H31H。当采取点对点方式通信时，就必须考虑到怎样对节点的节点地址进行设置。设置中利用三态编码开关实现地址码设定，其原理图如下2-5所示。RP1为排阻，

30、SGN1为编码开关，当1和10接通时，P10对应低电平，断开为高电平。其他引脚同理。如1和10接通，2和9断开，3和8接通，4和7断开，5和6接通，则节点对应的地址为01010，即节点地址为10。图2-5地址码设定2.3模拟量输入通道设计在模拟量输入通道的设计中主要完成各种现场数据的输入，信号预处理，信号多路开关选择，信号调理，使之转换成能满足A/D转换器的输入信号。然后通过单片机对模数转换器的控制，实现全量程的数据采集。2.3.1信号输入端子设计全量程的数据包括标准的变送器输出的420mA,15V信号，及热电阻，热电偶信号。在输入通道的设计中要求为4路信号输入，由于4路都是一样的，电路可设计

31、如下图2-6所示， RR0为稳流电阻，在电路的设计中RR0的阻值一般要大，从而有效的防止信号传输中线阻的影响，一般取值为2K。A01，A02为电流或电压信号输入端，其中A01为正极，A01为负极。通过对跨接器JR1的设置，可选择为电压信号还是电流信号输入。当JR1的1，2短接时，作为电流信号输入，输入的电流经R10转换为电压信号，在这里R10取值为50欧姆，将420mA的电流信号转换成比例的0.21V。若输入的为电压信号，则将JR1的1，2断开即可。当热电阻输入时，由A00、A01、A02、A03共同构成其输入，此时JR1的1，2断开。RR0为稳流电阻，在电路的设计中RR0的阻值一般要大，从而

32、有效的防止信号传输中线阻的影响，一般取值为2K。A00接MC1403的输出端，为热电阻提供恒压源，其工作原理为:当热电阻的阻值发生变化时，其上的电压随之发生变化，其电势两端分别通过A01,A02接入电路。另外L14，L15，C11，C13，C12组成RC 滤波，能有效的消除信号干扰在电路中C13，C12取值为104，即0.1uF。各种信号经预处理后，送到信号多路选择开关。 图2-6 信号输入电路2.3.2信号调理电路此部分接收来自多路选择开关来的信号，经跟随放大处理，以达到后面A/D转换输入电压的要求。其具体电路如下2-7所示，其主要由LF412，OP07，LM258组成，同时配合电阻，得到适

33、合的放大倍数。其工作原理如下，LF412部分为跟随电路，LF412的第3脚接信号的正极，输入信号的负极接其第5脚，当JRV1的1，2脚相连时，LF412图2-7 信号处理电路对输入信号的正极和负极进行跟随，当JRV1的2，3脚相连时，对输入信号的负极放大2倍，设输入为U-，输出为Uo，则： (2-1)这里对信号放大2倍的目的是为了消除在热电阻测量中线阻的影响，因为在热电阻的测量中会产生2Uo的线阻。信号经LF412后，分别接到OP07的2，3脚，OP07为精密运算放大器，能对信号进行精密放大，当JR5的1，2脚相连，JR6的1，2脚相连时，在OP07正向端其电压为U，则+ (2-2)设OP07

34、负向端设其电压为,在OP07输出端电压为U02，则为， (2-3) 根据虚短的概念知，=，所以由式（2-2）（2-3）可得 （2-4）通过对各个电阻的不同阻值的设计，就可得到不同的放大倍数。同时，因为现场来的热电偶信号比较弱，为了能使A/D转换器很好的工作，必须加大放大倍数。经放大后的信号送到LM258，实现同相跟随，最后送到A/D转换器。图中JR6,JR5为电阻选择器，通过对JR6,JR5的选择，可得到不同的放大倍数。3其各种信号输入时跳线器的接法及放大倍数如表2-8所示。表2-8跳线器的接法及放大倍数表JRV1的1，3脚相连将现场的信号负端放大2倍，消除热电阻测量时的线阻JRV1的1，2脚

35、相连实现对信号的跟随JR5的1,3脚相连JR6的1,2脚相连将现场的变送器输出的电流，电压信号放大2倍JR5的1,2脚相连JR6的1,3脚相连将热电偶信号放大10倍2.3.3 A/D 转换部分A/D转换部分主要实现信号的模数转换，在电路中它接收前级放大处理的信号，通过单片机的控制，实现数据的转换。在电路的设计中采用AD7705作为A/D转换器，因为其具有很多的优点。其特点为：AD7705是利用-转换技术实现了16位无丢失代码性能。该器件可以接受直接来自传感器的低电平的输入信号，然后产生串行的数字输出；增益可编程，其可调整范围为1128；输出数据更新频率可编程，可进行自效准和系统效准；带有三线串

36、行接口，采用3V或5V工作电压，功耗低。引脚和功能说明说明如表2-9所示。表2-9 引脚的功能说明表名称说明SCLK串行接口时钟输入端MCLK IN芯片工作时钟输入。可以是晶振或外部时钟，其频率范围为500kHz到5MHzMCLK OUT时钟信号输出。当用晶振或外的工作时钟时，晶振必须在MCLK IN和MCLK OUT之间。如果采用外部时钟，则MCLK OUT可用于输出反相时钟信号，以作为其他芯片的时钟源。该时钟输出可以通过编程来关闭片选端，低电平有效REFIN(+),REFIN(-)分别为参考电压的正端与负端芯片复位端口。当该端为低电平时，AD7705芯片内的接口逻辑、自校准、数据滤波器等均

37、为上电状态。AIN1(+),AIN1(-)分别为第1个差分输入通道的正端与负端AIN2(+),AIN2(-)分别为第2个差分输入通道的正端与负端DIN串行数据输入端DOUT转换结果输出端DRDYOUT逻辑低电平时可从A/D7705的数据存储器获取新的输出数据VDD电源电压输入端：+2.75.25VGND内部电路的接地端，电位基准点AD7705共有8个片内寄存器，他们是通信寄存器、设置寄存器、时钟寄存器、数据寄存器以及几个测试和校准寄存器。这些寄存器的任何操作都必须先写通信寄存器，然后才能对其他寄存器进行操作。 通信寄存器通信寄存器是一个8位读/写寄存器，写入通信寄存器的数据决定下一次读/写操作

38、在哪一个寄存器上进行，完成对所选寄存器的读/写操作后，该端口等待下一次写操作，这也是通信寄存器的缺省状态。如果在DIN为高电平时，写操作持续的时间足够长(至少32个串行时钟周期)，那么AD7705将返回该缺省状态。通信寄存器中的RS2，RS1，RS0为寄存器选择位，它们决定对哪一个寄存器进行读/写操作。常用的寄存器主要有通信寄存器(RS2RS1RS0= 000)、设置寄存器(RS2RS1RS0 001)、时钟寄存器(RS2RS1RS0010)以及数据寄存器(RS2RS1RS0：011)。R/W为读写选择位。该位确定对选定寄存器进行读还是写操作，“0”表示写操作，“1”表示读操作。CH1，CH0

39、为通道选择位，00选择通道1，01选择通道2。 设置寄存器设置寄存器是一个8位读/写寄存器。其中MD1，MD0为工作模式选择位，MD1MD0：00，01，10，11分别对应正常工作模式、自校准、零标度系统校准以及满标度系统校准。G2，G1，GO为增益选择位，G2G1G0=000ll1分别对应1，2，4，8，16，32，64，128八种增益。时钟寄存器时钟寄存器是一个8位读/写寄存器。其中CLK为时钟位。如果器件的主时钟频率为2457 6 MHz(CLKDIV 0)或4915 2 MHz(CLKDIV=1)，该位置“1”；如果主时钟频率为1 MHz(CLKDIV；0)或2 MHz(CLKDIV=

40、1)，该位置“0”。此外CLK还与FS1和FS0共同选择器件的输出更新速率。数据寄存器数据寄存器是一个16位只读寄存器，他用来存放AD7705的最新转换结果。这里要注意：当对AD7705进行写操作时，AD7705期望MSB(最高有效位)在前，但微控制器(如8051系列)首先输出LSB(最低有效位)，因此必须对数据进行倒序。不过同时还要注意；数据寄存器虽然是一个16位寄存器，但他由2个8位存贮单元组成，因此必须分成2个8位分别进行倒序。进行读操作时同样如此。根据以上的分析，及系统设计的要求，此部分电路可设计如图2-10所示。图2-10 A/D转化电路在此电路中，采用单极性方式输入，经前级处理后的

41、信号接到AIN1+端，通过单片机来控制AD7705的工作，复位端通过P11控制，片选端通过P12控制，SCLK,DO,DI与单片机的TXD（P3.1）端和RXD(P3.0)端相连，实现数据的收发，在设计中采用查询的方式判断转换是否结束，即通过对P10的判断，以决定是否读取转换后的数据5。设计中采用无源晶振作为芯片的工作时钟，同时为了使芯片能正常的工作及为了保证转换的温度稳定性和精度，其参考电压通过MC1403提供， MC1403是低压基准芯片。一般用作812bit的D/A芯片的基准电压等一些需要基本精准的基准电压的场合。 输出电流: 10 mA，输出电压为4.5V40V,输出电压为2.5V0.

42、25mV。MC1403的引脚1接+5V电源，3脚接地，其2脚为输出。另加两个电容就构成完整的电路。在电路中CMC1,CMCY为0.1uF，CMC2为10uF。2.4 CAN通信接口电路设计CAN通信接口电路主要负责将现场的数据发送到CAN总线上，或从CAN总线上接收数据，实现节点与上位机的双向通信。在设计中核心器件是CAN控制器和CAN驱动器以及微控制器(单片机)。根据本次设计的实际情况，选择PHILIPS公司生产SJA1000作为CAN控制器、PCA82C250作为总线驱动器。将CAN总线的信息通过SJA1000转存到单片机；或将现场的信号通过单片机转存到SJA1000，然后通过总线把信息传

43、到上位机，从而实现上位机对现场的监控。另外通过光电隔离保证数据传输的正确和系统稳定，实现数据的正确传输。2.4.1 CAN总线通信控制器SJA1000的介绍SJA1000是新一代独立的CAN控制器，主要用于移动目标和一般工业环境中的区域网络控制。它是Philips公司PCA82C200 CAN控制器的替代产品。SJA1000的引脚如下图2-11示。图2-11 SJA1000的引脚图（1）引脚定义如下表2-12示：表2-12 SJA1000引脚描述名称符号引脚号功能描述AD7AD02,1,2823地址/数据复合总线ALE/AS3 ALE输入信号（Inter模式），AS输入信号（Motorola模

44、式）4片选信号输入，低电平允许访问SJA1000()/E5微控制器的信号（Inter模式）或E使能信号（Motorola模式）6微控制器的信号（Inter模式）或RD/使能信号（Motorola模式）CLKOUT7SJA1000产生的提供给微控制器的时钟输出信号，它来自内部振荡器且通过编程分频；时钟分频寄存器的时钟关闭位可禁止该引脚输出VSS18接地XTAL19输入到振荡器放大电路；外部振荡信号由此输入XTAL210振荡放大电路输出；使用外部振荡信号时漏极开路输出MODE11模式选择输入：1=Inter模式；0=Motorola模式VDD312输出驱动的5V电源TX013从CAN输出驱动器0输

45、出到物理线路上TX114从CAN输出驱动器1输出到物理线路上VSS315输出驱动器接地16中断输出，用于中断微控制器；在内部中断寄存器的任一位置1时，低电平有效；开漏输出，且与系统中的其他输出是线性关系。此引脚上的低电平可以把该控制器从睡眠模式中激活17复位输入，用于复位CAN接口（低电平有效）；把引脚通过电容连到VSS，通过电阻连到VDD，可自动上电复位（例如，C=1F；R=50k）VDD218输入比较器的5V电源RX0，RX119、20从物理的CAN总线输入到SJA1000输入比较器；显性电平将唤醒SJA1000的睡眠模式；如果RX1电平比RX0的高，就读显性电平，反之读隐性电平；如果时钟

46、分频寄存器的CBP位被置1，CAN输入比较器被旁路以减少内部延时；当SJA1000连有外部收发电路时，只有RX0被激活，隐性电平被认为是逻辑高而显性电平被认为是逻辑低VSS221输入比较器的接地端VDD122逻辑电路的5V电源（2）片内存储器介绍表2-13 Basic CAN寄存器总览寄存器地址寄存器地址控制寄存器CR0总线时序0寄存器BTR06命令寄存器CMR1总线时序1寄存器BTR17状态寄存器SR2输出控制寄存器OC8中断寄存器IR3发送缓冲器TXB1019验收代码寄存器AC4接收缓冲器RXB2029验收屏蔽寄存器AM5时钟分频器CDR311、 控制寄存器（CR）控制寄存器位于SJA10

47、00寄存器区的0地址，用于设置SJA1000访问模式和各种中断。各位的意义如下表所示表2-14 控制寄存器位CR.0CR.1CR.2CR.3CR.4CR.5CR.6CR.7符号RRRIETIEEIEOIE名称复位请求接收中断使能发送中断使能错误中断使能超载中断使能保留保留保留2、 命令寄存器（CMR）对微控制器来说，命令寄存器是只写存储器，如果去读这个地址，返回值总是“11111111”。设置该寄存器中特定的位，可以执行特定的命令，两条命令以上至少要有一个内部时钟周期的间隔。命令寄存器各位的功能说明如下：表2-15命令寄存器位CMR.0CMR.1CMR.2CMR.3CMR.4CMR.5CMR.

48、6CMR.7符号TRATRRBCDOGTS名 称发送请求终止发送释放接收缓冲器清除数据溢出睡 眠保 留保 留保 留3、 状态寄存器（SR）状态寄存器的内容反映了SJA1000的状态，其各位的功能说明如下：表2-16状态寄存器位SR.0SR.1SR.2SR.3SR.4SR.5SE.6SE.7符号RBSDOSTBSTCSRSTSESBS名称接收缓冲器状态数据溢出状态发送缓冲器状态发送完毕状态接收状态发送状态出错状态总线状态4、 中断寄存器（IR）通过中断寄存器可以识别中断源。当寄存器的一位或多位被置位时，（低电平有效）引脚被激活，中断寄存器被微处理器读过后，所有会导致脚上电平变化的位将被复位。中断

49、寄存器各位的功能说明表2-17 中断寄存器：位IR.0IR.1IR.2IR.3IR.4IR.5IR.6IR.7符号RITIEIDOIWUI名称接收中断发送中断错误中断数据溢出中断唤醒中断保留保留保留其余寄存器各位功能见应用手册。需要注意的是，在我们设计的电路中VDD1，VDD2，VDD3，MODE都通过接高电平，选通Inter模式，XTAL1则必须通过15pF的电容连接地信号，其ALE引脚、片选信号CS、复位信号RESET则分别通过AT89C51单片机的ALE、P2.7、P1.6引脚控制。而其读、写引脚(RD，WR)分别与单片机相应位连接，其余引脚参照规则即可给出10。2.4.2总线驱动器PC

50、A82C250的介绍PCA82C250是CAN控制器与物理总线之间的接口，最初是为汽车中的高速应用而设计的。器件可以提供对总线的差动发送和接收功能。总线驱动器PCA82C250主要特性如下，具有高速率(最高可达1Mbps)；具有抗汽车环境下的瞬间干扰，保护总线能力；采用斜率控制(Slope Control)，降低射频干扰(RFI)；过热保护；未上电节点不会干扰总线；驱动能力强，至少可连接110个节点。该驱动器的引脚图如下图2-18示表2-18 82C250引脚图其引脚功能描述如表2-19 所示 表2-19 82C250引脚功能标记引脚功能描述TXD1发送数据输入GND2接地VCC3电源RXD4

51、接收数据输出Vref5参考电压输出CANL6低电平CAN电压输入/输出CANH7高电平CAN电压输入/输出Rs8斜率电阻输入在这些引脚中，我们主要看看引脚8(Rs)的功能。引脚8是用于选定82C250的工作模式的，而82C250有3种工作模式：高速、斜率控制和待机，如表2-20所列2-20 RS引脚用法Rs提供条件工作模式Rs上的电压或电流Rs的信号电平VRs0.75VCC待机模式|IRs|10A高-10AIRs-200A斜率控制0.3 VCC VRs 0.6 VCC10kRs180 k接地VRs0.3VCC高速模式IRs -500A低或悬空从表中我们可以看到，PCA82C250的斜率控制是通

52、过在Rs引脚和GND电平之间连接电阻来调整斜率的，在这种模式下工作，能够降低射频干扰，增强系统的稳定性。要改变斜率则可通过改变Rs电阻的阻值(既改变通过其上的电流值)，因为，斜率正比于引脚8上的电流输出。在实际连接中，我们采用斜率控制模式，而选择Rs的阻值为27k。其余引脚参见其技术手册进行选择11。由以上分析，CAN通信接口电路可设计如如图2-21，其主要包括独立CAN通信控制器SJA1000、CAN总线收发器82C250和高速光电耦合器6N137。下面将给予分析。图2-21 CAN通信接口电路2.4.3 SJA1000的电路设计如图2-20所示，在设计中SJA1000采用中断方式接收数据，

53、通过将SJA1000的INT引脚与单片机的中断0相连，实现 SJA1000的中断数据接收。, ,与单片机对应引脚相连，实现读写控制。与单片机的P27脚相连，作为芯片SJA1000的片选信号。VDD1，VDD2，VDD3，MODE都通过接高电平，选通Inter模式，XTAL1则必须通过15pF的电容连接地信号。 RX1电平比RX0的高，为读显性电平。 2.4.4光电隔离部分在系统的设计中，CAN总线采用平衡的两线差分接口，典型工作电压为3V或5V，考虑到在某些工业控制领域，由于现场情况十分复杂，各个节点之间存在很高的共模电压。虽然CAN总线具有一定的抗共模干扰的能力，但当共模电压高于接收器的极限

54、电压，接收器就再也无法正常工作了，严重时甚至会烧毁芯片和仪器设备。因此，为了避免CAN总线端口部分发生串扰，干扰或突发情况可能性，故而在电路中CAN总线驱动部分与主控电路部分通过6N137进行光电隔离。以保证数据传输的正确和系统稳定2.5 系统电源设计 在系统的设计中，主要用到了12V, 5V等电源。在工业控制行业，一般多采用24V总线电源，其电压变化范围较大，若在距离较远的情况下可能达到30%的变化甚至更高，如果在产品中没有采取一些安全措施及保护电路而直接将电量引入控制芯片作为产品的前级电源，会因电路中的电压波动和干扰会对系统造成很大的影响，同时防止各种信号的干扰，各个信号不能共地，必须将其

55、分离。因此，在本次的设计中采用双隔离双输出电源模块，分别为24V12V,24V5V两块电路，如下图2-22，2-23所示。如图2-12 在电压输入输出端加上滤波网络LC，可有效地对模块的噪声纹波进行抑制。同时输入端加上自恢复FUSE及二极管进行一级防护，以及电源反接和电源过压的保护，使得有效地将过高的脉冲干扰电压钳制在模块可承受值范围之内。经处理后的电压接到电压转换芯片，因为其为双输出电源模块，6，7脚为VCC电源，主要供给数据传输模块的各个芯片，4，5脚为5V电源输出，模块的输出经RC网络滤波后作为系统的电源。但是要注意的是对其滤波电路参数的选择一定要适当，以防止模块启动不良或损坏。同理2-

56、13的工作原理也同上。在系统中，12V，12V主要为各个运算放大器等提供电源，VCC主要为主控部分电路的各个芯片提供电源，5V为数据采集的那部分芯片提供电源。2-22 24V5V转换电路2-23 24V12V转换电路2.6 PCB印制电路板制作在PCB的制作中，我们采用Protel99软件作为制作工具，在Protel99里面绘制PCB板图。其步骤如下：首先规划电路板的尺寸，设置当前工作层面为禁止布线层，然后在该层按照电路板的实际尺寸分别绘制直线，最后组成板子的矩形边界线。在软件环境下，通过操作生成网络表，并确认所装入的网络表是否正确，待确认正确后，完成网络表与元件的装入过程。将元件装入设计好的

57、矩形内。在元件的装入中，有时可能出现无法完全装入的情况，检查时发现有些元件还没有封装，这时可以回到原理图内对元件进行封装，然后重新生成网络表即可。待元件全部加载到PCB内后，就可对元件进行布局，在元件的布局中首先放置与结构有关的固定位置的元器件，如电源插座、指示灯、开关、连接件之类，再放置线路上的特殊元件和大的元器件，如发热元件、变压器、IC等。最后放置小器件。在本次的PCB制作中，采用手动布线的方式，在布线中一般的信号线采用10mil,电源线和地线采用20mil,这样可以提高电路的抗干扰能力，增强系统的可靠性。同时在走线要有合理的走向：如输入/输出，交流/直流，强/弱信号，高频/低频，高压/

58、低压等.，它们的走向应该是呈线形的(或分离)，不得相互交融。其目的是防止相互干扰。输入端与输出端的边线应避免相邻平行， 以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。合理布置电源滤波/退耦电容：布置这些电容就应尽量靠近这些元部件，离得太远就没有作用了。最好使用大面积敷铜，这对接地点问题有相当大的改善。 设计中应尽量减少过线孔，减少并行的线条密度。另外，由于在设计中存在数字电路和模拟电路，因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰，数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来

59、说，整个PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口（如插头等）。数字地与模拟地有一点短接。布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。 电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗），在PCB中是否还有能让地线加宽的地方。 对于关键的信号线是否采取了最佳措施，如长度

60、最短，加保护线，输入线及输出线被明显地分开。 模拟电路和数字电路部分，是否有各自独立的地线。后加在PCB中的图形（如图标、注标）是否会造成信号短路。 第3章 软件设计部分在全量程现场总线系统采集节点软件部分的设计中，根据系统硬件电路的设计，节点首先完成全量程数据的采集，然后将数据转换成满足CAN2.0A技术规范所要求的通信格式传送到CAN总线上，同时利用通信适配器，就可以与上位机通信。在进行软件编程之初，先对协议CAN2.0A进行了解，下面做一个简要的介绍。3.1 CAN技术规范控制器局域网CAN为串行通信协议，能有效地支持具有很高安全等级的分布实时控制。CAN总线的应用范围很广，从高速的网络到低价位的多路配线都可以使用CAN。为了达到设计的透明度以及实施的灵活性，根据ISO/OSI参考模型，CAN总线被细分位以下不同的层次：目标层，又称为数据链路层(Data Link Layer)目标层涉及报文滤波、过载通知、以及恢复管理；传输层，又称为介质访问控制子层(MAC，Medium Access Control)传输层是CAN协议的核心。它把接收到的报文提供给LLC子层，并接收来自LLC子层的报文。MAC子层负责报文分帧、仲裁、应答、错误检测和标定。MAC子层也受一个名为“故障鉴定”(Fault Confinement)的