组合逻辑电路

《组合逻辑电路》由会员分享，可在线阅读，更多相关《组合逻辑电路（6页珍藏版）》请在装配图网上搜索。

1、整理为 word 格式实验七实验七 TTL 集成逻辑门电路集成逻辑门电路预习部分预习部分一、实验目的一、实验目的1.掌握 TTL 集成与非门的逻辑功能和主要参数的测试方法2.掌握用与非门构成其他常用门电路的方法 3. 熟悉数字电路实验箱的结构，基本功能和使用方法二、实验原理二、实验原理本实验采用的集成芯片有 2 输入四与非门 74LS00，4 输入双与非门 74LS20，2 输入四异或门 74LS86 等，其引脚排列如图 3-1-1 所示。图 3-1-1 三种集成逻辑门电路的引脚排列 1.与非门的逻辑功能与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部

2、为高电平时，输出端才是低电平（即有“0”得“1” ，全“1”得“0” 。 ） 其逻辑表达式为 ABY 2异或门的逻辑功能异或门的逻辑功能是：当两输入端的逻辑状态相异时（即一个输入端为高电平时，另一个为低电平） ，输出端为高电平；而当两输入端的逻辑状态相同时（即同为高电平或低电平） ，输出端才是低电平。其逻辑表达式为BABABAY整理为 word 格式TTL 电路厂家规定，输出在 00.8V 之间为低电平，即逻辑“0” ；在 2.45V 之间为高电平，即逻辑“1” 。本实验所用的高低电平信号由实验箱的逻辑开关输出插口提供，开关向上，输出逻辑“1” ，向下为逻辑“0” ；输出采用发光二极管 LED

3、 显示，亮为逻辑“1” ，不亮为逻辑“0” 。3与非门的电压传输特性门的输出电压Uo随输入电压Ui而变化的曲线Uof(Ui) 称为门的电压传输特性，通过它可读得门电路的一些重要参数，如输出高电平 UOH、输出低电平UOL、阈值电平UT等值。测试电路如图 3-1-2 所示，采用逐点测试法，即调节RW，逐点测得Ui及UO，然后绘成曲线。图 3-1-2 与非门传输特性测试三、预习要求三、预习要求1、复习教材中有关内容。2、推导出用与非门实现与、或、或非等逻辑关系的逻辑表达式，并在 multisim 中进行仿真验证。3、画出实验中各逻辑关系的逻辑电路图并根据所给集成片的引脚排列分配好各引脚。四、思考题

4、四、思考题在实际应用中若用 74LS20 来实现 Y=时，多余的输入端应如何处理？AB实验部分实验部分一、一、实验设备与器材实验设备与器材 表 3-1-1 实验设备与器材序号名称型号与规格数量备注1直流电源+5V 12直流电压表13数电实验装置1474LS001574LS201674LS861二、实验内容二、实验内容1. 验证 TTL 集成逻辑门的逻辑功能图 3-1-1 所示各逻辑门的功能测定：门的各输入端接逻辑开关输出插口，输出端接整理为 word 格式由 LED 发光二极管组成的显示插口。按表 3-1-2 和表 3-1-3 的真值表逐个测试各集成块中逻辑门的逻辑功能。整理为 word 格式

5、用“与非”门组成各种逻辑门的功能测定：用“与非”门组成“非”门、 “与”门、“或”门、 “或非”门。测定其功能填入表 3-1-2 中。表 3-1-2 和表 3-1-3 中各输出关系如下：ABCD YB AY BAYBAYAB YA YABY7654321 表 3-1-2 数据记录输入输 出（逻辑电平/实测电平）ABY1Y2Y3Y4Y5Y600011011 表 3-1-3 数据记录输入输 出（逻辑电平/实测电平）ABCDY7011110111101111011112、 测与非门的电压传输特性：采用逐点测试法，按图 3-1-2 接线，调节电位器RW，使Ui从 0V 向高电平变化，逐点测量Ui和Uo

6、的对应值，记入表 3-1-4 中。表 3-1-4 实测数据记录Ui(V)00.20.40.60.80.91.01.21.52.03.04.0Uo(V)三、实验报告三、实验报告1.记录、整理实验结果，并对结果进行分析。2.画出实测的电压传输特性曲线，并从中读出各有关参数值。四、四、TTLTTL 集成电路使用规则集成电路使用规则1.接插集成块时，要认清定位标记，不得插反。2. 电源电压使用范围为4.5V5.5V 之间，实验中要求使用 Ucc5V。电源极性绝对不允许接错。3.闲置输入端处理方法 (1) 悬空，相当于正逻辑“1” ， 对于一般小规模集成电路的数据输入端，实验时允许悬空处理。但易受外界干

7、扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求整理为 word 格式接入电路，不允许悬空。整理为 word 格式 (2) 直接接电源电压 Vcc（也可以串入一只 110K 的固定电阻）或接至某一固定电压(2.4 V 4.5V)的电源上， 或与输入端为接地的多余与非门的输出端相接。 (3) 若前级驱动能力允许，可以与使用的输入端并联。 (4) 输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当R680 时，输入端相当于逻辑“0” ；当R4.7 K 时， 输入端相当于逻辑“1” 。对于不同系列的器件，要求的阻值不同。 (5) 输出端不允许并联使用集电极开路门(OC)和三态输出门电路(3S)除外。否则不仅会使电路逻辑功能混乱，并会导致器件损坏。 (6) 输出端不允许直接接地或直接接5V 电源，否则将损坏器件， 有时为了使后级电路获得较高的输出电平，允许输出端通过电阻R接至Vcc，一般取R35.1 K。 友情提示：本资料代表个人观点，如有帮助请下载，谢谢您的浏览！