计算机组成原理总复习

《计算机组成原理总复习》由会员分享，可在线阅读，更多相关《计算机组成原理总复习（19页珍藏版）》请在装配图网上搜索。

1、文档供参考，可复制、编制，期待您的好评与关注！ 概念CPUALU运算器数据字节字字长地址存储器硬件软件总线控制器输入设备输出设备应用软件系统软件 操作系统编译程序解释程序数据库管理系统原码补码反码阶码尾数机器零校验码纠错码检错码定点数浮点数BCD码RAMROMSRAMDRAM单译码双译码刷新刷新周期死时间集中式刷新分散式刷新异步式刷新高速缓冲存储器(CACHE) 虚拟存储器 页式管理段式管理段页式管理程序访问的局部性LRU FIFO物理地址(实地址) 逻辑地址(虚地址)指令指令系统指令操作码定长指令变长指令 寻址方式指令周期机器周期时钟周期IRPC PSW数据通路指令流程图同步控制方式异步控制

2、方式联合控制方式微命令微操作微指令微程序控制存储器水平型微指令垂直型微指令内部总线系统总线单总线结构双总线结构三总线结构串行传送并行传送图形图象象素分辨率灰度级存储密度存储容量平均定位时间定位时间 找道时间等待时间数据传输速率接口程序直接控制 程序中断控制方式DMA方式通道方式中断内中断外中断通道字节多路通道选择通道成组多路通道1、若浮点数用补码表示，则判断运算结果是否为规格化数的方法是_C_。A. 阶符与数符相同为规格化数B. 阶符与数符相异为规格化数C. 数符与尾数小数点后第一位数字相异为规格化数D. 数符与尾数小数点后第一位数字相同为规格化数 2、16位字长的定点数，采用2的补码形式表示

3、时,所能表示的整数范围是_A_。A . -215 +（215 -1） B. -（215 1） +（215 1） C. -（215 + 1） +215 D. -215 +215 3、 容量是128M*32的内存，若以字节编址，至少需要_B_根地址线。A. 16 B. 29 C. 27 D. 324、某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是_B_。A、064K B、032K C、064KB D、032KB5、主存贮器和CPU之间增加cache的目的是_B_。A. 扩大主存贮器的容量 B. 解决CPU和主存之间的速度匹配问题C. 扩大CPU中通用寄存器的数量 D.

4、既扩大主存的容量，又扩大CPU通用寄存器的数量6、以某个寄存器的内容为操作数地址的寻址方式称为_D_寻址。A. 直接 B. 间接 C. 寄存器直接 D. 寄存器间接7、 在cache的映射方式中不需要替换策略的是_B_。A. 全相联映射方式B. 直接映射方式C. 组相联映射方式8、 在CPU中跟踪指令后继地址的寄存器是_B_。A 主存地址寄存器 B 程序计数器 C 指令寄存器 D 状态条件寄存器9、. 微程序控制器中，机器指令与微指令的关系是_B_。A. 每一条机器指令由一条微指令来执行B. 每一条机器指令由一段微程序来解释执行C. 每一段机器指令组成的程序可由一条微指令来执行D. 每一条微指

5、令由机器指令来解释执行10、 微程序控制存储器容量为128 X 36位，测试条件有4个，微指令采用水平格式，则对应的3个字段长度分配是 C 。A . 控制字段29位，测试字段2位，微地址字段5位B . 控制字段26位，测试字段4位，微地址字段6位C . 控制字段25位，测试字段4位，微地址字段7位D . 控制字段26位，测试字段2位，微地址字段8位11、 SRAM芯片，存储容量为64K16位，该芯片的地址线和数据线数目为_D_。A 64，16 B 16，64 C 64，8 D 16，16 。12、 四片74181ALU和一片74182CLA器件相配合，具有如下进位传送功能_B_。A.行波进位

6、B.组内先行进位，组间先行进位C.组内先行进位，组间行波进位 D.组内行波进位，组间先行进位13、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是_B_。A.DRAM B.SRAM C.闪速存储器 D.EPROM14、相联存储器是按_C_ 进行寻址的存储器。 A地址指定方式 B堆栈存取方式 C内容指定方式 D。地址指定与堆栈存取方式结合15、操作控制器的功能是_D_。A.产生时序信号 B.从主存取出一条指令 C.完成指令操作的译码D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令16、 以下四种类型指令中，执行时间最长的是_C_

7、。A .RR型指令 B. RS型指令 C SS型指令 D. 程序控制指令17、在多级存储体系中，“cache主存”结构的作用是解决_D_的问题。A.主存容量不足 B.主存与辅存速度不匹配 C.辅存与CPU速度不匹配 D.主存与CPU速度不匹配18、采用虚拟存贮器的主要目的是_B_。A. 提高主存贮器的存取速度 B. 扩大主存贮器的存贮空间，并能进行自动管理和调度 C. 提高外存贮器的存取速度 D. 扩大外存贮器的存贮空间19、程序控制类指令的功能是_D_。A.进行算术运算和逻辑运算 B.进行主存与CPU之间的数据传送C.进行CPU和I/O设备之间的数据传送 D.改变程序执行的顺序20 由于CP

8、U内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用_B_来规定。A.主存中读取一个指令字的最短时间 B.主存中读取一个数据字的最长时间C.主存中写入一个数据字的平均时间 D.主存中取一个数据字的平均时间21、某机字长32位，其中1位符号位，31位表示尾数。若用定点整数表示，则最大正整数是_A_。A. +（231-1） B.+（230-1） C. +231 D. +23222、在定点运算器中，无论采用双符号位还是单符号位，必须有_，它一般用_C_来实现。A.译码电路 与非门 B.编码电路 或非门C.溢出判断电路 异或门 D.移位电路 与或非门23、双端口存储器所以能高速

9、进行读写，是因为采用_B_。A.高速芯片 B.两套相互独立的读写电路C.流水技术 D.新型器件24、某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是_A_。A.0-1M B.0-4MB C.0-4M D.0-1MB25、寄存器间接寻址方式中，操作数处在_B_。A.通用寄存器 B.主存单元 C.程序计数器 D.堆栈26、存贮单元是指_B_。A.存放一个二进制信息位的存贮元 B.存放一个机器字的所有存贮元集合C.存放一个字节的所有存贮元集合 D.存放两个字节的所有存贮元集合27、 计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是_B_。A.064K B.0

10、32K C.064KB D.032KB28、 对于对某个寄存器中操作数的寻址方式称为_C_寻址。A.直接 B.间接 C.寄存器 D.寄存器间接29、 没有外存贮器的计算机监控程序可以存放在_B_。A RAM B ROM C RAM 和 ROM D CPU30、 定点二进制运算其中，减法运算一般通过_D_来实现A 原码运算的二进制减法器 B 补码运算的二进制减法器 C 补码运算的十进制加法器 D 补码运算的二进制加法器31、 在虚拟存贮器中，当程序正在执行时，由_D_完成地址映射。A 程序员 B 编译器 C 装入程序 D 操作系统32、 指令系统中采用不同寻址方式的目的主要是_B_。 A 实现存

11、贮程序和程序控制 B 缩短指令长度，扩大寻址空间，提高编程灵活性 C 可以直接访问外存 D 提供扩展操作码的可能并降低指令译码难度33、 用16位字长（其中一位符号位）表示定点小数时，所能表示的数值范围是_C_。A.0N1-2-（16+1） B.0N1-2-16 C.0N1-2-（16-1） D.0N134、 运算器虽有许多部件组成，但核心部件是_BC_。A.数据总线 B.算术逻辑运算单元 C.多路开关 D.累加寄存器35、为确定下一条微指令的地址，通常采用断定方式，其基本思想是_。A.用程序计数器PC来产生后继微指令地址B.用微程序计数器PC来产生后继微指令地址C.通过微指令顺序控制字段由设

12、计者指定或由设计者指定的判别字段控制产生后继微指令地址D.通过指令中指定一个专门字段来控制产生后继微指令地址36、 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一 个数常需采用_C_。A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式37、 某DRAM芯片，其存储容量为512K8位，该芯片的地址线和数据线数目为_D_。A 8， 512 B 512， 8 C 18， 8 D 19， 838、 在机器数_B_中，零的表示是唯一的。A 原码 B 补码 C 移码 D 反码39、 微程序控制器中，机器指令与微指令的关系是_B_。A 每一条机器指令由一条微指令

13、来执行 ；B 每一条机器指令由一段用微指令编成的微程序来解释执行 ；C 一段机器指令组成的程序可由一条微指令来执行 ；D 一条微指令由若干条机器指令组成 ；40、 32位字长（其中1位符号位）表示定点小数是，所能表示的数值范围是_B_。A 0，1 2-32 B 0，1 2-31 C 0，1 2-30 D 0，141、 CPU中跟踪指令后继地址的寄存器是_B_。A 主存地址寄存器 B 程序计数器 C 指令寄存器 D 状态条件寄存器填空题练习 1、真值为1011011则它的原码为 11011011 ，反码为 10100100 ，补码为 10100101 ，移码为 00100101 。2、 微程序控

14、制器主要由 控制存储器_， 微指令寄存器 _和_地址转移逻辑 _三大部分组成。3、 流水线CPU存在的主要问题是相关冲突，主要包 括 数据相关 、 资源相关 、和 控制相关 4、Cache的地址映射方式有 全相联映射 、 组相联映射 和 直接 映射方式。5、128K*8的DRAM芯片内部采用行列相等的双译码结构，则共有 1024 行和1024 列，若单元刷新间隔不超过2mm ，采用异步刷新方式，则刷新信号的间隔是 2 S。6、虚拟存贮器通常由主存和 辅存 两级存贮系统组成。为了在一台特定的机器上执行程序，必须把 程序的逻辑地址 映射到这台机器主存贮器的 物理地址 空间上，这个过程称为地址映射。

15、7、并行处理技术已经成为计算机技术发展的主流。从原理上概括，主要有三种形式： 时间 并行、空间并行和 时间加空间并行 。8、操作控制器依据 指令操作码译码器的输出 信号 、 执行部件的反馈 信号 和 时序产生器的时序 信号来产生控制命令信号的。9、指令的寻指方式有 顺序 寻指和 跳跃 寻指两种。10、为了兼顾速度、容量和价格的要求，计算机存储体系一般由 高速缓冲存储器 、 主存 和 辅存 组成三级存储系统。11、硬布线控制器的基本思想是:某一微操作控制信号是_指令操作码_译码输出, 执行部件_信号和 时序产生器的时序 信号的逻辑函数.12、 CPU周期也称为_机器周期_；一个CPU周期包含若干

16、个_时钟周期_。任何一条指令的指令周期至少需要_2 个CPU周期。13、移码表示法主要用于表示._浮点_数的阶码，以利于比较两个_浮点数_的大小和 ._移位_操作。14、微程序设计技术是利用_软件_方法设计_计算机硬件_的一门技术。具有规整性、可维护 性、_灵活性_等一系列优点。15、广泛使用的 _SRAM_和 _DRAM_都是半导体随机读写存储器。前者的速度比后者快， 但 _集成度_不如后者高。16、形成指令地址的方式，称为_指令建起_方式，有 _顺序_寻址和 _跳跃_寻址。17、CPU从 _主存_取出一条指令并执行这条指令的时间和称为 _指令周期_。由于各种指 令的操作功能不同，各种指令的

17、指令周期是 _长短也不同_。18 、一个定点数由 _符号_和 _数值_两部分组成。根据小数点位置不同，定点数有 _纯小数_和纯整数之分。19、总线是构成计算机系统的 _公共数据通路_，是多个 _部件之间进行数据传送的 _公共_通道20、主存与cache的地址映射有 _、 _、 _三种方式。其中组相连 方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来 说较为理想。21、并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。 概括起来，主要有三种形式 _并行； _并行； _并行。22、Cache是一种 _调整缓冲_存储器，是为了解决CPU和主存之间

18、 _速度_不匹配而采用 的一项重要硬件技术。现发展为多级cache体系， _分设体系。23、设D为指令中的形式地址，I为基址寄存器，PC为程序计数器。若有效地址E = （PC） + D，则为_相对_寻址方式；若E = （I）+ D ，则为_基址_；若为相对间接寻址 方式，则有效地址为_E=（PC+D）_。24、在进行浮点加减法运算时，需要完成_对阶_、尾数求和、_结果规格化_、合入处理和_溢出判断_等步骤。25、动态半导体存贮器的刷新一般有._集中式_、_分散_和_异步_三种方式。26、CPU中至少有如下六类寄存器_指令_寄存器，_程序_计数器，_地址_寄存器，通用寄存器，状态条件寄存器，缓冲

19、寄存器。27、CPU从_取出一条指令并执行这条指令的时间和称为_。由于各种指令的操作功能不同，各种指令的时间和是不同的，但在流水线CPU中要力求做到_。28、在计算机系统中，CPU对外围设备的管理处程序查询方式、程序中断方式外，还有_DMA_方式，_通道_方式，和_外围处理机_方式。29、微程序控制器主要由_、_ 、_三大部分组成。30、CPU中，保存当前正在执行的指令的寄存器为_指令寄存器_，保存当前正在执行的指令的地址的寄存器为_程序计数器_，保存CPU访存地址的寄存器为_地址寄存器_。31、（26）16（63）16（135）8的值是_（3AH）_。32、正数补码算术移位时，符号位不变，空

20、位补_0_。负数补码算术左移时，符号位不变，低位补_0_。负数补码算术右移时，符号位不变，高位补_1_，低位舍去。33、并行处理技术已经成为计算机技术发展的主流。从原理上概括，主要有三种形式：_并行，_并行，_并行。计算练习1 已知一个数的真值，原码，反码或补码，写出其余的值及补码的奇校验位。 真值原码反码补码补码的奇校验位（一位）0.11001 01.011101.1110197/12810000002已知一个数的真值，原码，反码，补码或移码，写出其余的值及补码的偶校验位。真值原码反码移码补码补码的偶校验位（一位）10111 1100111011163101013 定点数计算1、已知X=0.

21、1110和Y=0.0101，用变形补码计算XY和XY，同时指出运算结果是否溢出？ 2、已知X= 43/64和Y=25/32，用变形补码计算XY和XY，同时指出运算结果是否溢出？ 3、用补码阵列乘法计算XY4设阶码为4位，尾数为8位，均包括一位符号位，阶码和尾数都采用补码表示；按机器浮点运算方法计算1、x-y的浮点数的值。 2、计算x+y的浮点数的值3、有以下两浮点数（阶码和尾数都用补码表示） X 阶码 0001 尾数 0.10110101Y 阶码 1111 尾数 1.01100110求XY之值。三、简答题1、移码和补码的关系是怎样的？（范围一样，符号位相反）2、指令中操作数所在的位置有哪些？（

22、1、指令中：立即数寻址，2、寄存器中：寄存器寻址，3、存储器中：其它寻址方式）3、定点运算溢出的判断方法有哪些？分别是怎么判断的？（单符号、双符号判断法）4、存取时间、存储周期、存取周期各是什么？5、DRAM刷新方式有哪些？什么是刷新周期？（集中式，分散式）6、CPU中PC、IR、AR、DR、PSW各是什么部件，其作用是什么？7、程序查询方式、程序中断方式、DMA方式、通道方式哪些方式的CPU能够和外部设备并行工作？8、程序中断方式和DMA方式中，CPU在响应时间上有什么差异？（中断响应必须在一条指令执行完后，DMA可以在指令执行中响应）9、在微命令编码中，同一段中微命令相互间有什么要求？（必

23、须是互斥的）10、流水线中通常有哪几种冲突？怎么解决？（资源相关、数据相关、控制相关）11、什么是DMA方式？它是在什么部件间实现传送？12、通道分哪几类，各适用哪些外部设备？13、水平型微指令和垂直型微指令性特点是什么？14、存储器扩展有哪几种方式？连接上有什么特点？（位数扩展、字存储单元扩展、字向和位向同时扩展）15、主存与CACHE的地址映射方式有哪几种？哪种方式不用替换策略？（直接映射、全相联映射、组相联映射）16、标量流水线和超标量流水线有什么区别？17、一个10位二进制数补码，用6个1和4个0表示时，其最大值和最小值分别是多少？（0111111000（504）、100011111（

24、481）18、某微机的CPU主频为100MHz，CPU时钟周期是多少？（10ns）指令执行速度为0.5MIPS，则该机的平均指令周期是多少？（2us）19、设字长和指令长度均为30若指令系统可完成180操作，且具有5寻址方式，则在保证最大范围内直接寻址的前提下，指令字中操作码占多少位，直接寻址的最大范围是多少？（8位，512K）20、设计算机的存储器为128K16位，cache容量为1KW（KW，千字），每块16字。cache字地址有多少位？（10位）cache中可装入多少块数据。（64块）四、64K1位双译码结构存储芯片的存储体阵列的行数和列数是多少？（256，256）。若使用的存储芯片为动

25、态RAM，设该存储器的刷新一行的时间是0.5s，该存储器的在一个刷新周期中实际刷新时间是多少？（256*0。5=128 s）。刷新周期为8MS，采用分散式刷新时每间隔多少时间刷新一行？（8/256*1000=312s）五、设ADD R1，R0的操作码为0100，根据指令流程图和微操作序列，按下列微指令格式，设计出微代码，填到控制存储器的表格里，并将每条微指令地址标在指令流程图上。微指令24位，其中顺序字段A3A2A1A0为下微地址，P1、P2为测试字段，P1=1表示按指令操作码进行微地址转移，P2这里取0。要求：取指微指令从0000连续存放，本条机器指令的解释微指令也连续存放。微地址A3A0微

26、指令PCi PCo ARi R/WDRi DRo IRi IRoR0iR0oR1iR1oxi yi ALoG P1P2A3A00000011000000000000001000001000100010000000000000000001000100000011000000000011000110011010000000000000101000100010101010000000001001000010001100110000000001000001100000000011110001001 存储器设计 1有一个1024K32位的存储器，由128 K8位的DRAM芯片组成。问：（1） 总共需要多

27、少DRAM芯片？（2）此存储体组成框图。（3）采用异步刷新方式，如果单元刷新间隔不超过8 mS，则刷新周期（一行）是多少？解：（1）需要(1024K/128K) (32/8)=8(组)4(片堆叠)=32(片)（2）存储器组成框图Y7(111)3-8译码器。 A19A18A17A16A0R/WD31D0Y2(010)Y1(001)Y0(000)。CSCSCSCS128K8128K8128K8128K8（2）（3） 新周期即单芯片刷新时间间隔 128K=27210=217=2829=256(行) 512(列) 刷新周期=8mS/256=8000S/256=31.25S2 某计算机中,已知配有一个地

28、址空间为0000H3FFFH的ROM区域采用16K8的 EPROM。现在再用一种 SRAM芯片(8K8)形成32K16的RAM区域,起始地址为8000H. 假设 RAM芯片有片选和信号控制, CPU的地址总线为 A15-A0,数据总线为 D15-D0,控制信号为 R/W(读/写), (访存),要求:(1) 画出地址译码方案.(2) 将 ROM与RAM同CPU连接.解: ROM区地址范围00003FFFH 片内地址需要 14根地址线. A0A13 构成ROM需要的EPROM= （16K/16K ）（16/8）=1（组字扩展）2（片字扩展）构成RAM需要的SRAM=(32K/8K) (16/16)

29、=5(组字扩展) 1(片位扩展)片内地址需要A0A12 13根地址线将CPU的A0A12并接到每个芯片的片内地址A0A12，用CPU的高3位地址A13A15进行地址译码作为每个存储芯片的片选，由于A13是ROM的地址重复参加译码产生Y0，Y1两个译码输出，故用一与门，这样无论A13=0还是A13=1，都会选中同一片ROM。整个地址分配如下： 地址 存储器 对应的译码00003FFF ROM Y0，Y1 （000，001）40007FFF 空80009FFF RAM1 Y4（100）A000BFFF RAM2 Y5（101）C000DFFF RAM3 Y6（110）E000FFFF RAM4Y7

30、（111） Y7(111)3-8译码器CBA A15A14A13A12A0R/WD15D0Y6(110)Y5(101)Y4(100)Y3(011) Y1(001)Y2(010)Y0(000)CSE000HFFFFHC000HDFFFHA000HBFFFH8000H9FFFHCSCSCSCS8K16R/W8K16R/W8K16R/W8K16R/W16K80000H3FFFH位数据总线四、微程序控制器1已知某机采用微程序控制方式，控制存储器容量为512*48位，微程序在整个控存中实现转移，控制微程序转移的条件共4个，微指令采用水平格式，后继微指令地址采用断定方式。请问：（1） 微指令的三个字段分别

31、应是多少？（2） 画出这种微指令格式的微程序控制器逻辑图。解 （1）控存容量512 *48 =29*48 故微地址有9位 下地址字段为9位，控制转移条件4个，占用测试字段4位，控制字段为48-9-4=35位。控制字段测试字段下地址字段 35位 4位 9位2如图所示，双总线结构机器的数据通路，图中IR为指令寄存器，PC为程序计数器，M为存储器，AR为地址寄存器，A总线与个寄存器的输入相联， B总线与寄存器的输出总线相联，请画出以下指令的周期流程图，并标出每个微操作信号序列。（1） 存数指令, STA R1，（R2）；含义是将寄存器R1的内容传送到以R2内容为地址的主存单元中去;（2） 取数指令, LDA （R3），R0 ;含义是将(R3)为地址主存单元的内容取到寄存器中R0;（3） 加法指令, ADD （R1），R3; 含义是将R1间址的存储单元与R3相加,结果再送到R3. 解：（1）STA R1，（R2） DRM R1DR R2-AR MDR DRIR PCAR 取指STA R1，（R2）（2） LDA （R3），R0 DRR0 MDR R3-AR MDR PCAR 取指 DRIRLDA （R3），R0 MDR DRIR PCAR 取指 R1-AR MDR DRXADD R3, (R1) R3Y X+YR319 / 19