CMOS工艺流程与MOS电路版图举例

《CMOS工艺流程与MOS电路版图举例》由会员分享，可在线阅读，更多相关《CMOS工艺流程与MOS电路版图举例（160页珍藏版）》请在装配图网上搜索。

1、1会计学CMOS工艺流程与工艺流程与MOS电路版图举例电路版图举例2光刻光刻1，刻刻N阱掩膜版阱掩膜版3光刻光刻1，刻刻N阱掩膜版阱掩膜版光刻胶光刻胶掩膜版掩膜版4光刻光刻1，刻刻N阱掩膜版阱掩膜版5光刻光刻1，刻刻N阱掩膜版阱掩膜版6N阱阱7光刻光刻2，刻有源区掩膜版，刻有源区掩膜版二氧化硅二氧化硅掩膜版掩膜版N阱阱8光刻光刻2，刻有源区掩膜版，刻有源区掩膜版二氧化硅二氧化硅氮化硅氮化硅掩膜版掩膜版N阱阱9光刻光刻3，刻多晶硅掩膜版，刻多晶硅掩膜版FOXN阱阱10光刻光刻3，刻多晶硅掩膜版，刻多晶硅掩膜版栅氧栅氧N阱阱11光刻光刻3，刻多晶硅掩膜版，刻多晶硅掩膜版N阱阱12光刻光刻3，刻多晶

2、硅掩膜版，刻多晶硅掩膜版掩膜版掩膜版N阱阱13光刻光刻3，刻多晶硅掩膜版，刻多晶硅掩膜版多晶硅多晶硅N阱阱14光刻光刻4，刻，刻P+离子注入离子注入掩膜版掩膜版掩膜版掩膜版P+N阱阱15光刻光刻5，刻，刻N+离子注入离子注入掩膜版掩膜版N+N阱阱16PSGN阱阱17光刻光刻6，刻接触孔刻接触孔掩膜版掩膜版P+N+N阱阱18光刻光刻7，刻刻Al掩膜版掩膜版AlN阱阱19VDDVoVSSN阱阱20光刻光刻8，刻压焊孔刻压焊孔掩膜版掩膜版钝化层钝化层N阱阱21222324N阱阱25P-Si SUBN阱阱26N阱阱27N阱阱28N阱阱29N阱阱30N阱阱31多晶硅多晶硅栅氧化层栅氧化层N阱阱32N阱阱

3、33N阱阱34N阱阱35N阱阱36N阱阱VoVinVSSVDDP-SUB磷注入磷注入硼注入硼注入磷硅玻璃磷硅玻璃373839403) 双阱双阱CMOS集成电路的工艺设计集成电路的工艺设计 P sub. 100磷磷31P+砷砷75As+41N阱阱P sub. 10042N阱阱P阱阱4344光刻胶光刻胶31P+11B+45形成多晶硅栅（栅定义）形成多晶硅栅（栅定义） 生长栅氧化层生长栅氧化层 淀积多晶硅淀积多晶硅 光刻光刻5， 刻蚀多晶硅栅刻蚀多晶硅栅N阱阱P阱阱4647形成形成N管源漏区管源漏区光刻光刻6，利用光刻胶将，利用光刻胶将PMOS区保护起来区保护起来离子注入磷或砷，形成离子注入磷或砷，

4、形成N管源漏区管源漏区形成形成P管源漏区管源漏区光刻光刻7，利用光刻胶将，利用光刻胶将NMOS区保护起来区保护起来离子注入硼，形成离子注入硼，形成P管源漏区管源漏区48495051正硅酸乙脂（TEOS）分解650750525354甘油 甘油甘油5556575859606162636465666768697071源源硅栅硅栅漏漏薄氧化层薄氧化层金属金属场氧化层场氧化层p-阱阱n-衬底衬底（FOX）低氧低氧72p+p+p-73P-diffusionN-diffusionPolysiliconMetalLegend of each layercontactN-wellGND低氧低氧场氧场氧p-sub

5、p+InVDDS G DD G S图例图例74InTop View or LayoutCross-Section ViewP-diffusionN-diffusionPolysiliconMetalLegend of each layercontactVDDGNDGNDOutVDDInverterInOutN-well图例图例75field oxidefield oxidefield oxide76Create n-well and active regionsGrow gate oxide (thin oxide)Deposit and pattern poly-silicon layerI

6、mplant source and drain regions, substrate contactsCreate contact windows, deposit and pattern metal layers77Cross Sectionn-wellTop ViewS G DD G SMetalMetalMetalPolysiliconn+p+VDDVSSpMOSFETnMOSFET78Top ViewCross-Section79Top ViewOhmic contactsCross-Section80Top ViewCross-Section81Top ViewCross-Secti

7、on82Top ViewCross-Section83DiffusionSiO2Polysilicon84DiffusionPolysilicon85N-DiffusionPoly-siliconMetal 1Metal 2SiO2SiO2SiO2P-Diffusion86DiffusionMetal 2SiO2SiO2PolysiliconMetal-Diff ContactMetal-Poly ContactSiO2ViaMetal 187Metal-nDiff ContactMetal-Poly ContactViaVDDGNDVDDMetal 2Metal 1 Metal-nDiff

8、ContactGND888990p+Al1n+91硅栅硅栅MOS器件器件铝栅铝栅MOS器件器件92Clear GlassChromiumCross Section铝栅铝栅MOS工艺掩膜版的说明工艺掩膜版的说明93Clear GlassChromiumCross Section94Clear GlassChromiumCross Section95ChromiumClear GlassCross Section96正胶正胶97Self-Align Doping98 field oxide (FOX)metal-poly insulator thin oxide99 3) 铝栅工艺铝栅工艺CMOS

9、反相器版图举例反相器版图举例 图2为铝栅CMOS反相器版图示意图。可见，为了防止寄生沟道以及p管、n管的相互影响，采用了保护环或隔离环：对n沟器件用p+环包围起来， p沟器件用n+环隔离开，p+、n+环都以反偏形式接到地和电源上，消除两种沟道间漏电的可能。 100图2 铝栅CMOS反相器版图示意图 版图分解：1.刻P阱2.2. 刻P+区/保护环3. 刻n+区/保护带4. 刻栅、预刻接触孔5. 刻接触孔6. 刻Al 7. 刻纯化孔P+区保护环区保护环n+区区/保护带保护带1013版图分解：1. 刻P阱 2. 刻P+区/环3. 刻n+区4. 刻栅、预刻接触孔5. 刻接触孔6. 刻Al 7. 刻纯化

10、孔 1024版图分解：1. 刻P阱 2. 刻P+区/环3. 刻n+区4. 刻栅、预刻接触孔5. 刻接触孔6. 刻Al 7. 刻纯化孔103 4) 硅栅硅栅MOS版图举例版图举例E/E NMOS反相器反相器 刻有源区 刻多晶硅栅刻NMOS管S、D 刻接触孔 反刻Al 图5 E/E NMOS反相器版图示意图104E/D NMOS 反相器 刻有源区 刻耗尽注入区 刻多晶硅栅 刻NMOS管S、D 刻接触孔 反刻Al 图6 E/D NMOS 反相器版图 105106 硅栅硅栅CMOS与非门版图举例与非门版图举例 刻P阱刻p+环刻n+环刻有源区刻多晶硅栅刻PMOS管S、D刻NMOS管S、D刻接触孔反刻Al

11、 图7 硅栅CMOS与非门版图 1078108ViV oT2 W/L=3/1T1 W/L=1/1PolyDiffAlconP阱ViVssV oVdd5. 刻刻NMOS管管S、D6. 刻接触孔刻接触孔7. 反刻反刻Al (W/L)p=3(W/L)n1. 刻刻P阱阱2. 刻有源区刻有源区3. 刻多晶硅栅刻多晶硅栅4. 刻刻PMOS管管S、D1091. 刻刻P阱阱2. 刻有源区刻有源区3. 刻多晶硅栅刻多晶硅栅1104. 刻刻PMOS管管S、D5. 刻刻NMOS管管S、D111VDDVoViVss7. 反刻反刻Al6. 刻接触孔刻接触孔VDDViVssVo112光刻光刻1与光刻与光刻2套刻套刻光刻光

12、刻2与光刻与光刻3套刻套刻113光刻光刻3与光刻与光刻4套刻套刻光刻胶保护光刻胶保护光刻光刻4与光刻与光刻5套刻套刻光刻胶保护光刻胶保护刻刻PMOS管管S、D刻刻NMOS管管S、DDDSS114光刻光刻5与光刻与光刻6套刻套刻VDDViVssVo光刻光刻6与光刻与光刻7套刻套刻VDDViVDDVoViVssVDDViVssVo115ViVoT2 W/L=3/1T1 W/L=1/1PolyDiffAlconP阱ViVssVoVDD116117N-SiSiO2118N-subP-well119N-subP-wellSi3N4薄氧薄氧120N-SiP-wellSi3N4121光刻胶N-SiP-B+1

13、22N-SiP-123N-SiP-B+124多晶硅N-SiP-125N-SiP-B+126光刻胶N-SiP-As127PSGN-SiP+P-P+N+N+128PSGN-SiP+P-P+N+N+129PSGN-SiP+P-P+N+N+VDDINOUTPNSDDSAl130 特性表实际上是一种特殊的真值表，它对触发器的描述十分具体。这种真值表的输入变量（自变量）除了数据输入外，还有触发器的初态，而输出变量（因变量）则是触发器的次态。特性方程是从特性表归纳出来的，比较简洁；状态转换图这种描述方法则很直观。 ？131132QQMR,PMR,N图例：图例：实线：扩散区，实线：扩散区，虚线：铝，虚线：铝，

14、阴影线：多晶硅、阴影线：多晶硅、黑方块：引线孔黑方块：引线孔N阱阱133 6) CMOS IC 版图设计技巧版图设计技巧 1、布局要合理、布局要合理 （1）引出端分布是否便于使用或与其他相关电路兼）引出端分布是否便于使用或与其他相关电路兼容，是否符合管壳引出线排列要求。容，是否符合管壳引出线排列要求。（2）特殊要求的单元是否安排合理，如）特殊要求的单元是否安排合理，如p阱与阱与p管漏管漏源源p+区离远一些，使区离远一些，使 pnp ，抑制，抑制Latch-up，尤其是输，尤其是输出级更应注意。出级更应注意。（3）布局是否紧凑，以节约芯片面积，一般尽可能）布局是否紧凑，以节约芯片面积，一般尽可能

15、将各单元设计成方形。将各单元设计成方形。（4）考虑到热场对器件工作的影响，应注意电路温）考虑到热场对器件工作的影响，应注意电路温度分布是否合理。度分布是否合理。 134135 3、布线合理、布线合理 布线面积往往为其电路元器件总面积的几倍，在多层布线中尤为突出。扩散条/多晶硅互连多为垂直方向，金属连线为水平方向，电源地线采用金属线，与其他金属线平行。长连线选用金属。 多晶硅穿过Al线下面时，长度尽可能短，以降低寄生电容。 注意VDD、VSS布线，连线要有适当的宽度。 容易引起“串扰”的布线（主要为传送不同信号的连线），一定要远离，不可靠拢平行排列。 136 4、CMOS电路版图设计对布线和接触

16、孔电路版图设计对布线和接触孔的特殊要求的特殊要求 （1）为抑制Latch up，要特别注意合理布置电源接触孔和VDD引线，减小横向电流密度和横向电阻RS、RW。 采用接衬底的环行VDD布线。 增多VDD、VSS接触孔，加大接触面积，增加连线牢固性。 对每一个VDD孔，在相邻阱中配以对应的VSS接触孔，以增加并行电流通路。 尽量使VDD、VSS接触孔的长边相互平行。 接VDD的孔尽可能离阱近一些。 接VSS的孔尽可能安排在阱的所有边上（P阱）。 137（2）尽量不要使多晶硅位于）尽量不要使多晶硅位于p+区域上区域上多晶硅大多用n+掺杂，以获得较低的电阻率。若多晶硅位于p+区域，在进行p+掺杂时多

17、晶硅已存在，同时对其也进行了掺杂导致杂质补偿，使多晶硅。（3）金属间距应留得较大一些（）金属间距应留得较大一些（3 或或4 ） 因为，金属对光得反射能力强，使得光刻时难以精确分辨金属边缘。应适当留以裕量。138139140N wellP well1. 阱阱做做N阱和阱和P阱封闭图形，阱封闭图形，窗口注入形成窗口注入形成P管和管和N管的衬底管的衬底141N diffusion2. 有源区有源区做晶体管的区域（做晶体管的区域（G、D、S、B区区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层封闭图形处是氮化硅掩蔽层，该处不会长场氧化层142P diffusion2. 有源区有源区做晶体管的区域（做

18、晶体管的区域（G、D、S、B区区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层封闭图形处是氮化硅掩蔽层，该处不会长场氧化层143Poly gate3. 多晶硅多晶硅做硅栅和多晶硅连线。做硅栅和多晶硅连线。封闭图形处，保留多晶硅封闭图形处，保留多晶硅 144N+ implant4. 有源区注入有源区注入P+，N+区（区（select)。145P+ implant4. 有源区注入有源区注入P+、N+区（区（select)。146contact5. 接触孔接触孔多晶硅，注入区和金属线多晶硅，注入区和金属线1接触端子。接触端子。147Metal 16. 金属线金属线1做金属连线，封闭图形处保留铝做金

19、属连线，封闭图形处保留铝148via7. 通孔通孔两层金属连线之间连接的端子两层金属连线之间连接的端子149Metal 28. 金属线金属线2做金属连线，封闭图形处保留铝做金属连线，封闭图形处保留铝150VDDGNDVDDGNDinverter：Schematic:Layout:inputoutputm1m2m2m1151硅栅硅栅CMOS 版图和工艺的关系版图和工艺的关系152须解释的问题：须解释的问题：153154光刻光刻1，刻刻N阱掩膜版阱掩膜版155光刻光刻2，刻有源区掩膜版，刻有源区掩膜版二氧化硅二氧化硅掩膜版掩膜版N阱阱156157158159Clear GlassChromiumCross Section铝栅铝栅MOS工艺掩膜版的说明工艺掩膜版的说明160光刻光刻3与光刻与光刻4套刻套刻光刻胶保护光刻胶保护光刻光刻4与光刻与光刻5套刻套刻光刻胶保护光刻胶保护刻刻PMOS管管S、D刻刻NMOS管管S、DDDSS