计算机组成原理(四版)本科生试题库整理附答案

《计算机组成原理(四版)本科生试题库整理附答案》由会员分享，可在线阅读，更多相关《计算机组成原理(四版)本科生试题库整理附答案（36页珍藏版）》请在装配图网上搜索。

1、1从器件角度看，计算机经历了五代变化但从系统结构看，至今绝大多数计算机仍属于（B）计算机。A 并行B冯诺依曼C智能D串行2某机字长32位，其中1位表示符号位若用定点整数表示，则最小负整数为（A)。A -(2 31-1)-(2 30-1)-(2 31+1)D -(2 30+1)3以下有关运算器的描述,C）是正确的A 只做加法运算只做算术运算算术运算与逻辑运D只做逻辑运算4EEPRO塌指(D)A 读写存储B只读存储器闪速存储器D电擦除可编程只读存储器5常用的虚拟存储系统由（B ）两级存储器组成，其中辅存是大容量的磁表面存储器。A cache-主存主存-辅存C cache-辅存D通用寄存器-cach

2、e6 RISC访内指令中,操作数的物理位置一般安排在（A 栈顶和次栈顶B两个主存单元C 一个主存单元和一D两个通用寄存器个通用寄存器7当前的CPU由（B）组成A 控制器B控制器、运算器、C运算器、主存D控制器、ALU主存cache8流水CPIM由一系列叫做“段”的处理部件组成。和具备m个并行部件的CPU比，一个m段流水CPU勺吞吐能力是（A）。A 具备同等水平B不具备同等水平C小于前者D大于前者9在集中式总线仲裁中,（A ）方式响应时间最快。A 独立请求B计数器定时查C菊花链10CPU中跟踪指令后继地址的寄存器是（C）A 地址寄存B指令计数器C程序计数器D指令寄存器11从信息流的传输速度来看，

3、（A）系统工作效率最低。A 单总线B双总线C三总线D多总线12单级中断系统中，CPU一旦响应中断，立即关闭（C）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。A 中断允许B中断请求C中断屏蔽DDMA1 求13下面操作中应该由特权指令完成的是（A 设置定时器的初B从用户模式切换到C开定时器中断D关中断管理员模式14冯诺依曼机工作的基本方式的特点是（A 多指令流单数据B按地址访问并顺序执行C堆栈操作D存贮器按内容选择指令地址15在机器数（B）中，零的表示形式是唯一的。A 原码补码移码D反码16在定点二进制运算器中,减法运算一般通过（D ）来实现。A 原码运算的二进 B补码运

4、算的二进制原码运算的十进制D补码运算的二进制制减法器减法加法器加法器17某计算机字长32位，其存储容量为256MB若按单字编址，它的寻址范围是（按计算机按32位字长单字编址。则单字的位数为 32位，范围为（256*1024*1024*8 位）/32 位=64MA 064MBB 0 32MBC 032MD 0 64M18主存贮器和CPU间士f加cache的目的是（A）A解决CPU和主存之B扩大主存贮器容量C扩大CPU中通用寄D既扩大主存贮器容间的速度匹配问题存器的数量量，又扩大CPLfr通用寄存器的数量19单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采A 堆栈寻址

5、方B立即寻址方式C隐含寻址方D间接寻址方式式20同步控制是（C）A 只适用于CPU控B只适用于外围设备制的方式控制的方式21描述PCI总线中基本概念不正确的句子是（A PCI总线是一个与处理器无关的高速外围设备B PCI总线的基本传输机制是猝发式传送C由统一时序信号控制的方式CD ）。C PCI设备一定是主设备D所有指令执行时间都相同的方式D系统中只允许有一 条PCI总线22CRT的分辨率为1024X1024像素，像素的颜色数为256,则刷新存储器的容量为（B简答+证明计算题$析题+设计题36设两个浮点数N1=1假设主存容量16MK32位3设x=-18,y=+49刷新存储器（简称刷存2指令和数

6、据都用二进制5图1所示的系统中50一盘组共11片，记录面4用定量分析方法证明多6某计算机有图2所45图1所示为传送（M10列表比较CISC处理机7参见图1,这是一个11设存储器容早为128M8已知x=-0011115PCI总线中三种桥的13机器字长32位，常规设17画图说明现代计算12有两个浮点数N118CPU中有哪几类主9图2所7K为双总线结构24简要总青-下，米用14某机的指令格式7一台机器的指令系统15图1为某机运算器框25求证:卜y补=也补19CPU执彳L段程序时，29设由S,E,M三个域组20某机器单字长指令为30画出单级中断处理21一条机器指令的指令35与出卜表寻址方式22CPU勺

7、数据通路如40为什么在计算机系4CPU执彳L段程序时41何谓指令周期？C27某计算机的存储系47比较cache与虚存28图1所7K为双总线48设Nb=anan-1,a31某加法器进位链小1假设主存容量16MX32位，Cache容量64Kx32位，主存与Cache之间以每块4X32位大小传送数据，请确定直接映射方式的有关参数，并画出内存地址格式。解：64条指令需占用操作码字段（OP6位，源寄存器和目标寄存器各4位，寻址模式（X）2位，形式地址（D）16位，其指令格式如下：3126252221181716150X= 0 0寄存器寻址操作数由源寄存器号和目标寄存器号指定X= 0 1直接寻址有效地址E

8、= （D）X= 1 0变址寻址有效地址E= (R x) + DX= 1 1相对寻址有效地址E= （P。+DOP目标源D寻址模式定义如下:其中R为变址寄存器10位），PC为程序计数器（20位），位移量D可正可负。该指令格式可以实现R幽，RS型寻址功能。2指令和数据都用二进制代码存放在内存中，从时空观角度回答CPU何区分读出的代码是指令还是数据。解：计算机可以从时间和空间两方面来区分指令和数据，在时间上，取指周期从内存中取出的是指令，而执行周期从内存取出或往内存中写入的是数据，在空间上，从内存中取出指令送控制器，而执行周期从内存从取的数据送运算器、往内存写入的数据也是来自于运算器。4用定量分析方法

9、证明多模块交叉存储器带宽大于顺序存储器带宽证明：假设（1）存储器模块字长等于数据总线宽度（2）模块存取一个字的存储周期等于T.（3）总线传送周期为r（4）交叉存储器的交叉模块数为m.交叉存储器为了实现流水线方式存储，即每通过P时间延迟后启动下一模快，应满足T=mr,(1)交叉存储器要求其模快数=m以保证启动某模快后经过mr时间后再次启动该模快时，它的上次存取操作已经完成。这样连续读取m个字所需要时间为11=T+(m1)r=mr+mr-r=(2m1)r(2)故交叉存储器带宽为W1=1/ti=1/(2m-1)t(3)而顺序方式存储器连续读取m个字所需时间为t2=mT=m2xr(4)存储器带宽为W=

10、1/t2=1/m2xr(5)比较(3)和(2)式可知，交叉存储器带宽顺序存储器带宽。10列表比较CISC处理机和RISC处理机的特点比较内容CISCRISC指令系统复杂、庞大简单、精简指令数目一般大于200一般小于100指令格式一般大于4一般小于4寻址方式一般大于4一般小于4指令字长不固定等长可访存指令不加限定只有LOAD/STORE令各种指令使用频率相差很大相差不大各种指令执行时间相差很大绝大多数在一个周期内完成优化编译实现很难较容易程序源代码长度较短较长控制器实现方式绝大多数为微程序控制绝大部分为硬布线控制软件系统开发时间较短较长11设存储器容量为128M?,字长64位，模块数m=8分别用

11、顺序方式和交叉方式进行组织。存储周期T=200ns,数据总线宽度为64位，总线传送周期r=50ns。问顺序存储器和交叉存储器的带宽各是多少？顺序存储器和交叉存储器连续读出3个字的信息总量都是：q=64位x8=512位顺序存储器和交叉存储器连姨读出8个字所需的时间分别是:I：-MT=8x200ns=1600ns=16x101%-ti=TXhi-1)t=200+7x50ns=550ns=5.5*10科顺序存储器和交叉存储器的带宽分别是：,W2-q电=512(16x10=32LtWi=q，h=512(5.5乂1。0=93.1乂101)江W_15PCI总线中三种桥的名称是什么？简述其功能。解：PCI总

12、线有三种桥，即HOSTPCI桥(简称HOS怖)，PCI/PCI桥，PCI/LAGACY桥。在PCI总线体系结构中，桥起着重要作用：(1) 它连接两条总线，使总线间相互通信。(2) 桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。(3) 利用桥可以实现总线间的猝发式传送。17画图说明现代计算机系统的层次结构。P13-145级高级语言级编译程序4级汇编语言级汇编程序3级操作系统级操作系统2级一般机器级微程序1级微程序设计级直接由硬件执行18CPU中有哪几类主要寄存器？用一句话回答其功能解：A,数据缓冲寄存器(DR;

13、B,指令寄存器(IR);C,程序计算器PQD,数据地址寄存器(AR);通用寄存器(R0R3;F,状态字寄存器(PSW24简要总结一下，采用哪几种技术手段可以加快存储系统的访问速度？(此题很大可能不属7.一台机器的指令系统有哪几类典型指令？列出其名称.于简答题考试范围)答：A.数据传送类指令B.算术运算类指令C.逻辑运算类指令D.程序控制类指令此输入输出类指令F.字符串类指令G.系统控制类指令H,特权指令内存采用更高速的技术手段，采用双端口存储器，采用多模交叉存储器25求证：卜y补=-丫补(mod2n+1)证明：因为x-y补=凶补-y补=凶补+-y补又因为x+y补=x补+y补(mod2n+1)所

14、以y补二仇+y补-x补又x-y补=伙+(-丫)补=凶补+-y补所以-y补=,-y补-x补y补+-y补=x+y补+x-y补-x补-x补=0故-y补=-卜补(mod2n+1)29设由S,E,M三个域组成的一个32位二进制字所表示的非零规格化数x,真值表示为x=(-1)sX(1.M)X2E-127问：它所能表示的规格化最大正数、最小正数、最大负数、最小负数是多少？(2 )最小正数0 11111 111111 111 111 111 111111 111 11解：(1 )最大正数X = 1+(1-2-23) X21270 000循00中000 000 000 000 000-1282000 000 0

15、0(4 )最大负数100000000000000000 000000 000 000 001 111111 11111 111 111 111111 111 111 11(3 )最小负数X= -1+(1-2-23127)X2X=-1.0 X2-12830画出单级中断处理过程流程图(含指令周期)数据总线35写出下表寻址方式中操作数有效地址E的算法序号寻址方式名称有效地址E说明1立即A操作数在指令中2寄存器Ri操作数在某通用寄存器R中3直接DD为偏移量4寄存器间接(Ri)(Ri)为生存地址指不而5基址(B)B为基址寄存器6基址+偏移量(B)+D7比例变址+偏移量(I)*S+DI为变址寄存器，S比例

16、因子8基址+变址+偏移量(B)+(I)+D9基址+比例变址+偏移量(B)+(I)*S+D10相对(PQ+DPC为程序计数器40 为什么在计算机系统中引入DMAf式来交换数据？若使用总线周期挪用方式，DMAK制器占用总线进行数据交换期间，CPUt于何种状态？P253、254为了减轻cpu对I/O操作的控制，使得cpu的效率有了提高。可能遇到两种情况：一种是此时CPU需要访内，如CPUE在执行乘法命令；另一种情况是，I/O设备访内优先，因为I/O访内有时间要求，前一个I/O数据必须在下一个访内请求到来之前存取完毕。41 何谓指令周期？CPU周期？时钟周期？它们之间是什么关系？指令周期是执行一条指令

17、所需要的时间，一般由若干个机器周期组成，是从取指令、分析指令到执行完所需的全部时间。CPU周期又称机器周期、CPU问一次内存所花的时间较长，因此用从内存读取一条指令字的最短时间来定义。一个指令周期常由若干CPU周期构成时钟周期是由CPU时钟定义的定长日t间间隔，是CPU工作的最小时间单位，也称节拍脉冲或T周期47比较cache与虚存的相同点和不同点相同点：（1）出发点相同；都是为了提高存储系统的性能价格比而构造的分层存储体系。（2）原理相同；都是利用了程序运行时的局部性原理把最近常用的信息块从相对慢速而大容量的存储器调入相对高速而小容量的存储器.不同点：（1）侧重点不同；cache主要解决主存

18、和CPU勺速度差异问题；虚存主要是解决存储容量问题。（2）数据通路不同；CPU?cache、主存间有直接通路；而虚存需依赖辅存，它与CPU间无直接通路。（3）透明性不同；cache对系统程序员和应用程序员都透明；而虚存只对应用程序员透明。（4）未命名时的损失不同；主存未命中时系统的性能损失要远大于cache未命中日寸的损失。48设Nb=anan-i-aiao,其中an是符号位。求证：N=-%券+皆3i=0证明：当NA0,an=0,真值N=N,=an-iaao=%AJ1当N（64K）X = Q h IX = Ol Ix = ionX = 101相对口址尤旅寻址间接才址变址寻址X=00l立即效D二

19、操外教EPC+DPC=16位F.=Rh+D*R：=16ftE=(D)E=R%+D+REOW21一条机器指令的指令周期包括取指（IF）、译码（ID）、执行（ER、写回（WB四个过程段，每个过程段1个时钟周期T完成。先段定机器指令采用以下三种方式执行：非流水线（顺序）方式，标量流水线方式，超标量流水线方式。请画出三种 空 水 非 机 的水非流水线忖空图b.标量流水线时空图c超标量流水线时空图方式的时（C）桂林M曲衣线1空件时间T231非流水线与流水线对比具有更局吞吐率。P163*22 CPU勺数据通路如图1所示。运算器中R0R3为通用寄存器,DR为数据缓冲寄存器，PS帔状态字寄存器。D-cache

20、为数据存储器,I-cache为指令存储器，PC为程序计数器（具有加1功能），IR为指令寄存器。单线箭头信号均为微操IR因i i：FU的数据通路作控制信号（电位或脉冲），如LR表示读出R寄存器，SR表示写入R0寄存器。机器指令STOR1,（R2）”实现的功能是：将寄存器R1中的数据写入到以（R2）为地址的数存单元中。请画出该存数指令周期流程图，并在CPUW期框外写出所需的微操作控制信号。（一个CPU周期含Ti工四个时钟信号，寄存器打入信号必须注明时钟序号）Ui如:、计算题(10分)CPU执行一段程序时，cache完成存取的次数为2420次，主存完成的次数为80次，已知cache存储周期为40ns

21、,主存存储周期为200ns,求cache/主存系统的效率和平均访问时间。1.命中率H=Ne/(Nc+Nm)=2400/(2400+200)=0.9680.98主存慢于cache的倍率：r=tm/tc=200ns/40ns=5访问效率：e=I/r+(1-r)H=1/5+(1-5)X0.968=83.3%平均访问时间：ta=tc/e=40ns/e27某计算机的存储系统由cache、主存和磁盘构成。cache的访问时间为15ns;如果被访问的单元在主存中但不在cache中，需要用60ns的时间将其装入cache,然后再进行访问；如果被访问的单元不在主存中，则需要10ms的时间将其从磁盘中读入主存，然

22、后再装入cache中并开始访问。若cache的命中率为90%主存的命中率为60%求该系统中访问一个字的平均时间。解：ta=90%t+10%*60%(t+tc)+10%*40%(tk+tm+tc)(m表示未命中时的主存访问时间；c表示命中时的cache访问时间；k表示访问外存时间)N. .睚 制R。为寄存器R的输出控制信号，未标字符的线为直通28图1所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器(具有自电功能)，DM为数据存储器(受R/W信号控制)，AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小

23、圈表示有控制信号，例中y表示y寄存器的输入控制信-线，不受控制。旁路器可视为三态门传送通路。“SUBR,R”指令完成(R0)-(R)t&的功能操作，画出其指令周期流程图，并列出相应的微操作控制信号序列，假设该指令的地址已放入PC中。若将“取指周期”缩短为一个CPU期，请在图上先画出改进的数据通路，然后在画出指令周期流程图。此时SUBm令的指令周期是几个CPL期？与第种情况相比,减法指令速度提高几倍？解：AD可旨令是加法指令，参与运算的二数放在R0和R2中，相加结果放在R0中。指令周期流程图图A3.3包括取指令阶段和执行指令阶段两部分。每一方框表示一个 CPU周期。其中框内表示数据传送路径，框外

24、列出微操作控制信号。，流程图见左PQ,GR/W=1DR,GR2o,GR0o,G31某加法器进位链小组信号为C4c3c2c1低位来的进位信号为C0,请分别按下述两种方式写出C4c3c2c的逻辑表达式:串行进位方式并行进位方式(1)串行进位方式:G = Gi + P i c。其中：Gi = A i Bi , Pi = A i2=A2B2,P2=A2B23 c23 = A3 B3, P3 = A 3 B34 c34 = A4 B4 , P并行进位方式:ci = G1 + P1 c0+ P3 P2 Pi c0c2=G2+P2G1+P2Pic0c3=G3+P3G2+P3P2G1c4=G4+P4G3+P4

25、P3G2+P4P3P2Gi+P4P3P2Pic0其中GiG,PiP4表达式与串行进位方式相同。36设两个浮点数NI=iXS1,N2=22XS2,其中阶码3位(移码)，尾数4位，数符i位设：ji=(-i0)2,Si=(+0.i00i)2j2=(+i0)2,S2=(+0.i0ii)2求：NXN2,写出运算步骤及结果，积的尾数占4位，按原码阵列乘法器计算步骤求尾数之积。解：因为X+Y=2xx(Sx+Sy)(Ex=E,所以求X+Y要经过对阶、尾数求和及规格化等步骤(i)对阶:J=ExEy=(-10)2(+10)2=(-100)2所以ExEY,贝USx右移4位，Ex+(100)2=(10)2=日。SX右

26、移四位后Sx=0.00001001,经过舍入后Sx=0001,经过对阶、舍入后，X=2(10)2X(0.0001)2(2)尾数求和：Sx+00.0001(Sx)+0.1011(Sy)0.1100(Sx+S)结果为规格化数。所以：X+Y=2(10)2X(S+0)=2(10)2(0.1100)2=(11.00)249刷新存储器(简称刷存)的重要性能指标是它的带宽。实际工作中，显示适配器的几个功能部分要争取刷存的带宽。假设总带宽50%用于刷新屏幕，保留50%带宽用于其他非刷新功能。(1)若显示工作方式采用分辨率为1024X768,颜色7度为3Byte,刷新频率为72Hz,计算刷存总带宽应为多少？(2

27、)为达到这样高的刷存带宽，应采取何种技术措施？解：(1)因为刷新所需带宽=分辨率X每个像素点颜色深度X刷新速率所以1024X768X3BX72/S=165888KB/S=162MB/S刷新总带宽应为162MB/SX100/50=324MB/S(2)为达到这样高的刷存带宽，可采取如下技术措施：使用高速DRA惦片组成刷存刷存采用多体交叉结构刷存至显示控制器的内部总线宽度由32位提高到64位，甚至128位刷存采用双端口存储器，将刷新端口与更新端口分开。50一盘组共11片，记录面为20面，每面上外道直径为14英寸，内道直径为10英寸,分203道。数据传输绿为983040B/S,磁盘车速为3600转/分

28、。假定每个记录块记录1024B,且系统可挂多达16台这样的磁盘，请给出适当的磁盘地址格式，并计算盘组总的存储容量。解：设数据传输率为C,每一磁道的容量为N,磁盘转速为r,则根据公式C=N-r,可求得：N=C/r=983040+（3600/60）=16384（字节）扇区数=16384+1024=16尸故表示磁盘地址格式的所有参数为：台数16,记录面20,磁道数203道，扇区数16,由此可得磁盘地址格式为：20171698430fS4面号盘面号扇区号磁盘总存储容量为：图】16X20X203X16384=1064304640（字节）45图1所示为传送（MOVOP码IR0IR100）、加法（ADDOP

29、码IRoIRiOI）、取反（COMOP码IRoIRiIO）、十进制加法（ADTOP码IRoIRiII）四条指令的微程序流程图，每一框表示一个CPUW期。其中rs,rd为8个通用寄存器RR,每个CPUW期含4个时钟脉冲丁4。设微指令的微命令字段为12位，判别字段和下址字段是多少位?控制存储器E2PROMf储容量至少是多少？给每条微指令分配一个确定的微地址（二进制编码表示）写出微地址转移逻辑表达式和转移逻辑图画出微程序控制器结构图解：（3）因EPRO窿量为16单元，微地址寄存器4位即可，设为pArA七条微指令地址分配如下表所示，一条微指令只占一个微地址，（可直接填写在流程图右上角和右下角）微指，令序号】当前微地址下一微地址100001000210000000310010000410100000510111111611110000701000000（2）从流程图看出，P1处微程序出现四个分支，对应4个微地址，用OP码作为测试条件。P2处微程序出现2个分支，对应2个微地址微地址转移逻辑表达式如下：wA=P2XCjXT4wA=P1XIR1XT4pA0=P1XIR0XT4其中IR1,IR0是指令类寄存器中存放操作码的触发器，T4表示某个节拍脉冲时修改微地址寄存器。(3)画出逻辑图如图A9.5QQQQQQCjIR1IR0