基于CPLD数字频率计设计开题报告

《基于CPLD数字频率计设计开题报告》由会员分享，可在线阅读，更多相关《基于CPLD数字频率计设计开题报告（12页珍藏版）》请在装配图网上搜索。

1、* 学 院毕业设计（论文）开题报告 基于CPLD数字频率计设计系 部： 自动控制工程系 专 业： 电子信息工程 学生姓名： * 指导教师： * 开题时间： * 年 * 月 * 日一、总体说明在开题报告中要求给出你对课题的理解，类似的研究在国内外的进展情况，你对系统设计的初步设想，主要需要解决的技术难题和解决思路，同时应给出课题的时间安排。二、开题报告内容1毕业设计（论文）课题的目的、意义、国内外现状及发展趋势2课题主要工作（设计思想、拟采用的方法及手段）3完成课题的实验条件、预计设计过程中可能遇到的问题以及解决的方法和措施4 毕业设计（论文）实施计划(进度安排)5 参考文献三、撰写要求1报告字

2、数不少于3000字2报告内容一律用A4纸打印3. 上交时间为毕业设计第三周周末。一、 毕业设计（论文）课题的意义、国内外现状及发展趋势(可加附页)（1） 课题的意义 近年来,在现代电子系统设计领域中,电子设计自动化已成为重要的设计手段。简单的搭建电路已经不适应大规模电路设计要求。EDA的可编写程序设计硬件电路设计，可重复下载的优势非常明显。这样做既可节省时间又能避免不必要的资源浪费。数字频率计的设计,其功能是实现信号的频率、周期、占空比以及脉宽等指标的测量，在电子测量、航海、探测、军事等众多领域的应用范围广泛。（2）国内外现状及发展趋势数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正

3、弦波，方波或其它周期性变化的信号。如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率，转速，声音的频率以及产品的计件等等。 因此，数字频率计是应用很广泛的。目前国内北京普源精电科技有限公司推出了更具普及性的DG1000系列函数/任意波形发生器。DG1000使用直接数字合成（DDS）技术，可输出用户自定义的任意波形，拥有丰富的输入输出，以及高精度、宽频带频率计，频率范围100MHz到200MHz，频率分辨率达到6位/秒。该款产品各项技术指标均领先于市场同级别产品，更以其高性价比受到了市场的广泛关注。这一产品的推出，标志着国内信号源研发水平达到了又一新的里程碑。国际上数字频率计研究和

4、发展比较早，精测公司生产数字示波器,电源,电桥,专业提供音频和视频方面的测试仪器,产品性能稳定，采样和处理数据的能力较强，代理的国外品牌有日本建伍(CS4125,CO1305,CS4135A,SG5150,VA2230A),日本营电数字电视调制器(3513B,3524,4409A,3116A),日本目黑(信号发生器失真仪),美国FLUKE(PM5418,PM54200,PM6303,PM6304/PM6306, F123/F124/ F87-5/F1508/F8845/F8846)。二、课题预期目标及主要工作（设计思想、拟采用的方法及手段）（1） 本课题预期目标设计中提出两种方案分别是以单片机

5、AT89C52作为系统控制核心单元和以FPGA为基础，单片机为辅的系统。在快速测量的要求下，要保证较高精度的测频，必须采用较高的标准频率信号：而单片机受本身时钟频率和若干指令运算的限制，测频速度较慢，无法满足高速、高精度的测频要求。采用高集成度、高速的FPGA为实现高速、高精度的测频提供了保证。（2） 主要工作频率的测量实际上就是在1S时间内对信号进行计数，计数值是信号率。用单片机设计频率计通常采用两种办法:1）使用CPLD自带的计数器对输入脉冲进行计数，或者测量信号的周期；2）CPLD外部使用计数器对脉冲信号进行计数，计数值再由单片机读取。由于CPLD自带计数器输入时钟的频率通常只能是系统时

6、钟频率的几分之一甚至几十分之一，因此采用CPLD的计数器直接测量信号频率就受到了很大的限制。在频率测量方法中,常用的有直接测频法、倍频法和等精度测频法。这三种方案各有利弊,其中直接测频法是依据频率的含义把被测频率信号加到闸门的输入端,只有在闸门开通时间T (以1 s计)内,被测(计数)的脉冲送到十进制计数器进行计数。设计数器的计数值为N,则可得到被测信号频率为f =N。但是由于闸门的开通、关闭的时间与被测频率信号的跳变难以同步,因此采用此测量方法在低频段的相对测量误差可能达到50% ,即在低频段不能满足设计要求。但根据三个方案的分析,直接测频法比其他两个方案更加简单方便可行,直接测频法虽然在低

7、频段测量时误差较大,但在低频段我们可以采用直接测周法测量,这样就可以提高测量精度了。等精度频率测量方案原理：等精度数字频率计涉及到的计算包括加、减、乘、除,消耗的资源比较大,用一般的CPLD芯片难以实现. 因此,其核心有2个锁相环,可以在高速运行的时候保证系统时钟信号的稳定性.传统的测频原理是在一定的时间间隔内测某个周期信号的重复变化次数N，其频率可表示为f=N/T，其原理框图见图1.1。这种测量方式的精度随被测信号频率的变化而变化。脉冲形成电路闸门电路计数译码器门控电路时基信号发生器 图1.1传统测频原理图该课题测频原理电路图如图1.2所示：预置门控电路D Q标准频率信号被测信号清零信号CL

8、KENCLK CNT1 OUT1CLRCLKENCLK CNT2 OUT2CLR图1.2等精度测频原理图当方波预置门控信号由低变为高电平时，经整形后的被测信号上升沿启动D触发器，由D触发器的R端同时启动可控计数器CNT1和CNT2同时计数，当预置门为低电平时，随后而至的被测信号使可控计数器同时关闭。设FX为整形后的被测信号，FS为基准频率信号，若在一次预置门高电平脉宽时间内被测信号计数值为Nx,基准频率计数值为Ns，则有:FX= (FS /Ns) Nx 等精度数字频率计涉及到的计算包括加、减、乘、除，耗用的资源比较大，用一般中小规模CPLD芯片难以实现。因此，我们选择CPLD和VHDL语言相结

9、合来实现。电路系统原理框图如图1.3所示，其中CPLD完成整个测量电路的测试、控制、数据处理和显示输出CPLD完成各种测试功能;键盘控制命令通过一片74LS165并入串出移位寄存器读入CPLD，实现测频、测脉宽及测占空比等功能，从CPLD读回计数数据并进行运算，向显示电路输出测量结果;显示器电路采用七段LED动态显示，由8个芯片74LS164分别驱动数码管。电源部分显示电路键盘输入时钟电路CPLD50MHZ标准频率被测信号整形电路自校输入 图1.3系统顶层框图 系统的基本工作方式如下:1）PO口是单片机与FPGA的数据传送通信口，P1口用于键盘扫描，实现各测试功能的转换;P2口为双向控制口。P

10、3口为LED的串行显示控制口。系统设置5个功能键:占空比、脉宽、周期、频率和复位。2）显示电路由8个数码管组成:7个LED数码管组成测量数据显示器，另一个独立的数码管用于状态显示。3）测频标准频率50MHz信号由晶体振荡源电路提供。4）待测信号经放大整形后输入FPGA的TCLK.测频/测周期的实现：1)令TF=O,选择等精度测频，然后在CONTRL的CLR端加一正脉冲信号以完成测试电路状态的初始化.2)由预置门控信号将CONTRL的START端置高电平，预置门开始定时，此时由被测信号的上沿打开计数器CNT1进行计数，同时使标准频率信号进入计数器CNT2.3）预置门定时结束信号把CONTRL的S

11、TART端置为低电平(由单片机来完成)，在被测信号的下一个脉冲的上沿到来时，CNT1停止计数，同时关断CNT2对fs的计数。4)计数结束后，CONTRL的EEND端将输出低电平来指示测量计数结束，单片机得到此信号后，即可利用ADRC(P 2.2) , A DRB(P 2.1) , A DRA(P 2.0) 分别读回CNT1和CNT2的计数值，并根据等精度测量公式进行运算，计算出被测信号的频率或周期值。测量脉冲宽度的工作步骤如下:1）向CONTRL2的CLR端送一个脉冲以便进行电路的工作状态初始化。2）将GATE的CNL端置高电平，表示开始脉冲宽度测量，这时CNT2的输入信号为FSD.3）在被测

12、脉冲的上沿到来时，CONTRL2的PUL端输出高电平，标准频率信号进入计数器CNT2.4）在被测脉冲的下沿到来时，CONTRL2的PUL端输出低电平，计数器CNT2被关断。5）由单片机读出计数器CNT2的结果，并通过上述测量原理公式计算出脉冲宽度.CONTRL2子模块的主要特点是:电路的设计保证了只有CONTRL2被初始化后才能工作，否则PUL输出始终为零。只有在先检测到上沿后PUL才为高电平，然后在检测到下沿时，PUL输出为低电平;ENDD输出高电平以便通知单片机测量计数已经结束:如果先检测到下沿，PUL并无变化;在检测到上沿并紧接一个下沿后，CONTRL2不再发生变化直到下一个初始化信号到

13、来.占空比的测量方法是通过测量脉冲宽度记录CNT2的计数值N1，然后将输入信号反相，再测量脉冲宽度，测得CNT2计数值N2则可以计算出:占空比= N1/（N1+N2）X 100 %三、预计设计过程中可能遇到的问题以及解决的方法和措施本课题难点及解决方法主要有：（1）多周期同步测频法原理频率是周期信号在单位时间内的重复次数，电子计数器可以对一个周期信号发生的次数，进行计数。（2）设计校验在MAX+plus开发工具中，设计校验的功能是用来验证设计人员的具体设计能否满足设计要求以及内部的时间参数能否满足设计系统速率的要求。一般来说MAX+plus开发工具的设计校验包括设计仿真和设计定时分析两大部分。

14、（3）器件编程在MAX+plus开发工具中，器件编程的功能是将具体的设计实现下载到相应的可编程逻辑器件上去，从而是设计人员的设计意图。MAX+plus开发工具提供的器件编程工具Programmer是利用编译器 Complier生成的编程文件来对可编程逻辑器件进行编程的。Programmer可以用来对可编程逻辑器件进行编程，校验，检查器件是否空白，加密和进行功能测试等。（4）测频、测周期、测脉宽及测占空比子程序键盘子程序扫描到测频键按下时，读入键值后跳转到测频子程序。测频子程序先置测频控制位CLR(P1.6). AS(P1.4)，将FPGA内的计数器清零，选择测量被测信号。并将CS(P 1.3)

15、 置零，即为选择测频。然后通过键盘将预置门的时间值读入FPGA，打开预置门进行测频计数，等预置门时间到后，关断预置门，关断预置门后将给FPGA一个结束信号，程序读到结束信号后，通过置SS1, SSO的四个编码状态，分四次将测频结果的32位数据读入，计算后将结果转换为BCD码送LED显示输出。四、进度安排顺序阶段日期计 划 完 成 内 容备注12011.3.18至2011.4.8学生开题，查阅有关资料，完成开题报告。22011.4.9至2011.4.30深入学习相关理论，初步提出方案。32011.5.1至2011.5.21进入设计实质阶段，细化并确定方案，并提出实现的方法，完成论文初稿。4201

16、1.5.22至2011.6.8反复论证方案，防疫外文文献，文成论文并按照学院要求打印，指导教师审查毕业设计论文，学生准备论文答辩。52011.6.8至2011.6.10答辩并评定成绩。五、参考文献1徐辉,王祖强,王照君.基于高速串行BCD码除法的数字频率计的设计. 电子技术应用, 2002, 31(09) : 61672徐成,刘彦,李仁发,等.一种全同步数字频率测量方法的研究.电子技术应用, 2004, 38 (12) : 433侯伯亨,顾新.VHDL 硬件描述语言与数字逻辑电路设计(第3版) .西安: 西安电子科技大学出版社,19994谭会生,张昌凡.EDA技术及应用.西安: 西安电子科技大

17、学出版社, 20015魏忠,蔡勇,雷红卫.嵌入式开发详解.电子工业出版社6周如辉.实时视频处理系统中乒乓存储控制器的设计J.电子元器件应用,2006(4):66-68.7马忠梅.单片机的C语言应用程序设计.北京航空航天大学出版社.8宋万杰,罗丰,吴顺君.CPLD技术极其应用.西安电子科技大学出版社.9常青,陈辉煌.可编程专用集成电路及其应用与设计实践.国防工业出版社.10王金明,杨吉斌.数字系统设计与VHDLM.北京:电子工业出版社,2002,1.11林明权.VHDL数字控制系统设计范例M.电子工业出版社,2003.12张凌.VHDL 语言在FPGA/CPLD开发中的应用.电子工程师,2002.13任晓东,文博.CPLD/FPGA高级应用开发指南.电子工业出版社14来金梅. FPGA现状及其发展趋势M. 复旦大学FPGA培训教程.2005.15 姜雪松,张海风. 可编程逻辑器件和EDA设计技术M， 北京：机械工业出版社, 2005.9六、指导教师意见指导教师签名： 年 月 日