组合逻辑电路中的竞争冒险

《组合逻辑电路中的竞争冒险》由会员分享，可在线阅读，更多相关《组合逻辑电路中的竞争冒险（12页珍藏版）》请在装配图网上搜索。

1、精选优质文档-倾情为你奉上专心-专注-专业目 录2.2.2.2.组合逻辑电路中的竞争冒险网络工程专业学生郭翔指导教师吴俊华摘要：在组合逻辑电路中，当输入信号改变状态时，输出端可能出现由于竞争冒险而产生的干扰脉冲信号，如果负载是对干扰脉冲信号十分敏感的电路，有可能引起电路的误动作，因此应该采取措施消除竞争冒险。从理论上分析了组合逻辑电路竞争冒险的产生，及其判断和消除的方法，其产生原因包括：门电路开关电平的时间差和门电路延迟时间。竞争冒险可以通过代数法、卡诺图法、仿真法和实验法进行判断，采用引入选通脉冲、引入封锁脉冲、增加冗余项、接入滤波电容等手段以消除竞争冒险。关键词：组合逻辑电路 竞争冒险 干

2、扰消除 门电路Competitive Adventure in Assembled Logical CircuitStudent Majoring in Network Engineering Guo Xiang Tutor Wu Junhua Abstract: The disturbance pulse caused by competition and adventure may be emerged in the out put terminal of assembled logic circuit when the statement of input signals changes

3、. The misact caused by the disturbance may appear if the load is very sensitive to the pulse. So the measures should be taken to eliminate the competition and adventure. The reasons of competition and adventure in assembled logic circuit are analyzed and the judging and eliminating method are provid

4、ed in the paper. The interval between on/off levels in a gate circuit and the delay time of gate circuits is resulted in by competitive adventure. Competitive adventure can be detected by a circuits logical function, listing the truth table of circuit in sequence and testing the circuit. The methods

5、 of exerting gating pulse and blocking pulse, transforming function of a circuit, and adding redundancy product term, parallel connection capacitance at the output terminal, etc are applied to eliminate competitive adventure.Key words: Assembled logic circuit; Competition and adventure; Disturbance

6、eliminating; Gate circuits1 引言 数字电路分为组合逻辑电路和时序逻辑电路两大类，是电子技术的重要组成部分，掌握数字电路的基本知识是设计计算机控制系统的基础。计算机控制系统性能优劣的重要指标是其稳定性、可靠性和抗干扰性，这在很大程度上取决于构成其系统的基本部件的性能。组合逻辑电路中的门电路由于其本身的结构和工作情况，常常会发生竞争冒险现象。因此，在组合逻辑电路的分析和设计中，仅研究输入与输出之间的稳定关系是不够的，还应考虑信号在电路中传输的时延问题，事实上，信号经过任何逻辑门与导线时都会产生时间的延迟，该时间的延迟会使数字系统的操作速度下降，引起电路中波形参数变坏，产

7、生竞争冒险现象，而竞争与冒险现象将会直接影响电路工作的可靠性和稳定性，甚至可能会导致整个数字系统的逻辑紊乱和错误动作。因此在组合逻辑电路中竞争与冒险的判别和消除对于保证电路正常工作具有至关重要的意义1。2 竞争冒险现象及产生的原因2.1竞争冒险现象 在组合逻辑电路中，所有的逻辑门都存在传输延迟时间，所有的信号也都有上升时间和下降时间，另外，信号经导线传输也需要时间，因此当输入信号改变状态时，输出端可能出现虚假信号即出现过渡干扰脉冲，这种现象称之为组合逻辑电路中的竞争冒险。2.2竞争冒险现象产生的原因 在没有考虑信号通过导线和逻辑门的传输延迟时间的理想情况下，门电路的输入与输出为稳定状态。但实际

8、情况是信号通过导线和门电路时，都存在时间延迟；信号发生变化时也有一定的上升时间或下降时间。这样，同一个门的一组输入信号，由于它们在此前通过不同数目的门，经过不同长度导线的传输，到达门电路输入端的两个信号，同时向相反的逻辑电平跳变(一个从1变为0，另一个从0变为1)，而变化时间有差异的现象称为竞争。在组合逻辑电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。对于同一个门电路来说，当有两个输入信号同时向两个相反的逻辑状态变化时，由于两个输入信号到达开门、关门电平的时间不同，就有可能在电路的输出端产生干扰脉冲。可见，门电路存在延迟时间是组合

9、逻辑电路产生竞争冒险现象的根本原因2。2.3竞争冒险的危害在组合逻辑电路中，如果由于竞争冒险而产生干扰脉冲，势必会对敏感负载产生不良影响，甚至导致误操作，如干扰脉冲可以使寄存器产生误操作，丢失储存的数码，还可以使计数器产生错误计数等等3。2.4竞争冒险的分类 根据胃险的情形可分为静态冒险和动态冒险。2.4.1静态冒险 如果一个组合电路输入有变化时，输出不应发生变化的情况下，出现一次瞬间的错误变化就叫做静态冒险，而输出稳态值为“l”的情况下出现负向尖峰脉冲称为“0”型冒险。如果输出稳态值为“0”的情况下出现正向尖峰脉冲称为“1”型冒险。2.4.2动态冒险 动态冒险是指当输入有变化时，输出应有变化

10、，但输出在变化的过程中出现短暂的错误。3竞争冒险的判断3.1代数法在输出逻辑函数表达式中，若某个变量同时以原变量和反变量两种形式出现，就具备了竞争条件。将其余变量取固定值0或1，若存在，则有可能在A发生变化时，产生偏“1”冒险。若存在，则有可能在A发生变化时，产生偏“0”冒险4。(1) 以偏“1”冒险为例说明如下： 令由于式中变量A和C同时以原变量和反变量两种形式出现，则A和C都具备了竞争条件。当B=C=1时，则A发生变化时会产生偏“1”冒险。当A=B=1时，则C发生变化时会产生偏“1”冒险。(2)以偏“0”冒险为例说明如下：令由于式中变量A和B同时以原变量和反变量两种形式出现，则A和B都具备

11、了竞争条件。当B=C=0 时，则A发生变化时会产生偏“0”冒险。当A=C=0 时，则B发生变化时会产生偏“0”冒险。这种方法虽然简单，但局限性太大，因为多数情况下都有两个以上输入变量同时改变状态的可能性。如果输入变量的数目很多，就更难于从逻辑函数式上简单地找出所有产生竞争冒险现象的情况。3.2卡诺图法第一步，画出逻辑函数对应的卡诺图。第二步，在卡诺图上画卡诺圈，如果逻辑函数是与或表达式，那么卡诺圈圈1方格，且1代表原变量，0代表反变量，每个卡诺圈对应逻辑函数中的一个与项。如果逻辑函数是或与表达式，那么卡诺圈圈0方格，且1代表反变量，0代表原变量，每个卡诺圈对应逻辑函数中的一个或项。第三步，在卡

12、诺图中寻找相切的卡诺圈(即两个卡诺圈之间存在不被同一卡诺圈包含的相邻最小项)，如果存在，则该逻辑函数对应的电路在卡诺圈相切处存在冒险，且圈1方格的为偏“1”冒险，圈0方格的为偏“0”冒险。(1)以与或表达式为例说明如下： 令 00 01 11 10 0 1 ACAB 1C1111 由函数表达式可得卡诺图，并可以画出相应的卡诺圈，如图1所示。 图1 函数的卡诺图 由图1可以看出，和AC两个卡诺圈相切，相切处B=C=1，所以当B=C=1 时，A发生变化时会产生偏“1”冒险。同样和AC两个卡诺圈相切，相切处A=B=1，所以当A=B=时，C发生变化时会产生偏“1”冒险。和代数法得出的结论相同。 (2)

13、以或与表达式为例说明如下：令由函数表达式可得卡诺图，并可以画出相应的卡诺圈，如图2 所示。 AB C 00 01 11 10 0 0 0 0 0 1 0A+B 图2 函数的卡诺图由图2可以看出，A + B和两个卡诺圈相切，相切处B=C=0，所以当B=C=0时，A发生变化时会产生偏“0”冒险。同样A + B和两个卡诺圈相切，相切处A=C=0，所以当A=C=0时，B发生变化时会产生偏“0”冒险。和代数法得出的结论相同。这种方法适合于输入变量为多变量的情况。3.3仿真法和实验法代数法和卡诺图法都比较简单，但不适用于多个变量输入的情况，因此可以采用计算机软件仿真法来判断，例如Multisim、MAX

14、+ plusll等软件都能有效地检测出电路中存在的竞争冒险现象。而由于电路本身存在的误差等问题，还需要进一步通过实验的段来判断是否存在竞争冒险，该方法虽然繁琐，但可靠性高，是电路设计的必经阶段。以上几种方法虽然提供了检查各种电路竞争冒险的途径，但即使用计算机辅助分析手段检查过的电路，往往也还需要经过实验的方法检验，才能最终确定电路是否存在竞争冒险现象。因为在用计算机软件模拟数字电路时，只能采用标准化的典型参数，有时还要做一些近似，所以，得到的模拟结果有时和实际电路的工作状态会有差异。因此，只有实验检查的结果才能得出最终的结论5。3.4通过实验判断竞争冒险现象 判断在图3所示的电路中是否存在竞争

15、冒险现象，并用实验验证。图3电路输出的逻辑函数式可写为。在此表达式中，当B=C=1时，即门电路G4的输入信号为A 、 ，根据竞争冒险的判断方法代数法和卡诺图法可知，在电路的输出端应有竞争冒险现象出现。下面分析几种实验方法的实验结果。G31&G1BACG2&YG4 图3 竞争冒险的组合逻辑电路A Y 图4 方法1的输入信号与输出信号电压波形图 分析下面图示电路是否存在竞争冒险，并用实验验证之。方法1(用EWB软件仿真模拟)。 实验步骤：编辑如图3所示的组合电路。将输入信号B 、C置1，向A端输入20 kHz方波信号，用示波器观察输出信号Y，其中G2为反相器74LS04。不论G1、G3、G4为四二

16、输入端与非门74LS00或二四输入端与非门74LS20，输出结果Y都一样，如图4所示。方法2(实验法)。实验器材：四二输入端与非门74LS00两片、反相器74LS04一片、双踪示波器一台、信号发生器一台、数字电路实验箱一个。实验步骤：在实验箱上按图3所示连接线路,检查连线无误后，打开电源开关。将输入信号B、C接输入电平并置1，用信号发生器向A端输入20kHz方波信号，用示波器观察输入、输出信号波形。实验结果如图4所示，与方法1结果相同。方法3。实验器材：二四输入端与非门74LS20两片、反相器74LS04一片、双踪示波器一台、信号发生器一台、数字电路实验箱一个。实验步骤：在实验箱上按图3所示连

17、接线路，此时74LS20多余的输入端接高电平，检查连线无误后，打开电源开关。将输入信号B 、C接输入电平并置1，用信号发生器向A端输入20 kHz方波信号，用示波器观察输入、输出信号波形。实验结果如图5所示。 AY 图5 方法3的输入信号与输出信号电压波形图A&BY 图6 多余输入端的处理电路3.4.1实验分析按道理说，上述三种实验方法得出的结果应该完全相同，最起码方法2、3得出的结果应该相同，即方波的每一下降沿会出现尖峰脉冲(竞争冒险)。但为什么方法3会出现异常情况呢？从上述实验过程可以看出，方法2与方法3不同之处在于选用的与非门型号不同，但从理论上讲，74LS00与74LS20的功能是一样

18、的，即都能够实现与非运算；不同的是在方法2中74LS00没有多余的输入端，方法3中74LS20多余的输入端接高电平。从理论上说，这种多余输入端的处理是正确的。另外经实验验证，在方法3中如果74LS20多余的输入端与其他输入端并接在一起(如图6所示)，实验结果与方法2相同，这说明实验3中74LS20多余输入端接高电平影响了整个电路的“正常工作”，从而使电路的输出状态发生了变化；即这种异常现象是由于高电平引入电路造成的。而图6中多余的输入端与其他输入端并接在一起，这种处理方法不但没有引入干扰信号，而且恰好使二四输入端与非门变成了二输入端与非门，实现了正常输出。但并接会增加输入端等效电容，对于图3这

19、样的简单电路这种影响可以忽略不计。3.4.2实验总结 在检查组合逻辑电路中的竞争冒险现象时，集成逻辑门电路多余输入端处理不当会影响竞争冒险现象的观察及判断。因此，集成逻辑门电路在使用时，对多余输入端的处理以不改变电路工作状态及稳定可靠为原则。一般有两种处理方法，一是将它与其他输入端并接在一起(如图4所示)。二是根据逻辑要求，与门或者与非门的多余输入端接高电平，或门或者或非门的多余输入端接地。对于比较简单的电路而言，一般采用第一种方法；对于高速复杂的电路而言，并接会增加输入端等效电容，而使信号的传输速度下降，最好采用第二种接法6。4竞争冒险的消除方法4.1增加冗余项法根据逻辑代数的冗余律可知：若

20、将表达式增加冗余项，等效为，其表达式的逻辑结果不变。而通过分析可知,前者当A=B=1时，构成了竞争冒险产生的条件，而后者当且仅当A=B=1时，才会出现C与C同时出现的情况， 而此时冗余项起了作用，不会出现只有互补项相加的结果。该方法比较简单，主要用于电路的理论设计阶段，用代数法或者卡诺图法判断出竞争冒险以后，直接对逻辑表达式进行修改，进而修改电路，但局限性比较大，不适合输入变量较多及较复杂的电路。4.2消除互补项法 例如，函数式，在B=C=0时， 若直接根据这个表达式组成逻辑电路，则可能出现竞争冒险。如将该式变换为，这里已将 消掉，而根据这个表达式组成的逻辑电路就不会出现竞争冒险7。4.3接入

21、滤波电容组合逻辑电路由竞争冒险产生的尖峰脉冲通常高频分量很丰富，因此，可以在输出端添加一个滤波电容C，构成低通滤波器，从而起到通低频阻高频的作用。该方法简单易行电容对窄脉冲起到了平波作用，使输出端不会发生逻辑错误, 但同时也时输出波形上升沿或下降沿变得缓慢，仅适用于对输出波形上下沿要求不高的情形。如图7 所示。C 组合逻辑 图7 接入滤波电容消除冒险4.4引入选通脉冲因为冒险发生在输入信号产生突变的瞬间，所以我们可以给输出门的输入端增加一个选通脉冲。只有在电路稳定时，才加入选通脉冲，此时允许电路有输出，而在输入信号产生突变时，由于没有加选通脉冲，使输出门被封死，这样就避免了输出端产生尖峰脉冲。

22、4.5引入封锁脉冲 由于在输入信号产生突变的瞬间，输出端会产生尖峰脉冲，所以我们可以在输入信号发生突变之前引入封锁脉冲将输出门封锁，待输入信号稳定后再去掉封锁脉冲，这样也可以避免冒险。 但是值得注意的是，无论是引入封锁脉冲还是选通脉冲，最后的输出信号将变为脉冲信号，该方法不需要增加电路元件就可以从根本上消除尖峰脉冲，但要求脉冲与输入信号同步，且对取样脉冲的宽度和作用时间有较高的要求。4.6采用可靠性编码在数字电路设计中，设计者常常采用格雷码计数器来代替普通的二进制计数器，因为格雷码加1时，只有一个输出位发生跳变,这样就消除了竞争冒险发生的条件8。4.7输出加D触发器 输出加D触发器是一种比较传

23、统的去除毛刺的方法。原理就是用一个D触发器去读带毛刺的信号，利用D触发器对输入信号的毛刺不敏感的特点，去除信号中的毛刺。这种方法在简单的逻辑电路中是常见的一种方法，尤其是对信号中发生在非时钟跳变沿的毛刺信号去除效果非常的明显。但是对于大多数的时序电路来说，毛刺信号往往发生在时钟信号的跳变沿，这样D触发器的效果就没有那么明显了。另外，D触发器的使用还会给系统带来一定的延时，特别是在系统级数较多的情况下，延时也将变大，因此在使用D触发器去除毛刺的时候，一定要视情况而定，并不是所有的毛刺都可以用D触发器来消除。上述几种消除竞争冒险现象的方法中引入封锁脉冲或者选通脉冲的方法比较简单，而且不增加器件数目

24、，但这种方法有一个局限性，就是必须找到一个合适的封锁脉冲或选通脉冲。接入滤波电容的方法简单易行，但输出电压波形随之变化，故只适用于对输出波形前后沿无严格要求的场合。增加冗余项，需增加额外电路，但增加了电路可靠性，如果运用得当，可以收到最理想的效果9。5实际应用中竞争冒险的敏感度问题在实际应用中必须认识到一点：不同的电路对于尖峰脉冲的敏感度是不一样的。例如：时钟端口、清零和置位端口对毛刺十分敏感，任何一点尖峰都会使系统出错，影响电路的稳定性。但是对D触发器来说，由于它的状态变化出现在时钟上升沿，因此，只要毛刺不出现在时钟上升沿并且满足数据的建立和保持时间，就不会对系统造成危害也就是说D触发器的输

25、入端对尖峰不敏感。根据这个特性，在系统设计时要求设计者尽量使用同步电路，同步电路的信号变化通常出现在时钟上升沿而且需要满足数据的建立和保持时间，事实上，由于尖峰脉冲出现的时间很短，基本上很难满足数据的建立和保持时间。所以，这种方法可行性较高。6总结组合逻辑电路的设计中，竞争冒险现象不可避免，如果不加处理，必然会引起电路不稳定、不可靠，并会产生逻辑错误，所以必须要掌握竞争冒险的判别和消除方法，以便设计出最合理的电路。本文介绍了竞争冒险及其产生的原因、分类、危害、判断方法和克服竞争冒险的方法。现代数字电路或数字系统的分析与设计，可以借助计算机进行时序仿真，检查电路是否存在竞争冒险现象。仿真时，由于

26、逻辑门电路的传输延迟时间是采用软件设定的标准值或设计者自行设定的值，与电路的实际工作情况有差异，最终要在实验中检查验证。因此要能很好地解决这一问题，还必须在实践中积累和总结经验10。致谢在这里首先要感谢我的导师吴俊华老师，是她百忙之中抽出时间在我作设计的每个阶段耐心指导，悉心帮助，使我克服了设计中遇到的种种困难，吴俊华老师的治学严谨和科学研究的精神也是我永远学习的榜样，并将积极影响我今后的学习和工作。其次要感谢大学四年来所有的老师，为我们打下计算机专业知识的基础：同时还要感谢我的同学和朋友，在我写论文的过程中给予我了很多你问素材，还在论文的撰写和排版灯过程中提供热情的帮助。 再次我必须感谢我的

27、父母。焉得谖草，言树之背，养育之恩，无以回报。因为他们的日夜辛劳，我才有机会如愿完成自己的大学学业，进而取得进一步发展的机会。 最后感谢计算机科学学院和母校四年来对我的大力栽培。参考文献1 康华光电子技术基础M第五版北京:高等教育出版社，2006：133-1362 刘太刚，王永强组合逻辑电路中竞争冒险现象的研究J新乡师范高等专科学校学报，2007，21(2)：37-393 胡浩论组合逻辑电路中的竞争冒险现象J科技信息，2006，11：59-604 白静数字电路与逻辑设计M西安：西安电子科技大学出版社，20095 阎石数字电子技术基础M第五版北京：高等教育出版社，2006：200- 2046 刘太刚，王永强组合逻辑电路中竞争冒险现象的研究J新乡师范高等专科学校学报，2007，21(2)：37-397 鲁俊生数字电路中竞争冒险的研究J工程科技，2009，6：167-1728 吴炎波，邓冠群数字电路中竞争冒险现象的分析与研究J科技创新导报，2011，22：9-109 宋万杰，罗丰，吴顺君CPLD 技术及其应用M 西安：西安电子科技大学出版社，201110 康华光电子技术基础M第五版北京：高等教育出版社，2006：133-136