时序逻辑电路

《时序逻辑电路》由会员分享，可在线阅读，更多相关《时序逻辑电路（116页珍藏版）》请在装配图网上搜索。

1、时序逻辑电路时序逻辑电路时序逻辑电路的框图表示时序逻辑电路的框图表示tn和和tn+1：两个相：两个相邻的离散时间。邻的离散时间。现在的现在的输入信号输入信号 现在的现在的输出信号输出信号 存储电路现在存储电路现在的输入信号的输入信号 存储电路现在存储电路现在的输出信号的输出信号 F(tn )=WX(tn ),Q(tn ) (5-1) 输出方程输出方程Z(tn )=HX(tn),Q(tn) (5-3) 驱动方程驱动方程 Q(tn+1 )=GZ(tn),Q(tn) (5-2) 状态方程状态方程时序电路分类时序电路分类 按触发方式分两类按触发方式分两类同步时序电路：所有触发器共用一个时钟同步时序电路

2、：所有触发器共用一个时钟信号，即所有触发器的状态转换发生在同信号，即所有触发器的状态转换发生在同一时刻一时刻 异步时序电路：触发器的状态转换不一定异步时序电路：触发器的状态转换不一定发生在同一时刻。发生在同一时刻。时序电路分类时序电路分类 按输出方式分两类按输出方式分两类米里型：米里型：时序电路的输出状态与输入和现时序电路的输出状态与输入和现态有关的电路称为米里型态有关的电路称为米里型莫尔型：莫尔型：输出状态只与现态有关的电路，输出状态只与现态有关的电路，称为莫尔型。称为莫尔型。按触发方式分两类按触发方式分两类时序电路的逻辑功能表示法时序电路的逻辑功能表示法逻辑方程式逻辑方程式F(tn )=W

3、X(tn ),Q(tn ) (5-1) 输出方程输出方程Z(tn )=HX(tn),Q(tn) (5-3) 驱动方程驱动方程 Q(tn+1 )=GZ(tn),Q(tn) (5-2) 状态方程状态方程 时序电路的逻辑功能表示法时序电路的逻辑功能表示法状态转换表、状态转换表、状态图、时序图状态图、时序图( (工作波形图工作波形图) )时序电路的现态和次态，是由构成该时序电时序电路的现态和次态，是由构成该时序电路的存储电路（一般由触发器组成）的现态路的存储电路（一般由触发器组成）的现态和次态分别表示的，那么就可以用分析触发和次态分别表示的，那么就可以用分析触发器的有关方法，列出时序电路的状态表，画器

4、的有关方法，列出时序电路的状态表，画出时序电路的卡诺图、状态图和时序图。出时序电路的卡诺图、状态图和时序图。以上四种表示方法从不同侧面突出了时序电以上四种表示方法从不同侧面突出了时序电路的逻辑功能，它们本质上是相通的，可相路的逻辑功能，它们本质上是相通的，可相互转换。在实际中根据需要选用。互转换。在实际中根据需要选用。5.2时序电路的分析方法时序电路的分析方法分析一个时序电路，就是要找出给定时序分析一个时序电路，就是要找出给定时序电路的逻辑功能。电路的逻辑功能。对具体电路而言，就是通过分析找出电路对具体电路而言，就是通过分析找出电路的状态和电路的输出在输入信号和时钟信的状态和电路的输出在输入信

5、号和时钟信号作用下的变化规律。号作用下的变化规律。分析电路组成，写逻辑方程式分析电路组成，写逻辑方程式 根据给定电路，写出：时钟方程、驱动方程、根据给定电路，写出：时钟方程、驱动方程、输出方程输出方程分析步骤分析步骤求状态方程求状态方程将驱动方程代入触发器特性方程，求出状态方程。将驱动方程代入触发器特性方程，求出状态方程。将任何一组输入变量及电路的初始状态的取值将任何一组输入变量及电路的初始状态的取值代入状态方程和输出方程，即可计算出电路的次代入状态方程和输出方程，即可计算出电路的次态值和相应输出值，然后继续这个过程，直到考态值和相应输出值，然后继续这个过程，直到考虑了所有可能的状态为止。将这

6、些计算结果列成虑了所有可能的状态为止。将这些计算结果列成真值表的形式，就得到状态转换真值表。真值表的形式，就得到状态转换真值表。概括逻辑功能概括逻辑功能进行计算和列状态转换真值表进行计算和列状态转换真值表分析过程示意图如下分析过程示意图如下 给定电路给定电路写时钟方程写时钟方程 输出方程输出方程驱动方程驱动方程状态方程状态方程特性方程特性方程计算计算CP触发沿触发沿状态表状态表时序图时序图状态图状态图概括逻辑功能概括逻辑功能例例5-1试分析图试分析图5-2所示时序电路的逻辑功能。所示时序电路的逻辑功能。根据图根据图5-2所示逻辑图写出：所示逻辑图写出： 输出方程输出方程 nnQQF31时钟方程

7、：时钟方程：CP1=CP2=CP3=CP驱动方程：驱动方程： J1=1 K1=1 nnQQJ312nQK12nnQQJ213nQK13例例5-1J1=1 K1=1 nnQQJ312nQK12nnQQJ213nQK13 将驱动方程代入将驱动方程代入JK触发器的特性方程触发器的特性方程 nnnQKQJQ1中求得状态方程：中求得状态方程： nnQQ111nnnnnnQQQQQQ2123112nnnnnnQQQQQQ3132113例例5-1000321 nnnQQQ111 nQ012 nQ求状态转换表和状态转换图，画波形图。求状态转换表和状态转换图，画波形图。设电路的初始状态设电路的初始状态nnQQ1

8、11nnnnnnQQQQQQ2123112nnnnnnQQQQQQ3132113013 nQ将这一结果作为新的初始状态，再代入状将这一结果作为新的初始状态，再代入状态方程和输出方程态方程和输出方程。将结果添入表中得到。将结果添入表中得到状态转换表。状态转换表。00 0 00 00 0 00 0表表5-2是状态转换表。是状态转换表。nQ3nQ2nQ113nQ12nQ11nQ011 1 10 0 01 1 01 1 10000010 0 10 1 00 1 11 0 01 0 10 0 00 0 00 0 10 1 00 1 11 0 01 0 1123456FCP顺序顺序表表5-2 例例5-1的

9、状态转换表的状态转换表例例5-1由状态转换表很容易画出状态转换图由状态转换表很容易画出状态转换图 例例5-1Q1Q2Q3F图图5-7 例例5-1的波形图的波形图CP12345671000110该电路是一个六进制计数器。该电路是一个六进制计数器。有效状态有效状态无效状态无效状态有效有效循环循环自启动自启动000001010011100101Q3Q2Q1110111例例5-2试分析图试分析图5-5所示时序电路的逻辑功能。所示时序电路的逻辑功能。解：根据图解：根据图5-5写出：写出：驱动方程驱动方程时钟方程时钟方程 CP1=CP2=CP 输出方程输出方程 nnQXQF21XJ 1nXQK21nXQJ

10、12XK 2 例例5-2根据以上方程计算得状态表。根据以上方程计算得状态表。驱动方程驱动方程输出方程输出方程 nnQXQF21XJ 1nXQK21nXQJ12XK 2 nnnQKQJQ1 中求得状态方程：中求得状态方程：将驱动方程代入将驱动方程代入JK触发器的特性方程触发器的特性方程nnnnQXQQXQ12111nnnnXQQXQQ22112例例5-2nnQXQF21 nnnnQXQQXQ12111nnnnXQQXQQ22112 nQ2nQ112nQ11nQ表表5-3 例例5-2的状态表的状态表X 000000010 00 00 00 00 11 01 11 10 0 00 0 10 1 00

11、 1 11 0 01 0 11 1 01 1 1F确定逻辑功能：确定逻辑功能：X=0，回到，回到00状态，且状态，且F=0；只；只有连续输入四个或四个以上个有连续输入四个或四个以上个1时，才使时，才使F=1否则否则F=0。故该电路称作。故该电路称作1111序列检测器。序列检测器。 例例5-3试分析图试分析图5-7所示时序电路的逻辑功能。所示时序电路的逻辑功能。解：图解：图5-7所示电路为异步时序电路。根据电所示电路为异步时序电路。根据电路写出：路写出：时钟方程：时钟方程： CP1=CP3=CP CP2=Q1 输出方程：输出方程： nQF3nQJ31nnQQJ213 K1=1 J2=K2=1 K

12、3=1驱动方程：驱动方程：nnnQQQ1311CP下降沿到来时方程有效下降沿到来时方程有效 nnQQ212 Q1下降沿到来时方程有效下降沿到来时方程有效 nnnnQQQQ32113CP下降沿到来时方程有效下降沿到来时方程有效 根据驱动方程写出状态方程：根据驱动方程写出状态方程：例例5-3nQJ31nnQQJ213 K1=1 J2=K2=1 K3=1分析异步时序电路时，只有确定状态方程分析异步时序电路时，只有确定状态方程有效，才可以将电路的初始状态和输入变量有效，才可以将电路的初始状态和输入变量取值代入状态方程取值代入状态方程。列状态转换表，画出状态转换图列状态转换表，画出状态转换图nQ3nQ2

13、nQ113nQ12nQ11nQ表表5-4 例例5-3状态转换表状态转换表 1110 1 00 1 00 0 01 0 11 1 01 1 1 000010 0 10 1 00 1 11 0 00 0 00 0 00 0 10 1 00 1 11 0 012345CP3 CP2 CP1FCP顺序顺序nnnQQQ1311CPnnQQ212 Q1 nnnnQQQQ32113 CP例例5-3CPQ1Q2Q3图图5-9 例例5-3 的波形图的波形图状态转换图如图状态转换图如图5-8所示。所示。例例5-3由分析可知，此例是异步五进制计数器。由分析可知，此例是异步五进制计数器。5.3 寄存器寄存器在数字系统

14、和计算机中，经常要把一些数在数字系统和计算机中，经常要把一些数据信息暂时存放起来，等待处理。据信息暂时存放起来，等待处理。寄存器就是能暂时寄存数码的逻辑器件。寄存器就是能暂时寄存数码的逻辑器件。寄存器内部的记忆单元是触发器。寄存器内部的记忆单元是触发器。一个触发器可以存储一位二进制数，一个触发器可以存储一位二进制数，N个个触发器就可以存储触发器就可以存储N位二进制数。位二进制数。主要主要数码寄存器、锁存器及移位寄存器。数码寄存器、锁存器及移位寄存器。作用作用电子数字计算机：存放参与运算的数据、电子数字计算机：存放参与运算的数据、 结果、指令、地址等。结果、指令、地址等。各类数字系统：存放数据、

15、特定意义的代码各类数字系统：存放数据、特定意义的代码功能功能接收数码接收数码存放数码存放数码 输出数码输出数码 组成组成触发器触发器 门电路门电路 时序时序逻辑逻辑电路电路分类分类数码寄存器：用来存放一组二进制代码。数码寄存器：用来存放一组二进制代码。移位寄存器：在移位脉冲作用下，二进制移位寄存器：在移位脉冲作用下，二进制代码左移或右移。代码左移或右移。寄存器的作用、功能、分类及组成寄存器的作用、功能、分类及组成数码寄存器具有存储二进制代码，并可输出所数码寄存器具有存储二进制代码，并可输出所存二进制代码的功能。具有双拍和单拍两种工存二进制代码的功能。具有双拍和单拍两种工作方式。作方式。双拍工作

16、方式是指接收数码时，先清零，再接双拍工作方式是指接收数码时，先清零，再接收数码。收数码。单拍工作方式是指只需一个接收脉冲就可以完单拍工作方式是指只需一个接收脉冲就可以完成接收数码的工作方式。成接收数码的工作方式。集成数码寄存器几乎都采用单拍工作方式。集成数码寄存器几乎都采用单拍工作方式。数码寄存器要求所存的代码与输入代码相同，数码寄存器要求所存的代码与输入代码相同，故由故由D触发器构成。触发器构成。 数码寄存器数码寄存器图图5-10为四位上升沿触发为四位上升沿触发D触发器触发器74LS175的逻辑的逻辑图。在时钟脉冲图。在时钟脉冲CP上升沿到来时，实现数据的并上升沿到来时，实现数据的并行输入行

17、输入-并行输出。并行输出。 数码寄存器数码寄存器锁存器锁存器锁存器有如下特点：锁存器有如下特点：锁存信号没到来时，锁存器的输出状态随输锁存信号没到来时，锁存器的输出状态随输入信号变化而变化入信号变化而变化(相当于输出直接接到输入相当于输出直接接到输入端，即所谓端，即所谓“透明透明”），当锁存信号到达时，），当锁存信号到达时，锁存器输出状态保持锁存信号跳变时的状态。锁存器输出状态保持锁存信号跳变时的状态。如图为一位如图为一位D锁存器的逻辑图。锁存器的逻辑图。QDQD=0时，时，Q=0；CP由由1变变0时，由于时，由于CP=0，将，将D和和 信号信号封锁住封锁住,基本基本RS触发触发器的输出状态不

18、变，器的输出状态不变，实现了锁存功能。实现了锁存功能。 D当当CP=1时，两个与或非时，两个与或非门构成基本门构成基本RS触发器触发器 ：0Q若若D=l，得，得QDQ锁存器锁存器当当CP由由0变变1时，即锁存信号时，即锁存信号到达时，到达时，Q的状态被锁存。的状态被锁存。如图为八位如图为八位D锁存器锁存器74LS 373 的逻辑图。的逻辑图。 三态输出。三态输出。而而E=1时，输出为高阻态。时，输出为高阻态。在在CP=l，E=0时，时，Q=D。锁存器锁存器只有输出使能信号只有输出使能信号E=0时，时，才有信号输出；才有信号输出；锁存器锁存器图图5-12 八位八位D锁存器引脚图锁存器引脚图移位寄

19、存器移位寄存器 移位寄存器不仅可以存储代码，还可以将代码移位。移位寄存器不仅可以存储代码，还可以将代码移位。 四位右移移位寄存器的原理：四位右移移位寄存器的原理：各触发器的次态方程为：各触发器的次态方程为：QQnn213QQnn112QQnn011I10DQn四个脉冲过去之后，移位寄存器四个脉冲过去之后，移位寄存器的波形图如图示：的波形图如图示：可用于：数据的串行可用于：数据的串行-并行转换并行转换和数据的并行和数据的并行-串行转换。串行转换。四位双向移位寄存器四位双向移位寄存器74194的逻辑图的逻辑图 dR清零清零保持保持右移右移左移左移送数送数 0 00 11 01 101111工作状态

20、工作状态S1 S0表表5-4 74194的工作状态表的工作状态表74194的外引脚排列图的外引脚排列图例例5-4试分析图试分析图5-17所示电路的逻辑功能。所示电路的逻辑功能。解：两片解：两片74194组成组成八八位右移移位寄存器位右移移位寄存器。并 行 输 入 数 据 为并 行 输 入 数 据 为0N1N2N3N4N5N6N7，右，右移 串 行 输 入 数 据 为移 串 行 输 入 数 据 为SR=1。0 N1N2N3 N4 N5 N6 N710S1S0=01右移右移N7N6N5N4N3N2N1000 1S1S0=11 送数送数1 0 N1N2 N3 N4 N5 N61 1 0 N1 N2

21、N3N4 N51 1 1 0 N1 N2 N3 N41 1 1 1 0N1 N2 N31 1 1 1 1 0 N1 N21 1 1 1 1 1 0 N11 1 1 1 1 1 1 01启动命令启动命令ST=0使使S1S0=11送数送数。5.4计数器计数器计数：具有记忆输入脉冲个数的作用称为计数：具有记忆输入脉冲个数的作用称为计数。计数。计数器：具有记忆输入脉冲个数功能的电计数器：具有记忆输入脉冲个数功能的电路称为计数器。路称为计数器。用途：计数器是现代数字系统中不可缺少用途：计数器是现代数字系统中不可缺少的组成部分。主要用于计数、定时、分频的组成部分。主要用于计数、定时、分频和进行数字计算等。

22、如各种数字仪表（万和进行数字计算等。如各种数字仪表（万用表、测温表），各种数字表、钟等。用表、测温表），各种数字表、钟等。计数器的分类计数器的分类按照各个触发器状态更新情况的不同可按照各个触发器状态更新情况的不同可分为：分为：同步计数器：同步计数器：各触发器受同一时钟脉冲各触发器受同一时钟脉冲输入计数脉冲控制，同步更新状态。输入计数脉冲控制，同步更新状态。异步计数器：异步计数器：有的触发器受计数脉冲控有的触发器受计数脉冲控制，有的是以其它触发器输出为时钟脉制，有的是以其它触发器输出为时钟脉冲，状态更新有先有后。冲，状态更新有先有后。计数器的分类计数器的分类按照计数长度按照计数长度(计数容量计数

23、容量)的不同分为：的不同分为：N进制：进制：N为为2的自然数，的自然数，N叫做计数器的叫做计数器的容量或计数长度。容量或计数长度。 对于计数器的一位而言，电路有对于计数器的一位而言，电路有N个状态，该个状态，该计数器就为计数器就为N进制计数器。例如八进制计数器进制计数器。例如八进制计数器电路，一位八进制计数器应有八个状态，二电路，一位八进制计数器应有八个状态，二位八进制计数器应有六十四个状态。位八进制计数器应有六十四个状态。n位八进位八进制计数器应有制计数器应有8n个状态。个状态。二进制：二进制：N进制的特例。此时，进制的特例。此时，N=2，对，对于于n位二进制计数器，共有位二进制计数器，共有

24、2n (2、4、8、16、32.)个状态。个状态。十进制：十进制：N进制的特例。此时，进制的特例。此时，N=10。一。一位十进制计数器应有十个状态，二位十进制位十进制计数器应有十个状态，二位十进制计数器应有一百个状态。计数器应有一百个状态。n位十进制计数器位十进制计数器应有应有10n个状态。个状态。计数器的分类计数器的分类按照计数器数值增减情况不同分为：按照计数器数值增减情况不同分为：加法计数器：加法计数器：随计数脉冲的输入递增计数。随计数脉冲的输入递增计数。减法计数器：减法计数器：随计数脉冲的输入递减计数。随计数脉冲的输入递减计数。可逆计数器：可逆计数器：随计数脉冲的输入可增可减随计数脉冲的

25、输入可增可减地计数。地计数。目前，集成计数器的种类很多，无需用户目前，集成计数器的种类很多，无需用户用触发器组成计数器，因此本节主要介绍用触发器组成计数器，因此本节主要介绍集成计数器。集成计数器。 集成计数器集成计数器二进制计数器二进制计数器8421编码十进制计数器编码十进制计数器(CC40160)二二五五十进制异步加法计数器十进制异步加法计数器可逆可逆(加加/减减)计数器计数器用中规模集成计数器构成任意进制计数用中规模集成计数器构成任意进制计数器器移位寄存器型计数器移位寄存器型计数器扭环型计数器扭环型计数器 二进制计数器二进制计数器四位同步二进制加法计数器四位同步二进制加法计数器74161电

26、路电路清零端清零端预置数预置数端端(送数送数)计数：计数：P=T=1（Cr=1，LD=1）保持：保持：P=0，T=1；P=1，T=074161的功能表的功能表二进制计数器二进制计数器表表5-5 74161功能表功能表 L L L L D0 D1 D2 D3计计 数数保保 持持保保 持持Q0 Q1 Q2 Q3输输 出出L H L D0 D1 D2 D3H H H H H H L H H L Cr LD P T CP D0 D1 D2 D3输输 入入74161的逻辑符号和外引脚图的逻辑符号和外引脚图二进制计数器二进制计数器74161的逻辑符号的逻辑符号二进制计数器二进制计数器74161的波形图的波

27、形图 8421编码十进制计数器编码十进制计数器8421编码十进制计数器编码十进制计数器74160是是TTL型十进型十进制加法计数器。制加法计数器。CC40160是是MOS型十进制型十进制加法计数器。加法计数器。CC40160是由是由TTL系列系列74160移植过来的，移植过来的，逻辑功能及引脚排列图完全一致。逻辑功能及引脚排列图完全一致。其特点是：其特点是： 计数器的初始值可由预置端任意置入。计数器的初始值可由预置端任意置入。 电路内部采用快速提前进位，为级联方便而专电路内部采用快速提前进位，为级联方便而专门有进位输出端。门有进位输出端。预置数与预置数与CP同步，清零与同步，清零与CP异步。异

28、步。 CC40160功能表如表功能表如表5-6所示。所示。表表5-6 CC40160功能表功能表8421编码十进制计数器编码十进制计数器L L L L D0 D1 D2 D3计计 数数保保 持持保保 持持Q0 Q1 Q2 Q3输输 出出L H L D0 D1 D2 D3H H H H H H L H H L Cr LD EP ET CP D0 D1 D2 D3输输 入入CC40160的波形图如图的波形图如图5-30所示。所示。8421编码十进制计数器编码十进制计数器CC40160的外引脚排列图如图的外引脚排列图如图5-31所示。所示。8421编码十进制计数器编码十进制计数器二二五五十进制异步加

29、法计数器十进制异步加法计数器二二五五十进制异步加法计数器十进制异步加法计数器74290（T1290）的逻辑图如图所示。）的逻辑图如图所示。 二进制计数二进制计数五进制计数器五进制计数器8421码十进制计数器码十进制计数器5421码十进制计数器码十进制计数器复复位位置位置位表表5-7是是74290的功能表。的功能表。二二五五十进制异步加法计数器十进制异步加法计数器CP CP 0 0 CP CP Q0 Q3 CP CP0 CP1有有0 1 1 1 1 0 0 S9（1） S9（2）二进制计数二进制计数五进制计数五进制计数8421码十进制计数码十进制计数5421码十进制计数码十进制计数 1 0 0

30、1 1 0 0 1 0 0 0 0 0 0 0 0Q3 Q2 Q1 Q0输输 出出有有0 0 0 1 1 1 1R0（1） R0（2）输输 入入表表5-7 74290功能表功能表二二五五十进制异步加法计数器十进制异步加法计数器如图是如图是74290的外引脚排列图。的外引脚排列图。74290的应用：的应用：实现二进制和五进制计数实现二进制和五进制计数实现实现8421码十进制计数：码十进制计数：52=10二二五五十进制异步加法计数器十进制异步加法计数器实现实现5421码模码模10计数计数1 1 0 01 0 1 11 0 1 01 0 0 11 0 0 00 1 0 00 0 1 10 0 1 0

31、0 0 0 1 0 0 0 0Q0Q3Q2Q15 4 2 1实现任意进制计数实现任意进制计数实现模实现模7加法计数器加法计数器:主要的主要的7个状态个状态00000110为主循环状态，为主循环状态，0111出现后瞬间即逝。出现后瞬间即逝。二二五五十进制异步加法计数器十进制异步加法计数器可逆（加可逆（加/减）计数器减）计数器可逆计数器亦称加可逆计数器亦称加/减计数器。减计数器。同步加同步加/减计数器有双时钟结构单时钟结构减计数器有双时钟结构单时钟结构 双时钟结构双时钟结构:有两个计数脉冲输入端的加有两个计数脉冲输入端的加/减计数器减计数器为双时钟结构。其中一个为加法计数脉冲输入端，为双时钟结构。

32、其中一个为加法计数脉冲输入端，另一个为减法计数脉冲输入端。另一个为减法计数脉冲输入端。 单时钟结构：有一个计数脉冲输入端的加单时钟结构：有一个计数脉冲输入端的加/减计数器减计数器同步十进制加减计数器同步十进制加减计数器74190为单时钟结构。为单时钟结构。它是靠加它是靠加/减控制端的控制来实现加法或减法减控制端的控制来实现加法或减法计数的。计数的。预置数预置数 只要在置入端加入负脉冲，就可以对计数只要在置入端加入负脉冲，就可以对计数器置数，器置数，Q3Q2Q1Q0=D3D2D1D0。加加/减计数减计数 M=0，做加法计数，做加法计数，M=1时，做减法计时，做减法计数。数。利用允许端可以使多利用

33、允许端可以使多片级联为同步工作方片级联为同步工作方式。低位片计数器的式。低位片计数器的MAX/MIN接到高位接到高位片的允许输入端，这片的允许输入端，这样，只有计数到最大样，只有计数到最大/最小时，才允许高最小时，才允许高位片计数器计数，否位片计数器计数，否则不允许计数。则不允许计数。 可逆（加可逆（加/减）计数器减）计数器保持保持 允许端为低电平时，做加允许端为低电平时，做加/减计数。减计数。为高电平时，加减计数器处于保持状态。为高电平时，加减计数器处于保持状态。用中规模集成计数器构成任用中规模集成计数器构成任意进制计数器意进制计数器利用中规模集成计数器构成任意进制计数利用中规模集成计数器构

34、成任意进制计数器的方法归纳起来有乘数法、复位法、和器的方法归纳起来有乘数法、复位法、和置数法。置数法。乘数法乘数法将两个计数器串接起来，即计数脉冲接到将两个计数器串接起来，即计数脉冲接到N进制计数器的时钟输入端，进制计数器的时钟输入端，N进制计数器的进制计数器的输出接到输出接到M进制计数器的时钟输入端，则进制计数器的时钟输入端，则两个计数器一起构成了两个计数器一起构成了NM进制计数器。进制计数器。74290就是典型例子，二进制和五进制计数就是典型例子，二进制和五进制计数器构成器构成25=10进制计数器。进制计数器。 复位法复位法用复位法构成用复位法构成N进制计数器所选用的中规模进制计数器所选用

35、的中规模集成计数器的计数容量必须大于集成计数器的计数容量必须大于N。当输入。当输入N个计数脉冲之后，计数器应回到全个计数脉冲之后，计数器应回到全0状态。状态。 置零复位法。利用置零复位法。利用Cr=0时时 Q3Q2Q1Q0=0000，使计数器回到全使计数器回到全0状态。状态。预置端送预置端送0。使计数器数据输入全。使计数器数据输入全0，当第，当第N1个计数脉冲到达后，让预置数端个计数脉冲到达后，让预置数端 LD=0，当第当第N个计数脉冲到来时个计数脉冲到来时Q3Q2Q1Q0=0000，使，使计数器回到全计数器回到全0状态。状态。置数法置数法置数法即对计数器进行预置数。置数法即对计数器进行预置数

36、。在计数器计到最大数时，置入计数器状态在计数器计到最大数时，置入计数器状态转换图中的最小数，作为计数循环的起点；转换图中的最小数，作为计数循环的起点；可以在计数到某个数之后，置入最大数，可以在计数到某个数之后，置入最大数，然后接着从然后接着从0开始计数。开始计数。如果用如果用N进制计数器构成进制计数器构成M进制计数器，进制计数器，需要跳过（需要跳过（NM）个状态。或在）个状态。或在N进制进制计数器计数长度中间跳过（计数器计数长度中间跳过（NM）个状）个状态。态。例：例：试用试用74161采用复位法构成十二进制计数器。采用复位法构成十二进制计数器。解：对于十二进制计数器，当输入十二个计解：对于十

37、二进制计数器，当输入十二个计数脉冲后，数脉冲后，Q3Q2Q1Q0 =0000，使计数器回到，使计数器回到全全0状态。而对于四位二进制加法计数器，状态。而对于四位二进制加法计数器，输入十二个计数脉冲后，输入十二个计数脉冲后，Q3Q2Q1Q0 =1100，所以要用所以要用74161构成十二进制计数器，当计构成十二进制计数器，当计到到 Q3Q2Q1Q0= 1 1 0 0 ， 应 使 计 数 器， 应 使 计 数 器Q3Q2Q1Q0=0000。 置置0复位法复位法0010000100110111010001011011101010011000000001101100多多余余态态无无CPCP十二进制计数

38、器状态转换图十二进制计数器状态转换图23QQCr使使 ，当计到，当计到Q3Q2Q1Q0=1100，计，计数器数器Q3Q2Q1Q0=0000。实现了十二进制计数。实现了十二进制计数。23QQCr置置0复位法复位法Q3Q2Q1Q0=110023QQCrQ3Q2Q1Q0=0000 对于置零复位法，随着计数器被置对于置零复位法，随着计数器被置0，复位，复位信号随之消失，所以复位信号持续时间很短，信号随之消失，所以复位信号持续时间很短，电路的可靠性不高。电路的可靠性不高。DL0013QQQLD0DL预置端送预置端送0。计数器计数到。计数器计数到Q3Q2Q1Q0=1011时，应时，应具备送数条件即具备送数

39、条件即 ，令，令 ，当计，当计数器计到数器计到Q3Q2Q1Q0=1011时，时， =0。第十二个计数。第十二个计数脉冲到达时，将脉冲到达时，将D3D2D1D0=0000置入计数器，从而置入计数器，从而使计数器复位。使计数器复位。预置端送预置端送0013QQQLD预置端送预置端送0Q3Q2Q1Q0=1011Q3Q2Q1Q0=0000013QQQLD例：置数例：置数试用试用74161采用置数法构成十二进制计数器。采用置数法构成十二进制计数器。解：置最小数：解：置最小数：74161的计数长度为十六。的计数长度为十六。十二进制计数器的计数长度等于十二。预十二进制计数器的计数长度等于十二。预置数应是置数

40、应是(16-12)=4，即，即D3D2D1D0=0100。即计数器计到最大数即计数器计到最大数1111之后，应使计数之后，应使计数器处于预置数工作状态。器处于预置数工作状态。置最小数置最小数0DLQ3Q2Q1Q0=1111QCC=1Q3Q2Q1Q0=0100置最大数置最大数 0123QQQQLD置最大数须跳过置最大数须跳过1011、1100、1101、 1110四个状态，因此令四个状态，因此令Q3Q2Q1Q0=1010Q3Q2Q1Q0=11110123QQQQLD置最大数置最大数 若跳过的四个状态取若跳过的四个状态取0110、0111、1000、1001，则，则Q3Q2Q1Q0=0101时，时

41、， 即即0123QQQQLDQ3Q2Q1Q0=0101Q3Q2Q1Q0=10100123QQQQLD例：例：用用74161构成十进制计数器。构成十进制计数器。当下一个计数脉冲一到，各置数端数据立当下一个计数脉冲一到，各置数端数据立即送到输出端，预置数端即送到输出端，预置数端D3D2D1D0=0000。DL解：当解：当74161计数到计数到Q3Q2Q1Q0=1001时，时，使使 =0，为置数创造了条件。，为置数创造了条件。电路如图所示。在连续计数脉冲的作用下，电路如图所示。在连续计数脉冲的作用下，计数器由开始从计数器由开始从0000、0001、1000、1001循环计数循环计数8421码十进制计

42、数器。码十进制计数器。Q3Q2Q1Q0=1001Q3Q2Q1Q0=00000123QQQQLD例：例：用用74161构成十进制计数器。构成十进制计数器。若例中预置数端若例中预置数端D3D2D1D00000，D3D2D1D0=0100，其余不变，得到的是，其余不变，得到的是几进制计数器？几进制计数器？是六进制计数器。计数器循环状态是是六进制计数器。计数器循环状态是010001010110011110001001例：用例：用74161构成十进制计数器。构成十进制计数器。推广推广设各置数端数据为设各置数端数据为N，构成模数为，构成模数为M的计数器，译的计数器，译码与非门必须对码与非门必须对N+M1所

43、对应的状态译码。所对应的状态译码。如如N=3(0011)、M=10，与非门必须对，与非门必须对12(1100)译码。如图所示。译码。如图所示。74161CP111QCCQ0Q1Q3TLDCrCPDDDDP74LS161Q2&构成十进制计数器构成十进制计数器CP111QCCQ0Q1Q3TLDCrCP3D2D10P74LS161Q2& 例：例：用用74LS161组成组成24进制计数器进制计数器 个位：当计数到个位：当计数到Q3Q2Q1Q0=1001时，向十位的时，向十位的P、T输出输出高电平的进位信号，并向本位计数预置端输出低电平的高电平的进位信号，并向本位计数预置端输出低电平的预置信号，使下一个

44、计数脉冲的上升沿到来时，在十位预置信号，使下一个计数脉冲的上升沿到来时，在十位十进制计数器加十进制计数器加1的同时，个位十进制计数器实现预置数的同时，个位十进制计数器实现预置数功能，将功能，将D3D2D1D0=0000装入计数器。装入计数器。实现逢实现逢24复复0功能：用一个与非门对功能：用一个与非门对24译码译码(8421码是码是00100100)当计数到当计数到24时，与非门向计时，与非门向计数器的清零端输出低电平，强迫整个计数器复位数器的清零端输出低电平，强迫整个计数器复位到全到全0状态。状态。说明：采用置数法实现计数器时，若置数端数说明：采用置数法实现计数器时，若置数端数据不是零，可能

45、出现无效状态，计数器清零后不据不是零，可能出现无效状态，计数器清零后不能立即进入有效状态循环。能立即进入有效状态循环。例例110011011111111010001001101010111100110111101111采用进位输出置数法实现。采用进位输出置数法实现。移位寄存器型计数器移位寄存器型计数器 将移位寄存器首尾相接即构成环型计数器。将移位寄存器首尾相接即构成环型计数器。不断输入时钟信号时，寄存器中的数据依次不断输入时钟信号时，寄存器中的数据依次右移。右移。nQD30扭环型计数器扭环型计数器扭环型计数器亦称约翰逊计数器。扭环型计数器亦称约翰逊计数器。将环型计数器的反馈函数将环型计数器的反

46、馈函数 ，改为，改为nQD30nQD30即为扭环型计数器。即为扭环型计数器。扭环型计数器扭环型计数器01011011011011010010101001001001无效无效循环循环10000000000100110111111111101100有效有效循环循环Q3Q2Q1Q0扭环型计数器状态转换图如图示。扭环型计数器状态转换图如图示。5.5顺序脉冲发生器顺序脉冲发生器顺序脉冲发生器：产生一组在时间上有先后顺序顺序脉冲发生器：产生一组在时间上有先后顺序的脉冲。的脉冲。用途：如在计算机中，机器执行指令时，是将一用途：如在计算机中，机器执行指令时，是将一条指令分成一些基本动作，控制器发生一系列节条指

47、令分成一些基本动作，控制器发生一系列节拍脉冲，有顺序地控制这些基本动作的完成，实拍脉冲，有顺序地控制这些基本动作的完成，实现一系列的操作或运算。现一系列的操作或运算。电路组成电路组成 计数器：按设计要求计脉冲计数器：按设计要求计脉冲CP的个数的个数 译码器：将计数器状态翻译成对应输出端译码器：将计数器状态翻译成对应输出端(脉冲信号脉冲信号)的高低电平顺序输出。的高低电平顺序输出。 0122QQQT 0120QQQT 0121QQQT 0123QQQT 0124QQQT 0126QQQT 0125QQQT 0127QQQT 5.5顺序脉冲发生器顺序脉冲发生器工作工作方式方式是异是异步的步的输入时

48、钟输入时钟脉冲脉冲输出顺序脉冲输出顺序脉冲产生竞争冒险产生竞争冒险5.5顺序脉冲发生器顺序脉冲发生器CPT0T1T2T3T4T5T6T75-50 顺序脉冲发生器波形图顺序脉冲发生器波形图尖脉冲是竞争冒尖脉冲是竞争冒险现象在译码器险现象在译码器输出端产生的干输出端产生的干扰脉冲。扰脉冲。产生干扰脉冲的状态产生干扰脉冲的状态计数器计数器的状态的状态次态次态干扰脉冲干扰脉冲窄脉冲窄脉冲0010111011110101001100000线线0线、线、2线线4线线4线、线、6线线消除干扰脉冲的方法消除干扰脉冲的方法利用输入脉冲封锁利用输入脉冲封锁译码门译码门采用扭形计数器采用扭形计数器采用环形计数器采用

49、环形计数器 利用输入脉冲封锁译码利用输入脉冲封锁译码门门用时钟脉冲封锁以消除用时钟脉冲封锁以消除干扰脉冲与清除竞争冒险干扰脉冲与清除竞争冒险时采用的方法相同，引入时采用的方法相同，引入封锁脉冲在可能产生干扰封锁脉冲在可能产生干扰脉冲的时间里封锁住译码脉冲的时间里封锁住译码门。如图门。如图 (a)示图示图(b)为其为其输出波形。输出波形。T1T2T3CP123(b)此时的顺序脉冲不再是此时的顺序脉冲不再是一个接一个。一个接一个。采用约翰逊采用约翰逊(扭环型扭环型)计数器构成顺序脉冲计数器构成顺序脉冲发生器的逻辑图如图示。发生器的逻辑图如图示。采用扭环型计数器采用扭环型计数器译码电译码电路路扭环型

50、扭环型计数器计数器特点：每次状态变化时，仅有一个触发器翻转，特点：每次状态变化时，仅有一个触发器翻转，故可消除干扰脉冲。故可消除干扰脉冲。采用扭环型计数器采用扭环型计数器四位约翰逊计数器时序及译码函数。四位约翰逊计数器时序及译码函数。表表5-10 四位约翰逊计数器时序及译码函数四位约翰逊计数器时序及译码函数Q3Q0（0线）线）Q3Q2（1线）线）Q2Q1（2线）线）Q1Q0（3线）线）Q3Q0（4线）线）Q3Q2（5线）线）Q2Q1（6线）线）Q1Q0（7线）线）0 0 0 01 0 0 01 1 0 01 1 1 01 1 1 10 1 1 10 0 1 10 0 0 101234567译码

51、函数值译码函数值触发器状态触发器状态Q3 Q2 Q1 Q0时钟脉冲时钟脉冲CP采用环型计数器采用环型计数器 特点：不需要译码器。环型计数器的有效循环中特点：不需要译码器。环型计数器的有效循环中的每一个状态都有一个的每一个状态都有一个1。每个触发器的。每个触发器的Q端就可以端就可以输出对应的脉冲。虽然计数器由一个状态到下一个输出对应的脉冲。虽然计数器由一个状态到下一个状态有两个触发器翻转，但因没有译码器，因此不状态有两个触发器翻转，但因没有译码器，因此不产生干扰脉冲。产生干扰脉冲。八位环型计数器构成的顺序脉冲发生器工作波形。八位环型计数器构成的顺序脉冲发生器工作波形。采用环型计数器采用环型计数器

52、 5.6 时序逻辑电路的设计方法时序逻辑电路的设计方法 已知逻辑电路，求状态图已知逻辑电路，求状态图分分析析步步骤骤写方程式写方程式:已知逻辑电路，求状态图已知逻辑电路，求状态图求状态方程求状态方程进行计算、列状态转换表进行计算、列状态转换表画状态转换图和时序图画状态转换图和时序图复习：时序逻辑电路的分析步骤复习：时序逻辑电路的分析步骤时序逻辑电路的设计是分析的逆过程。时序逻辑电路的设计是分析的逆过程。已知设计要求，求满足要求的逻辑电路。已知设计要求，求满足要求的逻辑电路。5.6 时序逻辑电路的设计方法时序逻辑电路的设计方法 设计步骤设计步骤 画状态转换图或状态转换表画状态转换图或状态转换表状

53、态化简状态化简确定触发器的数目、类型、状态分配（状态编确定触发器的数目、类型、状态分配（状态编码）根据码）根据2nM2n-1 ，确定触发器的数目，确定触发器的数目 求出驱动方程和输出方程求出驱动方程和输出方程按照驱动方程和输出方程画出逻辑图。按照驱动方程和输出方程画出逻辑图。检查所设计的电路能否自启动检查所设计的电路能否自启动设计注意事项设计注意事项对于用中规模集成电路设计时序电路，第四步以对于用中规模集成电路设计时序电路，第四步以后的几步就不完全适用了。后的几步就不完全适用了。由于中规模集成电路已经具有了一定的逻辑功能，由于中规模集成电路已经具有了一定的逻辑功能，因此用中规模集成电路设计电路

54、时，希望设计结因此用中规模集成电路设计电路时，希望设计结果与命题要求的逻辑功能之间有明显的对应关系，果与命题要求的逻辑功能之间有明显的对应关系，以便于修改设计。以便于修改设计。例：例：试设计一个五进制加法计数器。试设计一个五进制加法计数器。解：由于计数器能够在时钟脉冲作用下，解：由于计数器能够在时钟脉冲作用下，自动地依次从一个状态转换到下一个状态，自动地依次从一个状态转换到下一个状态，所以计数器无信号输入，只有进位输出信所以计数器无信号输入，只有进位输出信号。号。令进位输出令进位输出C=1表示有进位输出，而表示有进位输出，而C=0则表示无进位输出。则表示无进位输出。具体步骤具体步骤画状态转换图

55、或状态转换表。画状态转换图或状态转换表。 五进制加法计数器应有五个有效状态。它的状五进制加法计数器应有五个有效状态。它的状态转换图如图所示。态转换图如图所示。具体步骤具体步骤状态化简状态化简 无等价状态。无需状态化简。无等价状态。无需状态化简。状态分配状态分配 有五个状态，应用三位二进制代码（三个触有五个状态，应用三位二进制代码（三个触发器）八种组合中取其五种组合得二进制编发器）八种组合中取其五种组合得二进制编码的状态转换图。码的状态转换图。具体步骤具体步骤求状态方程、驱动方程、输出方程求状态方程、驱动方程、输出方程 根据图根据图5-51，画出次态卡诺图和进位输出的卡诺图，画出次态卡诺图和进位

56、输出的卡诺图(图图5-52)，并将其分解成小卡诺图，并将其分解成小卡诺图(图图5-53)。nnnnQQQQ21012nnnnnQQQQQ101011nnnQQQ0210具体步骤具体步骤nnnnQQQQ21012nnnnnQQQQQ101011nnnQQQ0210nQC2具体步骤具体步骤nnnnQQQQ21012nnnnnQQQQQ101011nnnQQQ0210nQC2状态方程的形式，应与选状态方程的形式，应与选用的触发器的特性方程的用的触发器的特性方程的形式相似。以便于状态方形式相似。以便于状态方程和特性方程对比，求出程和特性方程对比，求出驱动方程。驱动方程。nnnQKQJQ1nnnYQQX

57、Q1nnQXQ1nnQQ1比较得：比较得：J=XYK 比较得：比较得：J=X K=1比较得：比较得：J=K=1nnQQJ10212KnQJ01nQK02nQJ2010K 具体步骤具体步骤根据驱动方程和输出方程画出逻辑图，根据驱动方程和输出方程画出逻辑图，如图如图5-54示。示。nnQQJ10212KnQJ01nQK02nQJ2010K具体步骤具体步骤检查能否自启动，结果为能自启动检查能否自启动，结果为能自启动若选用若选用D触发器，状态方程为触发器，状态方程为 nnnQQQ1012nnnnnnnQQQQQQQ10101011nnnQQQ0210进而求得驱动方程：进而求得驱动方程： nnQQD10

58、2nnQQD101nnQQD020根据驱动方程和输出方程画出的根据驱动方程和输出方程画出的D触发触发器构成的计数器如图所示。器构成的计数器如图所示。 nnQQD102nnQQD101nnQQD020检查结果能自启动。状态转换图如图所示。检查结果能自启动。状态转换图如图所示。例例5-9 ：试设计一个串行数据试设计一个串行数据1111序列检测器。连序列检测器。连续输入四个或四个以上个续输入四个或四个以上个1时，输出时，输出F为为1，否则否则F为为0。解：根据题意该电路只有一个输入端解：根据题意该电路只有一个输入端X，检测结，检测结果或者为果或者为1或者为或者为0。故也只有一个输出端。故也只有一个输

59、出端F。令：。令： S0：没输入：没输入1以前的状态；以前的状态； S1：输入一个：输入一个1后的状态；后的状态； S2：连续输入两个：连续输入两个1以后的状态；以后的状态； S3：连续输人三个：连续输人三个1以后的状态；以后的状态； S4：连续输入四个或四个以上个：连续输入四个或四个以上个1的状态。的状态。例例5-9：列状态转换列状态转换(表表5-9)所示，画状态转换图所示，画状态转换图(图图5-58)。XSn+1/FSnS0S1S2S3S4S0/0 S1/00 1S0/0 S2/0S0/0 S3/0S0/0 S4/1S0/0 S4/1表表5-9检测器状态表检测器状态表S0S1S4S2S30

60、/00/00/00/00/01/01/01/01/11/1图图5-58 检测器状态图检测器状态图X/F输入相同，输出相同，输入相同，输出相同，次态相同，等价合并。次态相同，等价合并。用用S3表示表示得到的最简状态转换图如图所示。得到的最简状态转换图如图所示。S0S1S2S31/01/01/01/10/00/00/00/0例例5-9：nnnnnQQXXQXQQ212111 nnQXQ112nnQXQF21由状态方程求得驱动方程为：由状态方程求得驱动方程为：nnQQXD211 nQXD12 由于两个触发器的四种状态组合，均为有由于两个触发器的四种状态组合，均为有效状态，没有无效状态，不存在能否自启

61、动效状态，没有无效状态，不存在能否自启动的问题。的问题。根据驱动方程和输出方程画出逻辑图如图根据驱动方程和输出方程画出逻辑图如图5-61所示。所示。nnnQQXQ2111 nnQXQ112 试设计一个能控制光点右移、左移、停止试设计一个能控制光点右移、左移、停止的控制电路。的控制电路。光点右移表示电机正转，光点左移表示电光点右移表示电机正转，光点左移表示电机反转，光点停止移动表示电机停转。机反转，光点停止移动表示电机停转。电机运转规律如下：正转电机运转规律如下：正转20秒秒停停10秒秒反转反转20秒秒停停10秒秒正转正转20秒秒。例例5-11解：光点移动可通过发光二极管的亮、灭变化显解：光点移

62、动可通过发光二极管的亮、灭变化显示出来。为此控制电路应包含两部分：发光二极示出来。为此控制电路应包含两部分：发光二极管的驱动电路和产生控制脉冲的电路。管的驱动电路和产生控制脉冲的电路。如果四个发光二极管中只有一个亮，并能从左向如果四个发光二极管中只有一个亮，并能从左向右或从右向左依次亮，就形成了光点的移动。右或从右向左依次亮，就形成了光点的移动。 四位双向移位寄存器四位双向移位寄存器74194具有送数、左移、右移、具有送数、左移、右移、保持功能。用保持功能。用74194驱动发光二极管，便可得到符驱动发光二极管，便可得到符合题目要求的功能。合题目要求的功能。例例5-11例例5-11S1S0=11

63、送数，送数，S1S0=01右移右移 20秒，秒，S1S0=10左移左移 20秒，秒，S1S0=00保持保持 10秒。秒。QAQBQCQD=1000环型环型移位移位六进制六进制计数器计数器74161构成六进制计数器。构成六进制计数器。Q2Q1Q0为为74138地址地址输入输入A2A1A0，产生所需的，产生所需的S1S0的脉冲序列。真的脉冲序列。真值表如表值表如表5-12示。示。表表5-10 六进制计数器真值表六进制计数器真值表送数送数右移右移右移右移保持保持左移左移左移左移保持保持1 10 10 10 01 01 00 0 0 0 00 0 10 1 00 1 11 0 01 0 1011111

64、1S1 S0Q2 Q1 Q0M说说 明明寄存器控制寄存器控制计数器状态计数器状态控控 制制例例5-11第五章作业：第五章作业：5-45-6 5-125-1974194的外引脚排列图的外引脚排列图二二五五十进制异步加法计数器十进制异步加法计数器二二五五十进制异步加法计数器十进制异步加法计数器74290（T1290）的逻辑图如图所示。）的逻辑图如图所示。 二进制计数二进制计数五进制计数器五进制计数器8421码十进制计数器码十进制计数器5421码十进制计数器码十进制计数器复复位位置位置位74290的应用：的应用：实现二进制和五进制计数实现二进制和五进制计数实现实现8421码十进制计数：码十进制计数：

65、52=10二二五五十进制异步加法计数器十进制异步加法计数器实现实现5421码模码模10计数计数1 1 0 01 0 1 11 0 1 01 0 0 11 0 0 00 1 0 00 0 1 10 0 1 00 0 0 1 0 0 0 0Q0Q3Q2Q15 4 2 1预置数预置数 只要在置入端加入负脉冲，就可以对计数只要在置入端加入负脉冲，就可以对计数器置数，器置数，Q3Q2Q1Q0=D3D2D1D0。加加/减计数减计数 M=0，做加法计数，做加法计数，M=1时，做减法计时，做减法计数。数。利用允许端可以使多利用允许端可以使多片级联为同步工作方片级联为同步工作方式。低位片计数器的式。低位片计数器

66、的MAX/MIN接到高位接到高位片的允许输入端，这片的允许输入端，这样，只有计数到最大样，只有计数到最大/最小时，才允许高最小时，才允许高位片计数器计数，否位片计数器计数，否则不允许计数。则不允许计数。 可逆（加可逆（加/减）计数器减）计数器保持保持 允许端为低电平时，做加允许端为低电平时，做加/减计数。减计数。为高电平时，加减计数器处于保持状态。为高电平时，加减计数器处于保持状态。 例：例：用用74LS161组成组成24进制计数器进制计数器 个位：当计数到个位：当计数到Q3Q2Q1Q0=1001时，向十位的时，向十位的P、T输出输出高电平的进位信号，并向本位计数预置端输出低电平的高电平的进位信号，并向本位计数预置端输出低电平的预置信号，使下一个计数脉冲的上升沿到来时，在十位预置信号，使下一个计数脉冲的上升沿到来时，在十位十进制计数器加十进制计数器加1的同时，个位十进制计数器实现预置数的同时，个位十进制计数器实现预置数功能，将功能，将D3D2D1D0=0000装入计数器。装入计数器。实现逢实现逢24复复0功能：用一个与非门对功能：用一个与非门对24译码译码(8421码是码是001001