简易数字信号传输性能分析仪

《简易数字信号传输性能分析仪》由会员分享，可在线阅读，更多相关《简易数字信号传输性能分析仪（12页珍藏版）》请在装配图网上搜索。

1、简易数字信号传输性能分析仪的设计摘要：本简易数字信号传输性能分析仪采用FPGA产生数字基带信号和伪随机噪声信号，让数字基带信号分别通过由拨码开关来选择的3个不同截止频率的有源低通滤波器，然后与伪随机噪声信号叠加，并将该叠加后信号送入数字信号分析电路。数字信号分析电路首先对接收到的信号进行预处理，主要进行滤波和整型等工作。预处理后的信号送往FPGA，进行同步时钟电路的提取。利用提取的同步时钟，观察接收到信号的眼图，并根据眼图来判别数字信号通过不同信道和叠加不同噪声后的传输性能。该数字信号传输性能分析仪较好地完成了设计的基本与发挥部分的要求。关键词：数字基带信号 数字锁相环 同步时钟 眼图1. 方

2、案设计与论证1.1方案比较与选择1.1.1数字信号和伪随机信号发生器方案一：采用硬件电路来实现。利用线性反馈移位寄存器来产生输出数字信号和伪随机信号的m序列。对于移位级数较少的m序列硬件电路较为简单，且能方便快捷地实现，但是难于实现级数较高的m序列的产生。方案二：采用FPGA芯片，运用VHDL语言来实现。在QUARTUS II 8.0 软件里利用VHDL语言来构建移位寄存器，以此来实现数字信号和伪随机信号发生器。利用VHDL语言能简单、快捷实现任意级数的m序列,便于利用示波器观察，同时可以实时调整m序列。综上所述，利用FPGA可以在短时间内及时完成数字信号及伪随机信号的产生，且便于实时调整、修

3、改与验证是否产生了正确的数字信号和伪随机信号。1.1.2三个低通滤波器和后级低通滤波器方案一：利用无源元件R、L、C组成来实现。无源滤波器具有成本低，运行稳定，容量大的优点。但其谐波滤除率低，对基波的无功补偿也是一定的。方案二：利用有源滤波的方法来实现。有源滤波器除了可以滤除谐波外，同时还可以动态补偿无功功率，反映动作迅速，滤除谐波可达到95%以上，补偿无功细致。综上所述，因数字信号发生器送出的信号频率较低，谐波滤除率要求高，所以在分别进行截止频率为100KHz、200KHz、500KHz的滤波时用有源低通滤波器来实现。而后级滤波器需要滤除叠加的频率较高的伪随机噪声，故采用运行稳定容量大的无源

4、低通滤波器来实现。1.1.3可调增益放大器和加法器方案一：利用集成DAC芯片来实现。根据题目要求，伪随机信号的输出幅度V3需在100mVTTL电平之间可调，因此可以利用数模转换芯片里的电阻网络来实现伪随机信号的幅度可调。但利用数模转换芯片存在着控制的数字量与最后的增益不成线性关系，会造成增益的调节不均匀，精度下降等问题。方案二：用非易失性数控电位器改变电阻的方法来实现。非易失性电位器具有无噪声、寿命长、阻值程控改变、设定阻值掉电记忆等特点。但非易失性数控电位器对于软件编程实现复杂，考虑时间紧张，此方案不作为最终方案。方案三：采用高增益可调、输出低噪声、宽带放大器VCA810来实现。VCA810

5、具有以dB为单位进行调节，可调增益为正负40dB的特性。利用电位器对输入的负电压进行分压来调节输出增益。综上所述，基于宽带放大器VCA810来实现增益可调实现起来简便，硬件电路简单。所以选择方案三利用VCA810来改变伪随机信号的输出幅度在100mVTTL电平之间的变化。1.2 方案描述 本设计通过FPGA来产生数字基带信号和噪声信号，在发挥部分，还对数字基带信号进行了曼切斯特编码，让基带信号通过由低通滤波器模拟的信道。根据题目要求，设计了三个不同截止频率的低通滤波器，截止频率分别为100KHz、200KHz和500KHz，通过拨码开关来选择三个低通滤波器。噪声电路部分还设计了相关增益电路，所

6、产生的噪声与经过信道的数字基带信号叠加后送入数字信号分析电路进行处理。数字信号分析电路首先对接收到的信号进行预处理，主要进行滤波和整型等工作。预处理后的信号送往FPGA，进行同步时钟电路的提取。利用提取的同步时钟，观察接收到信号的眼图，并根据眼图来判别数字信号通过不同信道和叠加不同噪声后的传输性能。2. 理论分析与计算2.1低通滤波器设计滤波器设计可分为巴特沃思、切比雪夫和贝塞尔滤波器。在此处设计的低通滤波器电路为巴特沃思低通滤波器。根据题目要求，需要设计100KHz、200KHz和500KHz的低通滤波器，为了使硬件电路在满足指标要求的条件下尽可能简单，设计的100KHz和200KHz均为4

7、阶的有源低通巴特沃思滤波器，而500KHz的滤波器为6阶的有源低通巴特沃思滤波器。n阶巴特沃思低通滤波器的传递函数为故4阶和6阶巴特沃思低通滤波器的传递函数分别为和。由于题目要求带外衰减不少于40dB/十倍频程、截止频率误差绝对值不大于10%及通带增益在0.24倍范围内可调，因此利用Filter Solutions2009软件设计了有源滤波器电路，并根据软件仿真电路图及结合元件的标称值来选择和调整运放的外围器件，以此来达到题目设计的要求。在设计好此模块电路后，对此模块电路进行调试时发现此电路并未完全达到要求，于是根据理论分析及元件存在的固有误差，又进行了电阻电容适当的修改，最终达到了题目中滤波

8、器设计的指标要求。2.2 M序列数字信号产生m序列即最长线性反馈移位寄存器序列，它是由带线性反馈的移存器产生的周期最长的序列。m序列可以利用 n 级移位寄存器产生，可能产生的最长周期为 2n- 1。m序列发生器的结构主要分为两类， 一类称为简单型码序列发生器，另一类称为模块型码序列发生器。图1为一般的线性反馈移存器原理框图。an-1an-2a1a0C0=1C1Cn-1Cn图1线性反馈以为寄存器原理设一个n级移存器的初始状态为：a-1 a-2 a-3 a-n，经过次移位后，状态变为a0 a-1a-n+1。经过n次移位后，状态为an-1 an-2a0，再移位1次时，移存器左端新得到的输入an，如下

9、所示，可以写为：an=c1an-1 c2an-2cn-1a1cna0=i=1ncian-ici的取值决定了移位寄存器的反馈连接和序列的结构，故 ci是一个很重要的参量。用特征方程表示为：fx=c0+c1x+c2 x2+cn xn=i=1nci xi的m序列和伪随机信号的m序列。数字信号的m序列和伪随机信号的m序列根据以上算法通过FPGA来构建产生。2.3同步信号提取曼切斯特码因其可从数据流中提取同步时钟而被广泛应用于数字通信。m序列与发送时钟clk异或得到曼码。尽管对m序列进行曼切斯特编码后使实际数据流速率提高了一倍，但它适于收信端直接从数据流中提取位同步时钟。同步时钟提取方法：利用锁相环来提

10、取曼码中的位同步时钟。在衰落型信道或无线信道中，因衰落发生等因素，锁相环便可能在两种锁定相位间变化而导致解码出错。因此对于本设计，采用自动相位校正的锁相同步提取法。提取电路如图2所示。其中VCO也是锁定在曼码流时钟上，电路锁定后，从Q1和Q2可获得不同解码方法所需的同步时钟。2.4眼图显示方法所谓眼图，是指通过示波器观察接收端的基带信号波形，从而估计和调整系统性能的一种方法，因为在传输二进制信号波形时，示波器显示的图形很像人的眼睛，故名为“眼图”。具体做法是：用一个示波器跨接在抽样判决器的输入端，然后调整示波器水平扫描周期，使其与接收码元的周期同步。通过外触发，此时可以从示波器显示的图形上，观

11、察码间干扰和信道噪声等因素影响的情况，从而估计系统性能的优劣程度。对于本设计在求和电路处将伪随机噪声与数字信号相加后送无源LC低通滤波器。滤波器器将会输出无码间串扰的双极性基带波形，用示波器观察它，并将示波器扫描周期调整到码元周期，由于示波器的余辉作用，扫描所得的每一个码元波形将重叠在一起，形成一个线迹细而清晰的大“眼睛”。眼图的“眼睛”张开越大，且眼图与端正，表示码间串扰越小；反之，表示码间串扰越大。当存在噪声是，眼图的线迹变成了比较模糊的带状的线，噪声越大，线条月初，越模糊，“眼睛”张开越小。3.电路与程序设计3.1系统框图系统总体设计框图如下图3所示。 图3 系统总体设计方框图 此简易数

12、字信号传输性能分析仪是通过FPGA来产生数字基带信号和伪随机噪声信号，通过硬件电路处理后观察每一个测试点，并在相应位置处观察眼图。其中硬件电路的设计框图如上图所示，包括低通滤波器设计，以及伪随机噪声通过耦合电容叠加到数字基带信号上之后观察输出的眼图。在发挥部分，通过数字信号分析电路将信号中的同步时钟提取出来，并观察数字信号分析电路后的输出信号。3.2主要模块电路3.2.1低通滤波电路设计前级三个低通滤波器利用有源元件NE5534和TL082来实现。根据题目要求，需要设计三个截止频率分别为100KHz、200KHz、500KHz低通滤波器来滤除数字信号。根据题目要求滤波器带外衰减不少于40dB/

13、十倍频程，且截止频率误差绝对值不大于10%。滤波器的通带增益在0.24.0范围内可调。因此，利用Filter Solutions 2009 软件根据题目要求来仿真。（1）100KHz低通滤波器仿真设置为Butterworth低通滤波器，通带频率为100KHz，阶数设置为4阶。其仿真电路如下图4所示，而仿真波形图见附图1。 图4 100KHz低通滤波器仿真电路图（2）200KHz低通滤波器为了便于PCB布板，以及尽可能在达到要求的条件下使硬件电路简单，所以仿真设置也为4阶低通Butterworth滤波器，通带频率为200KHz。其仿真电路如图5所示，其仿真波形见附图2。 图5 200KHz低通滤

14、波器仿真电路图（3）500KHz低通滤波器为了尽可能使硬件电路简单，用6阶RC有源电路来实现。其设置也为Butterworth低通滤波器。其仿真电路如图6所示：其仿真波形图见附图3。 图6 500KHz仿真电路图（4）后级低通滤波器设计后级由于加入了伪随机高频信号，需要进行滤波后才能有效的提取数字信号中的同步信号。根据前述的方案论证，后级低通滤波器采用了无源LC低通滤波器，同样利用了Filter Solutions 2009这个软件来设计。在设计此无源低通滤波器时，首先考虑到电感难以配参数值，因此事先考虑好电感标称值，再根据实际情况调整相应电容的值。其设计出得电路如图7所示。 图7 1MHz无

15、源低通滤波器电路 3.2.2 高频增益放大器电路设计 高频增益放大器电路利用集成芯片VCA810模块来实现。伪随机信号通过集成运放AD811跟随后送VCA810增益放大器模块电路进行增益调节。此增益放大电路主要由VCA810的供负电压端通过电位器来调节所供的负电压来改便放大器的增益，以此来达到题目要求的伪随机信号峰峰值在100mVTTL电平。此模块电路的增益控制电路图如图8所示。 图8 增益控制电路3.2.3数字信号分析电路利用FPGA来将无源低通滤波器输出后的信号进行软件处理（数字锁相）来实现同步信号的提取。3.3系统软件与流程图 软件主要实现了数字基带信号的产生和伪随机噪声信号的产生，且在

16、发挥部分实现了数字锁相将同步信号提取出来。软件流程图如图7所示。开始上电初始化产生伪随机序列按键调码率产生不同速率的m序列及其同步时钟将V1进行曼切斯特编码提取同步信号结束图7 具体流程图数字信号和伪随机信号产生采用FPGA设计m序列发生器。通过写入VHDL语言，在FPGA中实现m序列移位寄存器结构，并最终产生m序列。为了实现数字信号的数据率为10-100Kbps，并可按10Kbps步进可调，采用按键控制时钟从而控制频率的大小，并做到步进可调。而为了伪随机信号的数据率为10Mbps，需要对FPGA产生的信号进行分频，将产生20Mbps的信号分频为10Mbps。数字信号分析部分具有对同步信号的提

17、取，由Quartus 软件平台设计锁相环电路，并对其进行仿真，编译，测试和下载。4.系统测试与数据分析4.1测试仪器 测试所用仪器设备如表1所示。表1 测试仪器清单序号仪器型号数量1双踪示波器12信号发生器13数字万用表14直流稳压电源14.2测试方法及步骤步骤一： 测试电路是否有短路及断路状况的出现，以避免烧坏整个测试电路板。步骤二： 从信号输入开始逐级测试各个模块电路，验证各级输出电路的信号是否与理论分析情况相同。若有异常情况出现的情况下，应立即断掉电源逐级检查。步骤三：在整机检查信号通过之后，确认整个设计系统没有问题后。在逐个测试题目中要求测试的测试数据，并将测试数据记录下来。步骤四：将

18、测试数据制成表格。4.3相关测试数据4.3.1基本要求测试结果 表1 基本测试结果项目要求实际测试完成情况产生数字信号和伪随机信号为m序列在示波器上观察V1，与事先利用其特征多项式计算出的m序列作对比，两者相符合完成数据率为10-100kbps步进10kbps可调误差不大于1%在示波器上观测V1的时钟信号，在10-100kbps内可调，且每按键一次其频率增加10KHz即数据率按10kbps步进可调。完成输出信号为TTL电平在示波器上观测v1的Vpp为3.3v滤波器带外抑制不少于40dB/十倍频程45.6dB/十倍频程截止频率分别为100kHz、200kHz、500kHz误差小于10%100kH

19、z：101 kHz 1%200kHz：210 kHz 5%500kHz：508kHz 1.5%误差均小于10%通带增益在0.2-4.0范围内可调0.2-4.0范围内可调完成伪随机信号数据率为10Mbps在示波器上观察V3的时钟信号，其频率为10MHz，即伪随机信号数据率为10Mbps。完成输出VPP为100mV且误差不大于10%即90-110mv完成观察输出信号与同步时钟的眼图在示波器上观察到V2a的信号眼图，完成4.3.2 发挥部分测试结果表2 发挥部分测试结果项目要求实际测试完成情况输出数字信号采用曼切斯特编码用双踪在示波器中观察V1即其采用曼彻斯特编码后的波形，可看到当V1为1时，对应的

20、编码波形为0到1变化的上升沿；当V1为0时，对应的编码波形为1到0变化的下降沿；符合曼彻斯特码编码规则。完成在编码后经过干扰后的信号中，提取同步信号用双踪在示波器观察在编码后经过干扰后的信号中提取出的同步信号与原本的时钟信号两者同步且频率相同。 完成伪随机信号输出信号幅度可调，并且VPP为100mv-TTL电平完成在尽量低的信噪比中提取出同步信号完成参考文献：1樊昌信，曹丽娜编著.通信原理.第6版.北京：国防工业出版社.20102康华光主编.电子技术基础.模拟部分.第五版.北京：高等教育出版社.2006.3潘松，黄继业编著.EDA技术使用教程.第三版.北京：科学出版社，2006.附录附图1 100KHz低通滤波器仿真波形附图2 200KHz低通滤波器仿真波形图附图3 500KHz低通滤波器仿真波形图附图4 高频增益放大器电路部分原理图说明：由于滤波器电路的原理图在仿真部分已给出，在此不再例举出三个滤波器电路的原理图。11