数字电子技术期末复习资料.

《数字电子技术期末复习资料.》由会员分享，可在线阅读，更多相关《数字电子技术期末复习资料.（21页珍藏版）》请在装配图网上搜索。

1、数字电子技术复习一、单选题A2AiAo=000 时，输岀1.74LS138是3线一8线译码器，译码为输岀低电平有效，若输入为 -二：应为（A ）。A. 11111110 B.11011111 C.11110111 D.111110112.以下电路中可以实现线与”功能的有BA. 与非门B.三态输岀门C.集电极开路门 D.不定+,当 J4-C = l 时，DA. -B.1 / 16# / 16C.# / 16D.- 14分别用 8421BCD 码表示（10011000）2 为（B）（ 2 分）A. 230 B.98 C.9805. 已知R、S是或非门构成的基本RS触发器输入端，则约束条件为BA.

2、RS=0 B.R+S=1 C.RS=1 D.R+S=06. 由两个TTL或非门构成的基本RS触发器的置0端及置1端初始态均为高电平，若同时由高电平跳到低电平，则触发器状态应变为DA. 置0 B.置1 C.保持D.不定7. 以下电路中常用于总线应用的有AA. TSL门B.OC门C.漏极开路门 D.CMOS与非门8. 功能最全的触发器是（B）A. 主从RS触发器B.JK触发器B. 同步RS触发器D.D触发器9. 存在约束条件的触发器是AA. 基本RS触发器B.D锁存器C. 主从JK触发器D.D触发器10. 数字电路中使用的数制是（A ）。A. 二进制B. 八进制C.十进制D.十六进制11. 在四变

3、量卡诺图中，逻辑上不相邻的一组最小项为：（D）A. m 1 与 m3B. m4与 m6Cm 与 m13C. m2与 ms12. 仅具有 置0”置1”保持”翻转”功能的触发器是AA. JK触发器；B.T触发器；C. D触发器；D.T 触发器。13. 下列触发器具有空翻现象（B ）A. 边沿D触发器B.同步D触发器C.主从JK触发器14. 设计一个6进制的同步计数器，需要个触发器。AA. 3 B.4 C.5 D.615.42 .下列关于74LS194的描述，A是错误的。A. 74LS194是通用移位寄存器，可以实现四种基本移位功能B. 74LS194无法实现同步清零C. 是双向移位寄存器D. 74

4、LS194的清零端子是以异步方式工作的16. 有一个与非门构成的基本RS触发器，欲使该触发器保持原态，则输入信号应为_B。A.S=R=O B.S=R=1 C.S=1,R=0 D.S=0,R=117. 由与非门构成的基本RS触发器，当.时，则（A）。A.Q=1 B.Q=0 C.Q 不变 D.Q 不定18.74LS138是3线一8线译码器，译码为输岀低电平有效，若输入为人2人人。=110时，输岀应为（a）。A.10111111 B.11111110 C.11111101 D.1111101119. n个触发器的最大状态数是_C_。A.n B.2nC.2n D.2n-120. 不能用作计数器的触发器

5、是AA.同步RS触发器B.边沿D触发器C.边沿JK触发器21.5 对于T触发器，若原态 Q=0，欲使新态Qn+1=1，应使输入T=DA. 0B. 不确定C. QD. _22. 对于CMOS门电路，以下说法错误的是AA. 输入端悬空会造成逻辑出错B. 输入端接510KQ的大电阻接地相当于接高电平C. 输入端接510 Q的小电阻接地相当于接低电平D. 噪声容限与电源电压有关23. TTL门电路输入端悬空时，应视为AA.高电平B.低电平C.零电平D.不定24. 摩尔型时序逻辑电路的输出BA.只与当时外输入信号有关B.只与当时电路内部状态有关C.与外输入和内部状态都有关D.以上三种说法都对25. 由或

6、非门组成的基本RS触发器，当R=1，S=0时，则是BA.Q=0 B.Q=1 C.无效状态D.保持状态26. 已知Q1Q2Q3Q4是同步十进制计数器的输岀，若以Q3作为进位。则其周期和正脉冲宽度是BA. 10个cp脉冲，正脉冲宽度为1个cp周期B. 10个cp脉冲，正脉冲宽度为 2个cp周期C. 10个cp脉冲，正脉冲宽度为 4个cp周期D. 10个cp脉冲，正脉冲宽度为8个cp周期已知R、S是或非门构成的基本RS触发器输入端，则约束条件为B3 / 16A.RS=O B.R+S=1 C.RS=1 D.R+S=O27. 寄存器由组成。CA. 门电路B. 触发器C. 触发器和具有控制作用的门电路。2

7、9在四变量卡诺图中，逻辑上不相邻的一组最小项为：（D）A. m i 与 m3B. m4与 m6C. m5 与 mi3D. m2与 ms30 在下列触发器中，有约束条件的是CA.主从JK触发器B.主从D触发器C. 同步RS触发器D.边沿D触发器31. 电路的输岀状态仅与当前的输入信号有关，与前一时刻的输岀无关，这种电路为AA.组合电路B.时序电路C.门电路D.分立元件32. 二进制数1011012和下列数中（B）相等A. 4610B. 2D16C. 548D. 101101BCD33. 寄存器在电路组成上的特点是BA. 有CP输入端，无数据输入端B. 有CP输入端和数据输入端C. 无CP输入端，

8、有数据输入端D. CP输入端与数据输入端相连34. TTL与非门的输入端在以下4种接法中，在逻辑上属于输入低电平的是DA. 输入端经10k Q电阻接地B. 输入端接同类与非门的输岀电压3.6VC. 输入端悬空D. 输入端经51 Q电阻接地35. 异步计数器设计时，比同步计数器设计多增加的步骤是CA.画原始状态转换图B.进行状态编码C.求时钟方程D.求驱动方程36 某电视机水平-垂直扫描发生器需要一个分频器将31500Hz的脉冲转换为60Hz的脉冲，欲构成此分频器至少需要。个触发器。AA.10 B.60 C.525 D.3150037.4 / 1664选1数据选择器构成逻辑函数产生器的电路连接如

9、图所示，该电路实现的逻辑A.Y=AB函数是C37.5 / 16B. AE + ABC. AE + ABD. YA+B38. 逻辑函数F(A,B,C)=AB+BC+的最小项标准式为(D)A. F(A,B,C)=E m(0,2,4)B. F(A,B,C)=E m(1,5,6,7)C. F(A,B,C)= E m(0,2,3,4)D. F(A,B,C)=E m(3,4,6,7)39. 含有n个变量的逻辑函数包含( C)个最小项。A.n B.2nC.2n D .n240. 存在约束条件的触发器是AA.基本RS触发器B.D锁存器C.主从JK触发器D.D触发器 标准答案：A41. 四输入的译码器，其输岀端

10、最多为（D ）。A.4 个 B.8 个 C.10 个 D.16 个42 仅具有 翻转”功能的触发器叫AA.JK触发器B.T触发器C.D触发器43. TTL门电路输入端悬空时，应视为AA.高电平B.低电平C.零电平D.不定44. 定时器和计数器是同一个概念，具有相同的电路结构，通常对脉冲的计数，是计算事件发生的次数，称 为计数器.DA.偶发B. 上升沿C.下降沿D.周期性45 一个4位二进制加法计数器初始状态为 0000，经过2008次CP触发后它的状态将变为 CA.0000 B.0110 C.1000 D.100146. 逻辑函数? _丄一卫的最简与或式为（A）。F=AB+ACF= A-BCB

11、._ F=AB+BCD FABC47. 如果对键盘上108个符号进行二进制编码，则编码器输出至少（）位二进制数码才能满足要求。BA.6 B.7 C.8 D.948.4个触发器可以构成位二进制计数器。CA.6位B.5位C.4位D.3位49. 一位8421BCD码十进制计数器至少需要个触发器。BA.3个B.4个C.5个D.6个50. 利用M进制计数器构成 N （ N v M ）进制计数器，异步清 0法或异步置0法用于产生清0或置0信号的 状态是AA. S n-iB. Sn-2C. SnD. Sn+1二、填空题1. ( 95.12) 10=10010101.00010010 8421BCD2. 三态

12、逻辑电路有三种状态，分别是高电平 | 低电平和 高阻态3 当T触发器的T=1时，触发器具有功能翻转4. 在状态图中，只要包含有一个循环的时序电路都可称为计数器。5. 产生序列11101000，至少需要_3_个触发器。6. TTL与非门多余端的处理方法是将多余输入端接高电平。7. 函数X 的反演式丨=;函数，_的对偶式8 / 16# / 168. 门电路使用时需要外接负载电阻和电源的是OC门9. (10111.011) b23.375d10. (465.4) o309.5d11.图中能实现TTL门的功能与非12. 多个OC门输岀端并联到一起可实现线与功能。13. 请将下列各数按从大到小的顺序依次

13、排列：(246)。； (165)d ； (10100111)b ; (A4) h14. 在下列JK触发器、RS触发器、D触发器和T触发器四种触发器中，具有保持、置1、置0和翻转功能的触发器是 JK触发器15. 优先编码器74LS148输入为*，的优先级最高，输岀为、 I、 一。当选通输入端宀:na 二。，其余输入端为1时，爲兀吒应为_00j16. 用二进制代码表示十进制数85时，至少需要 位二进制。17. 触发器可以记录 _位二进制码。18. 在门电路中接口电路的作用 驱动作用19. (316) 10=001100010110_ 8421BCD20. ( 0.1001 ) 2=0.56251。

14、21. CMOS门电路的静态功耗很低，随着输入信号频率的增加，功耗也会一增加_。22. TTL集成JK触发器正常工作时，其和=端应接_低_ 电平。23. 一个基本RS触发器在正常工作时，它的约束条件是茹空，则它不允许输入 $ =_0_且* =_0_的信号。24. 与TTL门电路相比，CMOS电路具有结构简单，便于_提直_集成的优点。25. 三态门是在普通门的基础上增加控制_电路构成的，它的三种输岀状态是高电平、低电平和高阻态。26. 对于JK触发器，若J=K，则可完成_T_触发器的逻辑功能。.截止27. 在三极管开关电路中，如果输入电平为低电平，三极管的工作状态是28. 触发器有_1个稳定状态

15、。29. 十进制数（21.125 ）转化成二进制数是 10101.00130. 一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是SR=0三、判断题1. 在门电路使用中，TTL与非门闲置输入端悬空。（乃2. 在门电路基本功能电路中，电平偏移结构中的二极管导通，输岀为高电平。（）3.4个触发器可以构成 4位二进制计数器。（4.38 当时序逻辑电路存在有效循环时该电路能自启动。（马5.电路的输岀状态仅与当前的输入信号有关，与前一时刻的输岀无关，这种电路为分立元件。6.77 CMOS OD门（漏极开路门）的输岀端可以直接相连，实现线与。（7. 一个班级中有四个班委委员，如

16、果要开班委会，必须这四个班委委员全部同意才能召开，其逻辑关系属 于或逻辑关系。（冯8. 存储8位二进制信息要 4个触发器。（X）9. 进制计数器有十个触发器组成。（X）10 在使用三极管的门电路中OC门实际是发射极开路门。（）11 同步时序电路和异步时序电路比较，其差异在于后者没有稳定状态。（X12. 所有门电路都可以用于总线传输。（X13. 位二进制编码器有 3个输入端，8个输岀端。（）14. 寄存器属于时序逻辑电路。（015.4位二进制计数器有 8个计数状态。（X16.8421BCD码是有权的二-十进制编码。（）17. 数值比较器在比较两个多位数的大小时，是按照从低位到高位的顺序逐位比较的

17、；（X）18. 基本RS触发器没有时钟。（019.12 把一个5进制计数器与一个 10进制计数器串联可得到15进制计数器。（X20.1 + 1=1符合或”逻辑关系。（021. RS触发器的约束条件 RS=0表示不允许岀现 R=S=1的输入。（022. 高速CMOS电路（74HC ）在工作速度方面与TTL电路的74LS系列相当。（X23. 主从触发器和边沿触发器都是脉冲边沿触发。（024. 高速CMOS电路中HCT系列还同TTL电平兼容，扩大了应用范围。（025. 若将一个TTL异或门（设输入端为 A、B）当反相器使用，则A、B端应连接A或B中有1。（026. 因为逻辑式 A+AB=A，所以两边

18、同时减去 A，得AB=0。（X27. 图1所示三态门在務I时，丫的输岀状态是高阻态。（）28 TTL OC门（集电极开路门）的输岀端可以直接相连，实现线与。（）29 RS触发器、JK触发器均具有状态翻转功能。（X30. 对于CMOS门电路，噪声容限与电源电压有关（031. 对于LSTTL与非门电路，输入端接低电平时有电流从门电路中流岀。（032. 具有异步Sd、Rd端的D触发器也能够成防抖动开关。（033. 要组成六进制计数器，至少应有3个触发器。（034异步加法计数器应将低位的Q端与高位的CP端相连接。（X(X个接高电平35. 共阴极LED数码管要用“ 0电平驱动；共阳极 LED数码管要用“

19、 1电平驱动。（036. 任何时候D触发器的输岀都与输入相同。（X37. 最小项，顾名思义就是指的乘积项中变量个数尽可能的少。（）38. 国产TTL电路CT4000相当于国际 SN54/74LS系列。（“39. 普通编码器和优先编码器在某一时刻都只能输入一个编码信号。（X）40 两输入端四与非门器件74LS00与7400的逻辑功能完全相同。（41.对于COMS门电路而言，输入端经过电阻接地与接逻辑高电平等效。（X42 把一个五进制计数器与一个四进制计数器串联可得到20进制计数器。（“43. 能将输入信号转变为二进制代码的电路称为译码器。（X44. 八路数据分配器的地址输入（选择控制）端有 8个

20、。（X45. 逻辑函数的表达方式有真值表、逻辑函数表达式、逻辑电路图、卡诺图、状态表。（X46. 存在约束条件的触发器是D锁存器。（X47. 三极管工作在截止状态的条件是输入电压大于三极管的开启电压。（W48. 因为逻辑式A+ （ A+B ） =B+（A+B）是成立的，所以等式两边同时减去（ A+B ），得A=B也是成立的。（）49. 因为逻辑式 A+AB=A，所以B=1。（X50. 模拟信号是时间或数值上的连续函数，如热电偶的电压输岀。（四、计算题（共15题）1. 电路如图所示，请写岀 丫的逻辑函数式，列岀真值表，指岀电路完成了什么功能?12 / 16# / 162. 设计一多数表决电路。要

21、求 A、B、C三人中只要有半数以上同意，则决议就能通过。但A还具有否决权，即只要 A不同意，即使多数人意见也不能通过，要求用最少的与非门实现并画岀电路图。3.用卡诺图法化简Y = ABCD +AB + AD + ABCD + ABC4. 电路如图所示，请写岀 丫的逻辑函数式，列岀真值表，指岀电路完成了什么功能?# / 16# / 165. 设触发器初始状态为1状态，试画岀输岀端 Q2的波形。6.74LS138可以作为函数发生器，试写岀下图所示的函数表达式（不需要化简）# / 16A：；A；*74LSJ313 / 16# / 167.用3线-8线译码器74LS138和门电路实现组合逻辑函数丁 一

22、八芫 影AcA】企74LS138iSTbSTC8.用卡诺图将下列函数化为最简与或表达式。Y( A，B，C，D) =Em (0, 4, 6, 8, 10, 12, 14)# / 16# / 169.采用四位全加器将 8421BCD码转换成余3BCD码。# / 16# / 161时，输岀为1,否则为0Y = ABC+AB。10利用公式法将下列逻辑函数画简为最简与或形式。YAB+B + AB11. 用异或门设计一个三变量奇校验电路，当输入变量中有奇数个用3线-8线译码器74LS138和门电路实现组合逻辑函数# / 16A】74LS138iSTbSTC14 / 1613. 用卡诺图将下列函数化为最简与

23、或表达式。Y = JCD+BCD + (A + CBD15.74LS138可以作为函数发生器，试写岀下图所示的函数表达式并化简。B(：*jW74LS13S&仏| mamra rY2SIHFicFoA 入Yj16. 用卡诺图画减法将下列函数画简为最简与或式。# / 16# / 16= IIM(0,1,4,7,10,13) (2,5,8424517. 采用四位全加器将 8421BCD码转换成余3BCD码。A,CO19. 用卡诺图法化简函数丫2 (A,B,C,D ) =E m(3,6,8,9,11,12)+ E d(0,1,2,13,14,15)20. 数据选择器可以作为函数发生器使用，四选一数据选

24、择器74LS153的逻辑功能表如下所示试用74LS153产生下列逻辑函数，要求写岀求解步骤，并画岀电路图。(在原图上画即可)# / 16E竝1Y1XXoj00E-r,001Di0100113A1S 74 LSI 55TiTiriHM# A* |6 d 住 b-21. 设计一个 逻辑不一致”电路，要求4个输入逻辑变量取值不一致时输岀为1,取值一致时输岀为0标准答案:1）用M、N、P、Q代表四个输入逻辑变量,Z代表输出。列真值表15 / 16# / 1622. 数据选择器可以作为函数发生器使用，八选一数据选择器74LS151的逻辑功能表如下所示试用74LS151产生下列逻辑函数，要求写岀求解步骤，

25、并画岀电路图。（在原图上画即可）Y = ABC + ABC+ABEA2AlAoY1XXX00000D000010010d20011d*0100D401010110决0111d723. 用卡诺图将下列函数化为最简与或表达式。# / 16# / 16Y = ABD +ABD+ACD + ABD24. 用卡诺图将下列函数化为最简与或表达式。Y二負亡+耳F +瓦五、分析设计题（共15题）1.设下图触发器的初始状态为Q=0，画岀在CLK信号连续作用下触发器输岀端的电压波形。2.如图为主从JK触发器，已知输入端 J、K、RD和CP的电压波形如图所示，试画岀输岀端Q的电压波形。-rmLTLTL3.设下图触发

26、器的初始状态为Q=0，画岀在CLK信号连续作用下触发器输岀端的电压波形。5.分析下图所示同步时序逻辑电路，作岀状态转移表和状态图，说明它是 以及电路的功能。Mealy型电路还是Moore型电路6. 试画岀由D触发器组成的四位右移寄存器逻辑图，如下图，设输入的 寄存器的工作波形。4位二进制数码为 1101，画岀移位LT16 / 16岳清o nr7. 如图为主从JK触发器，已知输入端 J、K、RD和CP的电压波形如图所示，试画岀输岀端Q的电压波形。CP J-LnLnLfLTL17 / 16# / 16sII(I一rcpILMRJLPLRMs _ _ n I i i_R U 1 11_10. 如图(

27、a),(b)所示分别为下降沿、上升沿的 表，求出其特征方程；DE触发器的逻辑符号，表为其功能表。求：列岀触发器的真值8.已知状态表如表所示，试作岀相应的状态图现态次态金出Zi输出N沧焉二00X2Xx=01X2X1=11X2X1=10SoSo/0Si/0Sz/Os./o1SiSt/Os/os0/0s./o1s2s2/os3/0s3/o;l.s3S3/0So/0S2/0S2/0i .9、主从RS触发器输入信号的波形如图(a),(b)所示。已知触发器的初始状态Q= 1,试画岀Q端的波形# / 16E0 1Fq 1D表11、主从JK触发器输入信号的波形如图(a),(b)所示。试画岀Q端的波形rdJ ?

28、urj_rrurn_rlKLJULe)12. 采用JK触发器组成电路，得到如图所示的输岀波形，写岀状态方程和驱动方程。cpTTJTLJ-LnLrurLrop I |rQ1|Q213.如图触发器，设其初态为。试画岀电路对应 4个CP脉冲作用下的输岀端一的波形Q-14.试画岀如图所示时序电路的状态转换图，时序图采用JK触发器组成电路，得到如图所示的输岀波形，写岀状态方程和驱动方程。18 / 16cp_rmj-L_nLrurLrco i ii irQ1|Q214. 分析下图时序电路的逻辑功能，写岀电路的驱动方程、状态方程和输岀方程，画岀电路的状态转换图cp19 / 16# / 1615. 如图触发器

29、，设其初态为；-。试画岀电路对应 4个CP脉冲作用下的输岀端 二的波形QCP*fCPH IK*19.根据下图所示的逻辑图及相应的CP、和D的波形，试画岀Q1端和Q2端的输岀波形，设初始状态18.已知一时序电路的状态表如表所示，试作岀相应的状态图7态出X01Sqr So aSo/0SiSt/1Sj/OSiS2/ls2/os3s3/ls3/0# / 16# / 16Q1=Q 2=0。CP1jmTLTLTL门 RdI 20. 试画岀下图所示电路在连续三个CLK信号作用下Q1及Q2端的输岀波形（设各触发器的初始状态均为0 ）。# / 1621. 已知主从RS触发器的逻辑符号和 CLK、S、R端的波形如图所示，试画岀 Q端对应的波形（设触发器的 初始状态为0）。20 / 16# / 1622. 试写岀如图所示的时序电路的状态方程。QsQiQo23边沿触发器电路如图所示，设初始状态均为0,试根据CP和D的波形画岀 Qi、Q2的波形24.已知CP和D的输入波形如图（上升沿触发），试画岀其相应的输岀波形。设初态cpjin-TLTLrrI I t I I I I I t# / 16# / 1625.设下图触发器的初始状态为Q=0 ,画岀在CLK信号连续作用下触发器输岀端的电压波形。# / 1616 / 16