(2,1,9)软判决Viterbi译码器的设计与FPGA实现

《(2,1,9)软判决Viterbi译码器的设计与FPGA实现》由会员分享，可在线阅读，更多相关《(2,1,9)软判决Viterbi译码器的设计与FPGA实现（6页珍藏版）》请在装配图网上搜索。

1、北京邮电大学硕上学位论文 第一章绪论 第一章绪论研究背景和意义研究背景 提高信息传输的可靠性和有效性是通信系统一直追求的目标，随着现代通信的发展，人们对传输的可靠性和有效性的要求也越来越高。纠错码是提高信息传输可靠性的一种重要手段。卷积码作为一种有效的信道编码方式己经得到广泛的应用，它与维特比（）译码算法共同实现了前向纠错，从而改进了在多噪声及衰落信道下译码的准确性，增强了数字通信系统的性制。 现代信息和编码理论的奠基人香农（）在年提出了著名的有噪信道编码定理，在定理中香农（）给出了在数字通信系统中实现可靠通信的方法以及在特定信道上实现可靠通信的信息传输速率上限。同时，该定理还给出了有效差错控

2、制编码的存在性证明，从而促进了信道编码领域研究的快速发展。卷积码是等人在年提出的是一种非常有前途的编码方法，尤其是在其最大似然译码算法一维特比译码算法提出之后，卷积码在通信系统中得到了极为广泛的应用。其中约束长度，码率为和的卷积码已经成为商业卫星通信系统中的标准编码方法。在“航海家”以及“先驱者”等太空探测器上也都采用了卷积码作为其差错控制编码方法。在移动通信领域，采用约束长度，码率为的卷积码；在中，上行链路中采用的是约束长度，码率为的卷积码，在下行链路中采用的是约束长度，码率为的卷积码。特别在第三代移动通信标准中也是以卷积码以及与卷码相关的编码方法作为差错控制编码方案的。 译码器实现的两大主

3、流是：基于开发和基于技术开发。前者是在上进行软件设计，具有算法设计灵活，升级方便，精度可编程控制等优点，但是存在处理速度慢，成本高，资源利用率低等缺点。基于技术开发的译码器则可以很好地克服这些缺陷，过去由于硬件技术水平较低而很少采用，但随着微电子技术的发展，可编程器件性能的提高，实现北京邮电人学硕一：学位论文 第一章绪论方式越来越成为设计的主流，而且随着译码算法的深入研究，其硬件复杂性问题得到越来越好地解决。在现代通信系统中，图象、语音、数据、视频的多种业务复用，数据的传输率越来越高，对系统的处理速度要求也越来越高，为了数据的实时传输，必须有高速处理信息的能力。采用方式开发的译码器越来越难以满

4、足高速数据吞吐率的需求，而必须采茫粒樱桑梅绞嚼词迪帧?随着微电子技术的发展，系统设计师们更愿意自己设计专用集成电路（芯片，而且希望的设计周期尽可能短，最好是在实验室里就能设计出合适的芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件（），其中应用最广泛的当属现场可编程门阵歹（）和复杂可编程逻辑器件（）。年公司推出第一片至今，已经历了十几年的发展历史，占据了巨大的市场，逐渐取代了，其原因在于不仅解决了电路系统小型化、低功耗、高可靠性等问题，而且其开发周期短、开发软件投入少、芯片价格不断降低，特别是对小批量、多品种的产品需求，使成为首选。电路设计人员使用进行电路设计时，不需要具备专门的集

5、成电路深层次的知识，随着现代技术的发展，借助高性能软件来辅助设计，可以使设计人员更能集中精力进行电路设计，快速将产品推向市场。随着半导体亚微米技术的发展，的芯片密度己经达到了百万门级甚至千万门级，它的设计越来越接近于的设计，价格也越来越接近，因此也被称为可编程的。在某些应用领域己出现取代了的趋势，它们之间的互相竞争也进一步推动了半导体技术的发展。研究意义 本文中设计的译码器是工作在无线多媒体传输系统基带处理芯片上的一个模块。该芯片采用了软件无线电的设计思想，完成包括数字变频、载波同步、信道编解码、扩频解扩、调制解调、发送成型滤波等功能。该芯片的所有功能在一块大容量高密度的来实现，按照项目的计划

6、，分别完成各个功能模块的设计和实现。和公司都已推出自己的译码器核， 并且这些核可以根据自己的要求来进行配置，例如：公司的译码器核可以根据约束长度、编码效率、译码速度等要求进行配置，基本可以满足用户的需求。不过，这些核的使用价格却非常昂贵，由于是通用的设计，性能并不能够达到最佳，而且不提供设计的源代码，这对于以后的工作是很不利的。因此开发一款高性能的符合项目要求的译码器具有重要的意义。 一一北京邮电大学硕：学位论文 第一章绪论论文的主要工作 本文的主要工作是用实现（，）软判决译码器，该设计在 芯片上通过测试，性能达到设计要求。 本文具体工作如下： 分析译码算法原理，研究了决定算法复杂度和译码性能

7、的关键因素，结合项目要求确定译码器的设计参数。 深入研究了译码器实现的关键技术，包括架构设计、路径度量值的归一化处理、运算单元的设计、路径度量值存储单元的实现、幸存路径选择输出等，在此基础上，综合考虑译码速度、译码延时、功耗、资源占用等各项要素给出了一个符合项目要求的设计。 确定芯片选型，采用 语言实现各个模块的级代码，编写对设计进行了功能仿真。 设计了译码器的硬件测试平台，并在该平台上完成了译码器的片上测试，测试结果验证了设计的正确性。 本文中设计的译码器性能从译码速度和占用的芯片资源综合考量，可以和的核相比拟。同时，还可以采用流水线技术对部分模块进行进一步的时序优化，使系统工作频率进一步提

8、高。本文中设计的译码器结构可以很容易的扩展到（，）、（，）等参数的译码器中，为不同信道条件下的信息传输提供不同的速度和性能。通过整个设计流程，使作者掌握了现代化的设计方法，为下一步的研究工作打下基础，本文取得的研究成果对于无线多媒体传输系统的基带处理芯片的研究和开发积累了重要的知识和经验，对以后的研究和开发具有重要的意义。论文的章节安排 本文主要围绕 译码器的设计和实现展开讨论，主要内容和章节安排如下： 第一章，介绍了该项目的背景，研究目的和意义，以及本人在项目中主要承担的工作。 第二章，介绍了信道的基本概念，卷积码的编码原理；重点讨论了译码算法原理和决定算法复杂度和译码性能的几个关键因素。

9、第三章，根据第二章的分析结果，确定了译码器的相关参数，设计了译码器电路的整体结构。针对设计中出现的难点提出了解决方法。北京邮电人学硕：学位论文 第一章绪论 第四章，主要围绕将第三章中的设计用芯片实现的流程。首先介绍了的设计流程和技巧，接下来对各个模块的具体实现进行了详述，并给出了用仿真的波形。 第五章，介绍了译码器的功能仿真和硬件测试过程，以及仿真和调试的一些技巧。并对综合后的译码器性能进行了分析评价。 第六章，对本文的主要工作进行了总结，并展望了下一步的工作内容。北京邮电大学硕寸：学位论文 第二章卷积码和算法 第二章卷积码和 译码算法信道编码与卷积码小 信道编码是为了保证通信系统的传输可靠性

10、，克服信道中的噪声和干扰而专门设计的一类抗干扰技术和方法。它根据一定的（监督）规律在待发送的信息码元中加入一些必要的（监督）码元，在接收端利用这些监督码元与信息码元之间的（监督）规律，发现和纠正差错，以提高信息码元传输的可靠性。称待发送的码元为信息码元，人为加入的多余码元称为监督码元（或校验码元）。信道编码的目的就是试图以最少的监督码元代价，以换取最大程度的可靠性的提高。 在数字通信中，对整个通信系统进行差错控制的方式主要有三种：前向纠错呷）、检错重发（）和混合纠错（）。前向纠错也称自动纠错，发送端发送具有纠错性能的码，如果在传输过程中产生的错误介于该纠错码能纠正的类型，则此译码器不仅能检错，

11、而且能够自动纠错；检错重发又称自动请求重发，接收端译码后，如发现传输有错误，则通知发送端重发接收端认为错误的消息，直到接收端认可为止；混合纠错是上述两种方式的混合。接收端对少量的接收差错自动纠正，而超出纠正能力的差错则通过自动请求重发的方法加以纠正。 按照对信息元处理的方法不同，纠错编码可以分为分组码和卷积码两大类。分组码是把信源输出的信息序列，以每个码元分组，通过编码器把每组的个信息元按一定规律产生个多余码元（称为校验元或监督元），输出长度为的一个码字（组）。因此每一码组的个校验元仅与本组的信息元有关，而与别组无关。分组码用（，）表示，表示码长，表示信息位。卷积码是把信息源输出的信息序列，以

12、每个码元分为一段，通过编码器输出长为（乏）一段码段。但是该码段的。一个校验元不仅与本段的信息元有关，而且也与其前段的信息元有关，称为编码存贮，也称约束长度，因此卷积码用（。，。，）表示。 由于在卷积码的编码过程中，充分利用了各码段之间的相关性，在与分组码同样的码率和设备复杂性条件下，无论从理论上还是实际上都己经证明卷积码的性能要优于分组码，且实现最佳译码和准最佳译码也较分组码容易。所以在当今的信息学领域内，卷积码成为研究的热点，并在已经实现的通信系统中得到了广泛的应用。北京邮乜大学硕。，、迂 第二章卷积码和算法卷积码编码原理 卷积码是将发送的信息序列通过一个线性的、有限状态的移位寄存器而产生的

13、码。通常该移位寄存器由级（每级比特）和个线性的代数函数生成器组成，如图所示：二进制数据移位输入到编码器，沿着寄存器每次移动比特位，每一个比特长的输入序列对应一个比特长的输出序列。因此其编码效率（码率）定义为。参数称为卷积码的约束长度【。 ！ ：塑型 图卷积码编码原理图卷积码表示方法 描述卷积编码器常用的方法有：连接图（ ）、连接矢量（）、连接多项式（ ）、状态羽（ ）、状态树（）及网格图（ ）。下面以（，）卷积码为例说明卷积码编码器的表示方法。 、连接图表示 如图所示，表示一个（，）的卷积码编码器，由两个触点转换开关和一组位移位寄存器及两个模加法器组成。输入码元数，模加法器的数目为，因此编码效

14、率。在输入每个比特时，位信息比特移入寄存器最左端的一级，同时将寄存器中原有比特均向右移级，接着便交替采样两个模二加法器（先采样上面的加法器，再采样下面的加法器），得到的码元就是与该输入比特相对应的分支码字。对每一个输入信号比特都重复上述采样过程。采用连接图来表示卷积码编码器叮以很清楚的看到其硬件实现的结构。 一一北京邮电人学硕上学位论文 第二章卷积码和算法 图卷积码的连接图 、连接矢量表示 连接矢量表示卷积码编码器的方法如下。为编码器指定个连接矢量集，每个矢量对应一个模加法器，每个矢量都是维，表示该模加法器和编码移位寄存器之间的连接。矢量中第位上的表示移位寄存器相应级和模加法器的连接，若是，则

15、表示相应级与模加法器之间无连接。图中编码器，用连接矢量代表上方连接，代表下方的连接，如下： 一 采用连接矢量来表示卷积编码器相对于连接图表示方法比较的简洁，目前大多的标准规范都采用连接矢量来表示。 、状态图表示 图所示卷积编码器的输出由输入信息（编码寄存器最左边的一位）和编码器的状态（编码寄存器最右边的位）决定，可以将它看成是一个有限状态机（）的电路结构，因此可以用状态图来表示卷积码编码器。图所示的编码器对应图所示的状态图。 图卷积码的状态转移图 一一北京邮电大学硕：？位论文 第二章卷积码和算法 图中方框内码字表示编码器的状态，为编码寄存器最右端级的内容，共有种，状态间的路径表示由此状态转移时

16、的输出分支字。对应于两种可能的输入比特，从每一状态出发只有两种转移，状态转移时的输出分支字标注在相成的转移路径旁。实线表示输入比特时的路径，虚线表示输入比特时的路径。编码器只在有限的几个状态之间转换，状态图表示方法明确的表示了当输入信息不同时状态的改变和与之对应的输出。 、网格图表示 虽然状态图表示了编码器的特性，但是没有表示时间过程，为了跟踪编码器的状态转移我们常用网格药（ ）来表示编码演算过程。图即为图所示编码器的网格图表示。 状态 图例 输入位 输入位 图“卷积码的网格图 网格图的节点代表了编码器的状态：第一行节点对应于状态，相继的各行节点分别对应于，三种状态。分支代表编码器的所有可能的

17、状态转移情况，分支上的码字表示输出，实线表示输入比特时产生的输出，虚线表示输入比特时产生的输出。如：当输入信息序列时，按照上述网格图产生的输出为（，）。卷积码的最佳译码一算法 卷积码的译码方法可分为两大类：即代数译码和概率译码【。代数译码是以卷积码的代数表示法为基础，从码字本身的代数结构出发，通过计算伴随式，确定错误图样后得出结果。目前用得较多的是年提出的门限译码。概率译码不仅考虑码字的代数结构，还利用了信道的统计特性，充分发挥了卷积码的特点，使译码错误概率大大降低。卷积码的概率译码最早始于年由北京邮电大学硕十学位论文 第二章卷积码和算法提出的序列译码，年由进行了改进，提出了算法。年由提出了另

18、外一种概率译码算法译码算法，它是一种最大似然译码算法，在码的约束度较小时，它比序列译码算法效率更高、速度更快，译码器也较简单。因此，自译码算法提出以来，无论在理论上还是在实践上都得到了极其迅速的发展。下面介绍一下译码算法的引入、基本原理和性能分析。最大似然译码 在一个编译码系统中，如图所示，输入信息序列被编码为序列，假设序列经过有噪声的无记忆信道传送给译码器。译码器根据一套译码规则，由接收序列给出与发送的信息序列最接近的估值序列詹后。由于与码字之间存在一一对应关系，所以这等价于译码器根据产生一个的估值序列。即当且仅当时，詹，这时译码器正确译码。如果译码器输出的，则译码器产生了错误译码。 ） 图

19、通信编译码系统不慈图 当给定接收序列时，译码器的条件译码错误概率定义为： （）（） （） 所以译码器的错误译码概率： 足。（）（ ） （） 式中（）是接收的译码序列的概率，它与译码算法无关。所以译码错误概率最小的最佳译码规则是使 足；（）（ ） “ （） 这等价于对所有的使 。（ ）鼍（ 尺） （） 又有 （ ）；（”一 ） （） 因此，如果译码器对输入的，能在岔个码字中选择一个使北京邮电人学硕：学位论文 第二章卷积码和算法（）（，）最大的码字；作为的估值序列，则这种译码规则 （）掣一定使译码器输出错误概率最小，称这种译码规则为最大后验概率（）译码。 由贝叶斯公式 （） 可知，若发端发送每个码

20、字的概率（；）均相同，且由于（）与译码方法无，所以 （ ）净（） （） ， ， 对于离散无记忆信道（）而言 （ ；）兀（ ） （） 这里码字（ ，气），一，。 一个译码器的译码规则若能在个码字中选择一个；使式成为最大，则这种译码规则成为最大似然译码（），（ ）成为似然函数，相应的译码器称为最大似然译码。由于 与是单调关系，因此式可写成 ；黔。 （ ） （勺） （） 称。（ ）为对数似然函数或似然函数。对于信道，是使译码错误概率最小的一种最佳译码准则或方法。通常用对数似然函数比较方便，这是因为取对数前后所得结果的大小趋势不变，且对数似然函数对所收到的符号具有相加性，因此，最大似然译码可看成是对所

21、给定的接收序列求其对数似然函数的累加值为最大的路径。 可以证明，对而言，计算和寻找具有最大使然函数的路径就等价于寻找与接受序列，（气吃，）具有最小汉明距离的路径，即寻找 （，） ，舭 （） 对于二进制输入进制输出的信道而言，就是寻找与具有最小软嗬耄醋钚肥暇嗬氲穆肪叮?如以（足，） ， （） 式中，尺与豇是接受序列与序列的进制表示。 译码算法原理 由卷积码的编码过程可以看出，码序列的个数是很大的。例如当码序列长度，时，则共有一个码序列。若，则朋。如果在一秒中内送出这舭一个信息元，则信息传输速率只有这是很低北京邮电大学硕十学位论文 第二章卷积码和算法的，但即使在如此低的信息速率下，也要求译码器在一

22、秒中计算、比较个似然函数（或汉明距离、欧氏距离），这相当于要求译码器计算每一似然函数的时间小于铆秒，这根本无法实现。更何况通常情况下是成百上千的。因此，有必要寻找新的最大似然译码算法。译码算法正是为了解决以上困难所引入的一种最大似然译码算法。由于并不是在网格图上一次比较所有可能的啦条路径，而是接收一段，比较一段，选一段最可能的译码分支，从而达到整个码序列是一个有最大似然函数的序列，其实现步骤的简单过程如下： 、从某一时间单位开始，计算进入每一状态的所有长为段分支的部分路径度量，为每一状态，从转移到其中的所有路径中挑选并存储一条有最大度量的部分路径及其部分度量值，称此部分路径为相应状态下的留选路径或幸存路径。 、增，把此时刻进入每一状态的所有分支度量，和同这些分支相连的前一时刻幸存路径的度量相加，得到了此时刻进入每一状态的部分路径度量值，选取一个状态存储具有最大路径度量值的路径，并删去其他路径，从而得到了新的幸存路径，因此幸存路径延长了一个分支。 、若肌，则重复以上各部，否则停止，译码器得到了有最大路径度量的路径。由时间单位至，网格图中个状态中每一个有一条幸存路径，共有伽条。但是在时间单位（节点）后，网格图上的.