转载收集的MENTORWG问题集

《转载收集的MENTORWG问题集》由会员分享，可在线阅读，更多相关《转载收集的MENTORWG问题集（25页珍藏版）》请在装配图网上搜索。

1、转载：收集的 MENTOR_WG 问题集收集的 MENTOR_WG 问题集 2012-10-23 19:28:01分类：Mentor_Graphics_Design_Capture_v2000.5 原理图输入 Mentor_Graphics_Design_View_v2000.5 原理图输入及集成 管理环境Mentor_Graphics_Signal_and_Vision_Analyzer_v2000.5 传输 线分析工具和信号完整分析Mentor_Graphics_Expedition_PCB_v2000.5 设计及自动布线Mentor_Graphics_Library_and_Parts_

2、Manager_v2000.5 库管 理工具和元器件管理Mentor_Graphics_Analog_Designer_v2000.5 模拟电路仿真器Mentor_Graphics_Betasoft_Thermal_Analysis_v2000.5 板级 热分析Mentor_Graphics_Report_Writer_v2000.5Mentor_Graphics_Variant_Manager_v2000.5Mentor_Graphics_Suite_v2000.5Mentor_Graphics_Discovery_PCB_Viewer_v2000.5Mentor_Graphics_Disc

3、overy_PCB_Planner_v2000.5Mentor_Graphics_Edif_200_Schematic_Interface_v2000.5Mentor_Graphics_Expedition_PCB_Browser_v2000.5 原理图和 PCB 查看器Mentor_Graphics_Core_Libraries_v2000.5Mentor_Graphics_DDM_Administrator_and_Client_v2000.5Mentor.Graphics.HDL.Designer.Series.v2001.5EN 的安装设置： 第一部分：要讨论软件的使用，首先就是要能正

4、常使用，那 么，第一步就是安装软件！（因为 xxx 原因， lic 的问题不在讨论范围之内）1、运行 setup2、选择 stand alone 安装3、选择安装目录即程序开始安装4、呵呵，完全安装吧，省去偶 n 多口水。等软件安装到最 后会有些窗口跳出来要求确认什么的，默认都可以了。5、期间会有 lic 的设置，先 skip ！让软件安装完。 6、然后是 acrobat!7、确认安装完成后，接着装 xvision ，默认安装即可！重启 计算机。注意：如果是光盘安装，不要把光盘取走，重启后安 装程序还要读一些文件！& OK !安装部分结束。 第二部分，软件要正常的工作，基本的设置是必须的！ 因

5、为使用了 nutc 及 xvision 等 unix 的仿真软件，所以，大家 往下看：A_A!1、 xvision 的设置：进入控制面板 Xvision profile ，选择 properties，选择Fonts,选择Add ,选中 Add font folder ，浏览目录，选择 x:MentorGraphicsMGC_HOMEregistryfonts !2、控制面板 Vision Communications ，选择 Transports， 把 TCP-Unix 那一项 enable!3、lic 设置：开始菜单 mentor graphics licensing configure l

6、icensing ， xxx !4、环境变量设置：变量名： MGC_WD 变量值： 你的工作目录 行了，基本设置 OK 了!第三部分：默认库的 LOCATION MAP（安装路径不同而不同） ： $MGC_GENLIB c:/mentor/en2002/libraries/gen_lib $MGC_PASSIVELIB c:/mentor/en2002/libraries/passive_lib$MGC_APLIB c:/mentor/en2002/libraries/accuparts_lib $MGC_TEMPLATELIB c:/mentor/en2002/libraries/asim_

7、templt_lib$MGC_SMBLIB c:/mentor/en2002/libraries/accusim_smb_lib$MGC_MISCLIB c:/mentor/en2002/libraries/misc_lib 呵呵，下面我补充一些有意思的东西哦！ ：） 大家都知道 Agilent 的 Advance Design System 是一个很好的 rf 设计软件， 同 mentor 的 Board Station 配合使用可谓是高速 设计的绝佳拍档。首先，我们要做的嘛，把他们联系起来哦！ 第一步： mgc_location_map 里，要加上： $HPEESOF_LIBSc:/men

8、tor/en2002/libraries/hpeesof_libs$MGC_S4LIB c:/mentor/en2002/libraries/mgc_s4lib $MGC_ADSLIBc:/mentor/en2002/libraries/mgc_adslib 这些库文件其实 mentor 本身就已经给我们了， 查查你的硬盘：c:mentoren2002MGC_HOMEpkgspcb_rfdatalib 把里面的文件 tar 出来到 c:mentoren2002libraries 别告诉我 你不知道 tar 是个什么东西！ ！然后是设置环境变量：AMPLE_PATH c:mentoren2002

9、MGC_HOMEpkgspcb_rfuserwareen_na 记住，启动 layout 这样的模块的时候要选上 RF 选项！我用的工具是 WG 自带的 ORCAD-EXPEDITION interface1. 把mentorgraphics2004wgwin32ocintbinmentorKYN.exe拷贝到 capturenetforms 目录下2. 在oread capture中 创建网表（这个大家都知道了吧A_A）,选 取 other 子页，在 formatters 中选中上一步拷贝的 mentorKYN.exe ，点 ok。3. 打开 wg 的 ORCAD-EXPEDITION in

10、terface ，选中在 orcad 中创建的 .prj 项目文件，选择几层板的 template。4. 打开 job management wizard 创建 pcb 板，然后打开 pcb expedition 做你最后的工作。注意：你可能在第 4 步创建 pcb 的时候会提示 forward annotation failed ，这是因为 capture 中元器件的 value 和 wg 中的 part number 不一致，修改一下就行了。不建议 orcad to mentor wg 的转换， 假如一个很多元器件的原 理图，在 orcad 中修改元器件的 value 和 wg 中的 pa

11、rt number 一致是一个巨大的工程，而且在 allegro 做 pcb 也不见得比 mentor 的 pcb expedition 差。先用 WINISO 工具把 BIN 文件转换为 *.ISO 文件， WINRAR 可以解压 ISO 文件，把三张 CD 的主文件( *2004.1 )放到一起。里面有安装说明！大概步骤：1. 用记事本修改 LGN 文件，改成自己的网卡 MAC 地址。2. 用*bat程序创建自己电脑的 LICENSE.3. 设定两个环境变量，指定 LICENSE. (里面有说明)4. 安装任意程序 ,指定 LICENSE 文件夹 .备注： *.ISO 文件推荐虚拟光驱安装

12、。1.viewdraw 的库如何与 Expedition PCB 的 cell 关联， 我在 Library Manager for DxD-Expedition 中 parts 中已经将 symbol 与 cell 映射了，而且预览中能看见二者， 可是在 viewdraw 如何加载库才能在像 dc 中那样放置 part， 而且可看见 symbol 与 cell ？在 viewdraw 中只认 symbol ， 我加载 symbol 库时，能放 symbol ，但却没有对应的 cell。 请教如何解决？ 一。 viewdraw 建立 symbol 是要有 package 的信息（同中 间库中存

13、在的 cell 对应）。二。 Library Manager for DxD-Expedition连接一个完整的part 和以前的 wg 相同。三。在 viewdraw 的 cell 视图中单击右键，选你用的中间库。 一般情况没有问题如果 Expedition PCB 掉入网络表有问题， 看看是不是 pintype 没有建立的有问题。谢谢知秋一叶，按你所说的我现在可以看见 cell 了，不过我 还是有些不明白。一：“建立 symbol 是要有 package 的信息 （同中间库中存在 的 cell 对应）”，但是许多时候可能多个 part 使用一个 symbol ， 他们有不同的 cell ，

14、例如，一个 n 沟道的 mosfet 的 symbol 可能对应着IRF830、1N60A等，但他们一个是 TO220，一 个是 IPAK 封装，如何加 package 的信息？是不是需每种 cell建一个 symbol ？ 二：如果 symbol 已经和 cell 对应了，那在 Library Manager forDxD-Expedition 连接一个完整的 part 还有什么意义？ 了中心库（见下图） ，怎么还需在 viewdraw 的 cell 视图中单 击右键选中心库？我已经在Design Configurations 和 Project Editor 里设置使用 DxDesigne

15、r 过程中遇到的问题一 DxDesigner 中 Symbol 有如下四种类型 Composite：Module ： Annotate ：Pin：问题是：如果我想画一个连接器的原理图，是选择 Module 还是选择Pin ? Pin这种类型的symbol的主要用途是什么（我 只知道 GND 、VCC 等全局信号可以做成 Pin type 的 symbol）？备注：页连接符、层次连接符等用Pin，有实际器件封装的连接器用 Module 。使用 DxDesigner 过程中遇到的问题二DxDesigner 中 Symbol 的属性（ Attribute ）中有一个 “PINTYPE ”属性（定义在

16、 Pin 上），其取值及涵义如下 ANALOG -> Analog pinBI -> Bidirectional pinIN -> Input pinOCL -> Open collector pinOEM -> Open emitter pinOUT -> Output pinTRI -> Tristate pin不明白“ TRI ”与“ BI ”的区别？ ANALOG 类型的 PINTYPE 又是什么含义？有谁给解释一下！另外，在pci9054（块PCI板子上用到的PCI Bus控制芯片） 的数据手册中对 pci9054 片子上的 Pin 的类型有

17、如下分类： I/O -> Input and output pinI -> Input pin onlyO -> Output pin onlyTS -> Tri-state pinOC -> Open collector pinTP -> Totem pole pinSTS -> Sustained tri-state pin, driven high for one CLK before float DTS -> Driven tri-state pin, driven high for one-half CLK before float 数

18、据手册上对一些管脚的分类举例如下：EECS (Serial EEPROM Chip Select)-> O TP AD31:0 (Address and Data)-> I/O TS FRAME# (Cycle Frame)-> I/O STS INTA# (Interrupt A)->O OCLINT# (Local Interrupt)->I/O OCTA# (Transfer Acknowledge)-> I/O DTS 问题出来了， 在为 pci9054 芯片画原理图库做 symbol 的时候： 对 AD (Address and Data) 是选择

19、 BI 还是 TRI ？ 对 INTA# (Interrupt A) 是选择 O 还是 OCL ？ 对 LINT# (Local Interrupt) 是选择 BI 还是 OCL ？ STS、 DTS 类型的又对应哪一种 PINTYPE ？ NO1: select Module NO2. TRI 推拉输出BI 漏级开路这个和硬件有关系 ,和管教功能不大 ,比如 address 一般是 tri,data bus 一般应该是 bi 我在建元件库的时候 ,通常建完一个元件 ,想修改脚序号 (如 1.2.3,想修改为 A,B,C) 或想再加一个 PIN 后在 PCB 中重导库 便提示警告如 :unab

20、le to update the cell PSOP36 in theLibrary Manager.Pin count in cell (37) is different than in the referencing part(36)有哪位知道如何才可以将 Cells和PDBs中的PIN数目 或 PIN 序号一致 ,便不再出现这类警告 ?这问题一直以来我都 是忽略不管 ,因为重导后的 PCB 会跟库一致 ,但一直有疑问 . 还请大家帮帮忙 ! 甚是感谢 !问：wg中如何将已经加入泪滴焊盘的泪滴全部去掉答： select teardropsdel its。问：Mentor WG(Expedi

21、tion PCB)中怎么敷铜？没有 Plane 层! 答： 1. Route->Planes->Place ShapeThen2. Route->Planes->Planes Processor问： Design Capture 中如何选中相同类型的东西？比如我要 选择所有器件的 Ref Des，想把他们的size改为相同尺寸， 应该如何方便的全部选中呢？答：你把所有的东西关掉，只留下ref des就可，然后框选，修改 属性就可问： dxdesigner 如何自动重排零件编号？我希望韵能够像 orcad 一样自动重派零件编号， r1,r2 r3我相信 dxdesigne

22、r 应该可以，可我不会， xiexie答： tools->Creat Refdes问： Mentor WG 中健 PCB 封装中的绿色符号是什么意思呀？ 好像是个定位坐标，上面还写了个 C 字 答：原点，做 PCB 封装时可以依据它做器件中心。问： Design Capture 的中心库建立多个 PART 的元器件该如何 建立？比如 74hc14 含有 6 个非门，只会建第一个。答： 6 个非门，就在 slots 那一栏输入 6 就行了问： Mentor wg2004 中能设置等长线吗？ 答： 你有没有试过 delete the Diff Pair set number and Diff

23、Pair Tol. = 0.1th before tunning?The tolerance depends on what you need.Other isssues to be considered:1. Tune the short one.2. Do not fix the tuning trace section.3. No DRC on the traces.4. Enough room for adding tuning traces.5. set Routing Grid = None在 net property 中将两条线设为同组， 最大长度一致， 误差尽 可能小，先手动布

24、完后，按下 TUNE ，应该就可以了，或是 用自动布线里的先 ROUTE ，再 TUNE DELAY ，也应该可以。 可以的 你先设置一对线，记住不是差分，在是差分前面那个，画好 线后，按 F7 就好了很简单 问：求教各位前辈 WG2002:Expedition PCB 走线问题刚学 WG,手上资料少。有个问题问各位前辈：用 Expedition PCB 走一根线后，用单根走线模式在原线上再 另走一遍，发现联好线后，又变回原线。相比之下，在POWER PCB中， 新走线后，原线就会自动删除。觉得 Expedition PCB 这样很烦人，是否 设置有问题？求教各位了！答：按 F4 键切换 GL

25、OSS 模式问：请教关于 Expedition 的规则设定。 如何设定一个特殊 net 的 trace 与 plane 的间距呢？ 如何修改 Expedition 中的单位？ th to mm ? 请高手来帮忙，小弟对 mentor wg 了解甚少。 答：在菜单中打开的次序 :setup->setup parameter,打开了一个对话框 ,在右边有一 项:Display Unit 下的 Design 下拉框，如果还找不到 ,就不用找了Setup >Net class and clearanceFirst, Give the special net a new net class

26、name (its setting can be same as default class)Then, in Clearance Tab, New a Rule Name, and in it, you can set trace to plane clearance,Last, you can Set Special Net class to Net class Rules ( Each Type Net class).问： 求助第三次虚心求教 WG 边框问题我有一个非常复杂 的手机板子，我把 DXF 文件倒入 PCB后却不知如何做成Board oultline和board route,默

27、认状态下的红色边框和灰色边框无法删除。恳请各位朋友再三帮忙。答：要在 d raw 下 ,按住 ctrl 双击线 .默认的 boardoutline 和 router board 是删除不掉的 ,除非有新的 polygon 被 change layer 成 boardoutline., 默认的才 会消失.该 polygon 就是 dxf 中的 outline.polygon 改成 boardoutlin 就是用 4楼说的 ,在 draw mode 下,将 dxf 之 outline (polyline) 预先组合成 polygon, 然后选中polygon，修改其property,将其属性改成

28、boardoutline.Route Boarder 是在 boardoutline 基础上复制 ,并同时 ,内缩一 定距离 .我會讓M.E.出*.emn格式的機構圖，import進PCB後會自動 生成 Board_outline. 而且還有其他好處 .這樣也許最簡單 .问： Expedition PCB 规则设定的问题第一： Expedition PCB 中如何设置间距规则才能允许同一网络的焊盘靠在一起，不 同网络的焊盘则保持一定距离？我试着将 net class 设为 all、 default 等的组合均达不到满意的效果。第二：如果一条网络不同的线宽要求，比如大电流的采样电 阻， 大电流处

29、线应宽， 而变成电压信号送入 ic 的线就可以用 较细的线，这种情况下如何设置线宽规则？ 第三： Expedition PCB 的线宽规则和间距规则的设定都必须 用net class,而且每个网络只能属于一个net class,这样的话很不方便。比如同样属于高压的net class,但他们的电流不一样，有的电流很大，应属于线较宽的net class，而有的电流小，属于线较细的net class，那如何定义net class，设置规 则呢？ 答：第一個問題 , 我不是很懂你的意思 . 姑且猜一下 .如果你想把分屬兩個器件的同一 Net 的 Pad 靠在一 起, 那麼這兩個器件的 Placemen

30、tOutline 勢必已經重疊了 . 在 Expedition 中，器件擺放的 clearance從” Setup” aNet Classes and Clearances的設置表格中可以看出，是指” PlacementOutline to PlacementOutline ” , 這個值最小為” 0” . 你想 Pad 靠在一起 , 器件封裝就要造的比較特殊 , SMT 時也 會有麻煩 .整塊板子的” PlacementOutline to PlacementOutline是統一的，如果你想做到相同網絡Pad的clearance與不同網絡 Pad 的 clearance 不同 , 那只有採用

31、 二次設置 的方法了 . 第二 ,三這兩個問題我覺得是一個問題 , 都是想在同一根線 上走出不同的線寬 . 我碰到這種情況都是採用” Change Width ”的方法 , 只靠規則設置好像沒法解決 . 如果有哪位高 人有辦法靠設置規則來搞定 , 我也很想學習學習 . 第一：我得 PlacementOutline to PlacementOutline 设为 0，两 个器件的 PlacementOutline 还没靠在一起，由于焊盘之间的 间距小于设定值，所以它自动将另一个器件推开，可是靠近 的两个焊盘确属于同一个网络啊！见下图 而且即使关 闭 drc 强制放下，布线也布不了。第三个问题和第二

32、个不太一样，主要是如何分配net。现在我能想到的方法只能是这样（比如电压只区分高压和低压， 电流只区分大电流和小电流，而实际情况可能要分更多种） ：net class A,高压小电流的 net高压大电流的 net 分配到一个 分配到 net class B， 低压大电流的 net 分配到一个 分配到一个 net class D。然后在设置线宽的时候将A、net class C，低压小电流的 netC设的宽，而将B、D设的较窄；在设置间距的时候将 A、 B 设的远，而将 C、 D 设的较近。这样设置起来很繁琐，所以想请教有无快捷的方法？isc94002 “整塊板子的” Placementoutl

33、ine to Placementoutline是統一的 , 如果你想做到相同網絡 Pad 的 clearance 與不同網絡 Pad 的 clearance 不同 , 那只有採用 二次設置 的方法了 . ” 问：对，就是相同網絡Pad的clearance與不同網絡 Pad的clearance不同。我感觉这是一个很正常的要求啊。比入一条 网络A与地之间的电压达 1000V，那他的焊盘与接地的焊盘 的 clearance 应设的很大，而如果两个焊盘均接在网络 A 上， 那他们之间的电压差为0（不计导线的压降） ，那就可以靠的很近，即使连在一起又如何呢？我就是不知道如何设置才能 这样。（当然是在没有

34、违反 PlacementOutline to PlacementOutline 的情况下） 还有，你说的用二次設置是什么意思？ 答：是.Pad間距設置後，不會再考慮是否同一一 Net的問題，也 就是說 , DRC 可不管你是否是同一網絡 , 它只看間距符合不 符合設置的值 .我曾做過Pad最小間距3mil（邊到邊）,這個好像是板廠的極 限了 , 再小就會有工藝的問題有良率的問題 , SMT 時問題更 大.不過剛才我試了一下，我把DRC關掉，把pad-pad設為0,同 網絡 pad 擺近至不到 1mil, 可以布線 .我以往都是這樣設置 , 我記得最多的一塊板子上 , 我設了 11 種 Net

35、Class.除非你的那兩個靠的很近的焊盤是手焊件 , 而且焊盤較大 , 否則一定有問題 .二次設置 的意思有點像攝影中的 二次曝光 , 就是指先設置 一個值 , 畫一批線 , 再設一個值 , 再畫一批線 . 若非迫不得 已, 不建議使用此方法 , DRC 時會比較麻煩 . 问：你想，比入一条网络 A 与地之间的电压达 1000V ，那他 的焊盘与接地的焊盘的 clearance 应设的很大，比如是 80th， 而如果两个焊盘均接在网络 A 上，那他们之间的电压差为 0 （不计导线的压降） ，那就可以靠的很近，即使连在一起又 如何呢？（不考虑工艺方面的问题）如果不是这样，两个同 样是接在网络 A

36、 的焊盘的间距也要求是 80th 的话，那会浪 费很多空间的，这怎么是合理的呢？好像没有别的软件是这 样的。答：不好意思 . 我從入行到現在 , 一直做的是手持式消費類 電子產品 , 電壓都很低 , 所以不會有你這樣的情況 . 仔細想想 , 你說的有道理 . 要像你說的設置不同的間距可以做到 , 但的確比較麻煩 . 我 也不知道有沒有簡單的設置方法 . 问：那复杂的办法是如何做呢？就是你用说的二次设置” 吗？不过我觉得应该有别的办法，其它软件没发现有这问 题。 Expedition PCB 这么有名的一个软件不会不考虑这种情 况。即使是电压较低，不同网络间的焊盘也需要保持距离， 比如20th，

37、那你没遇到过需要将同一网络的焊盘的间距缩短 到 10th 甚至相连的情况吗？答：我做的都是面積很小的多層板 , 手機, PDA, 數碼相機 , GPS 等一般都是這種板子 , 在這種板子中一般不去考慮 Pad-Pad 的間距 , 因為在建封裝時 ,我們已將安全間距畫在 PlacementOutline 中, 所以當 Placement 時, 只要注意 PlacementOutline-PlacementOutline 的設置值就 OK 了 . 我一 般設置 Pad-Pad>6mil, 相連則是絕對不允許的 , 原因我已 說過多次 .設置不同 Pad 間距的方法如下 .假設，現在有a和b兩

38、個NetName.1. 在Setup -> Net Classes and Clearances.中增加兩個 新的NetClassA和B,並設置相對應的線寬和孔.2. 在Setup -> Net Properties.中設置a的 NetClass 為 A, b的 NetClass 為B.3. 在Setup -> Net Classes and Clearances.->Clearances ->Clearance rules for NetClasses 中增加一 個新的ruleA-B.在這裡你可以設置你想要的Pad-Pad間距.4. 在Setup -> N

39、et Classes and Clearances. ->Clearances ->NetClass to NetClass Rules 中增加一個 新的 rule, NetClassA to NetClassB 的 Rule 為A-B. 設置完成 .我觉得关于同一网络焊盘的clearance和不同网络焊盘clearance设置不同，这是可以考虑的要求 ,不过,着要向 mentor 公司提出建议了 ,就象在 铺铜时不能象boardstation 一样 area fill 可以按照区域不同设置 ,却只能在 plane processor 中 对某一层用同一种铺铜方式一样 .问： dx

40、designer 的设置问题？我的 dxdesigner 是用滚轮进行 放大缩小，我希望把滚轮改成画面的上下移动，那个高人知 道呀？请指点一二。谢谢 答：用滚轮缩放多舒服啊！为什么不用呢？如果你实在不想 用，按低人的方法看看行不行，在 design configurations 里的 Expedition PCB 下，将 zoom style 设为 disable 试试！问： DXDESIGNER 的困惑各位同行 ,DXDESIGNER 使用时 , Forward Annotation 到 EXPEDITION. 可是出现带有警告的成 功转换到 EXPEDITION, 找到 Forward A

41、nnotation 的 FILE VIEW, 出现的如下列错误 ,怎么可能那 ,我那些属性应该是没 有问题的 ,一个做法的 ,但是我在另个项目中 ,就可以 ,怎么办 , 大家有什么好的建议 ,让我如何避免吗 .他的这些要求 ,我都做 了 ,可是他还是问我要 ,dxdesigner 的属性我都对应了 .看看各 位以前是如何搞定他们的 ,这个情况困扰我好长时间了 . 下列是一个器件的信息 .Part Numb: VOLTREG -> Vend Part: VOLTREGINFO: Part AT89S52 was not found in Central Library - Using lo

42、cal library.INFO: Cell AT89S52 is not in Central Library - Using local library.PDB Warning: Missing cell or cell pin data.Top Cell with cell name 7805 will not be used for PartNumber VOLTREG . When cell problems have been fixed, pleaserun DataBase Load if you wish to make use of this cell.WARNING: C

43、ell 7805 could not be found in theCellDB forPart Number VOLTREG.答：作了 Pin Mapping 了吗？ sym 和 cell 的 pin 对应的对吗？问：dxdesigner 的 block is readonly 我在用 dxdesigner 建符号 库的时候，修改 proprerity, 选择图纸大小为 z, 发现不能保 存， dxdesigner 报错说“ block is readonly.why.who konw it?答：你可能同时打开了好几张图，你只打开你需要修改的那 张再试试问： 1.WG 中如何铺不规则铺铜 2

44、.WG 中如何加跳线 .加跳线那个工具是灰的 .3.WG.如何利用原理图来布局 .怎么交互功能 ,还比不上PADS( 应该是我不会用 )答：l.draw mode 下，从 properties 对话框的 type 下选择 plane shape; 或者在 route->planes->place plane shape。2. 如果你的局部 pdb 库中没有跳线，则在局部 pdb 库做跳线 或者用 setup->Library Services 从中心库中导入到局部库。 现在在Editor Control的Jumpers页应该能看到有可用的跳线 了，在这里设置，选择可用的跳线吧

45、， 其它设置你看一下就应该明白了。3. PLACE PARTS AND CELLSSCHEMATIC CROSSPROBE (ATTACH SELECTDE PARTS TO CURSOR)问： WG.如何让所有元件一次性放在板上 答：把元件全放在板框的边上用 pr -dist * 命令。 第二个问题， 你选择上面的第一项， 这样在 SCH 中选择你所 要的一个部分后， pcb 中相应的器件会全部选中（当然你得 在 setup->cross probe->setup 中设置好，上次忘了说了） ， 然后按 f2 移动吧。问：求助 怎么删除 DX 中新建立的原理图答：删除用 tools

46、->delete sheet ，不过删除或添加不会立即 反映到 ProjectNavigator Tree 中的，你用 save check 保存一下 才会反映出来用 expedition 做完了一块 6 层板，布线的时候没有和 PCB 生 产商确认加工精度，所以在 BGA 的 Fanout 里使用了 16mil/Drill 10 过孔。现在 PCB 布线都已做完了，送出去加工的时候， PCB 生产 商要求将所有 16mil/Drill 10 的过孔改成 16mil/Drill 8 的。 答：可以一次性改：选中 bga 里所有的孔，在Edit-Modfiy-Padstack Proces

47、sing 中的 Padstacks 项改就可以 了。我在用 Library Manager 创建器件库的时候遇到一个问题，就是如何 创建包含多个符号(Symbol)的器件(Part) ? 比如说，我有个器件，管脚太多，如果放在一个 symbol 里 的话，太大了。所以我就分成几个部分， 分别建立 symbol. 然后在创建 part 的时候， 每次导入 symbol 时，他都默认选 择一个 symbol.设置好 HETERO 属性就 OK 了。比如，一个器件中包含了两个符号：sym_a, sym_b。在建立sym_a 和 sym_b 的过程中， 两者的属性都设为： PARTS=1， HETER

48、O=sym_a,sym_b 。然后在 Part Editor 中，导入这两个符号，检查 Pin Mapping 即可。另外说一下， 上面的方法是在 Mentor Graphic 的帮助文档里 找到的。在帮助文档里查询 split 可以找到。在 CES 初次配置后，弹出一个对话框，提示出现一个 error， 具体信息在一个 log 文件里，我打开 log 文件，发现 error 是 Error 5855： Oat settings in viewdraw.ini and pcb configuration files are inconsistent. 说 viewdraw.ini 这个里面的设

49、定和 PCB 的配置文件不一致， 我都是按照周景润那本书一步一步来的，不知道为什么会出 现这种问题，请高手解答一下，感激不尽！ ！ 原来是 expedition.cfg 配置文件默认是关闭 OATs 选项的，但 是 viewdraw.ini 里却是打开的，所以我修改了 expedition.cfg 里面的 DoOats no|yes 改为DoOats yes|no ，这样再进 CES 就成功了，郁闷啊，一晚上 就浪费在这个鸟问题上，日请后来者借鉴啊由于工作需要，用 wg2005 做一个设计，在 expedition pcb 中 set up-constraints 中设置了 net properties 以及 net classes and clearences 等，但是现在一存盘就提示constraintsynchronization failed ， constraints have not been updated in design capture。（见图一）不知道为什么，去 design capture 看一下， project- settings-deign 中的 use ces for constraint entry 是灰色的，不可操作（见图二） ，不知道我哪里设置不 对，请大家多多帮忙！在此先谢了！进系统将 CES 删掉再启用 CES 就可以了