数电06B第六章习题

《数电06B第六章习题》由会员分享，可在线阅读，更多相关《数电06B第六章习题（127页珍藏版）》请在装配图网上搜索。

1、6.1 试分析下图所示电路。试分析下图所示电路。解：解：1）分析电路结构：该电路是由七个与非门及一）分析电路结构：该电路是由七个与非门及一个个JKFF组成，且组成，且CP下降沿触发，属于米勒电路，输下降沿触发，属于米勒电路，输入信号入信号X1，X2，输出信号，输出信号Z。3)状态转移表：状态转移表：状态转移图：状态转移图：4)逻辑功能：逻辑功能： 实现串行二进制加法运算。实现串行二进制加法运算。X1X2为被加数和加为被加数和加数，数，Qn为低位来的进位，为低位来的进位，Qn+1表示向高位的进位。且表示向高位的进位。且电路每来一个电路每来一个CP，实现一次加法运算，即状态转换，实现一次加法运算，

2、即状态转换一次。一次。例如例如X1=110110，X2=110100，则运算如下表所示：则运算如下表所示：LSBMSB6.2 试作出试作出101序列检测器的状态图。该同步电序列检测器的状态图。该同步电路有一根输入线路有一根输入线X，一根输出线，一根输出线Z，对应于输入，对应于输入序列序列101的最后一个的最后一个“1”，输出，输出Z=1，其余情况，其余情况下输出为下输出为“0”。(1) 101序列可以重叠，例如：序列可以重叠，例如：(2) 101序列不可以重叠，例如：序列不可以重叠，例如：X：010101101 Z： 000101001 X：0101011010 Z：0001000010(1)

3、 解：解： 输入变量为输入变量为X、输出变量为、输出变量为Z；检测器检测器XCPZ题题6.2(1)的示意图的示意图S0：起始状态，准备检测。：起始状态，准备检测。S1：电路收到一个：电路收到一个1；S2：电路连续收到：电路连续收到10；S3：电路连续收到：电路连续收到101；准备重新检测；准备重新检测定义状态：定义状态：题题6.2(1) 的原始状态转移图的原始状态转移图状态状态X/Z检测序列检测序列101(可重叠可重叠)状态转移图状态转移图 S0：准备；：准备；S1：1；S2：10；S3：101；S0S1S2 S3 1/00/01/10/00/01/01/00/0S（t）N（t）Z（t）X=0

4、X=1X=0X=1S0S0S100S1S2S100S2S0S301S3S2S100S0S1S2 S3 1/00/01/10/00/01/01/00/0可导出原始状态转移表：可导出原始状态转移表： S1和和S3是等价状态，是等价状态，可以合并为一个状可以合并为一个状态。态。 S（t）N（t）Z（t）X=0X=1X=0X=1S0S0S100S1S2S100S2S0S301S3S2S100S1和和S3是等价状态，是等价状态，可以合并为一个状可以合并为一个状态。态。 S0S1S2 1/00/00/00/01/11/0 S0：准备；：准备；S1：收到：收到1；S2：10；(2) 解：解： 输入变量为输入

5、变量为X、输出变量为、输出变量为Z；检测器检测器XCPZ题题6.2(2)的示意图的示意图S0：起始状态，准备检测。：起始状态，准备检测。S1：电路收到一个：电路收到一个1；S2：电路连续收到：电路连续收到10；S3：电路连续收到：电路连续收到101；准备重新检测；准备重新检测题题6.2(1) 的原始状态转移图的原始状态转移图状态状态X/Z检测序列检测序列101(不可重叠不可重叠)状态转移图状态转移图 S0：准备；：准备；S1：1；S2：10；S3：101；S0S1S2 S3 1/00/01/10/00/01/01/00/0S（t）N（t）Z（t）X=0X=1X=0X=1S0S0S100S1S2

6、S100S2S0S301S3S0S100可导出原始状态转移表：可导出原始状态转移表： S0和和S3是等价状态，是等价状态，可以合并为一个状可以合并为一个状态。态。 S0S1S2 S3 1/00/01/10/00/01/01/00/0S0和和S3是等价状态，是等价状态，可以合并为一个状可以合并为一个状态。态。 S0S1S2 1/00/00/00/01/11/0 S0：连续收到：连续收到101；准备；准备；S1：1；S2：10；S（t）N（t）Z（t）X=0X=1X=0X=1S0S0S100S1S2S100S2S0S301S3S0S100 110110CDABXXZ(t)0DD0BC0CB0AA0

7、0N(t)S(t)6.3 对下列原始状态表进行化简：对下列原始状态表进行化简： 解：解：1）列隐含表：）列隐含表：ADBC2）再比较所有的等价类为：）再比较所有的等价类为：(A,D) ，(B,C)。ab3）列最小化状态表为：）列最小化状态表为：(b)解：解：1）画隐含表：）画隐含表：2）再比较：）再比较：AC,BD,EG,HF,之间互为等价隐之间互为等价隐含条件，所以分别等价。含条件，所以分别等价。(A,C) ,(B,D) ,(E,G) ,(H,F)abef3)列最小化状态表：列最小化状态表：6.4 试画出用试画出用MSI移存器移存器74194构成构成8位串行位串行并行并行码的转换电路（用码的

8、转换电路（用3片片74194或或2片片74194和一个和一个D触发器）。触发器）。解：解：1）用）用3片片74194：2）用）用2片片74194和一个和一个D触发器触发器状态转移表同上。状态转移表同上。3）用）用2片片74194和一个和一个D触发器触发器4) 触发器输出作触发器输出作Q46.5试画出试画出74194构成构成8位并行位并行串行码的转换电路串行码的转换电路状态转移表：状态转移表：Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 M0 M1操操 作作启动启动 1 1准备并入准备并入CP1 0 D0 D1 D2 D3 D4 D5 D6 D710准备右移准备右移CP2 1 0 D0

9、D1 D2 D3 D4 D5 D6 10准备右移准备右移CP3 1 1 0 D0 D1 D2 D3 D4 D5 10准备右移准备右移CP4 1 1 1 0 D0 D1 D2 D3 D410准备右移准备右移CP5 1 1 1 1 0 D0 D1 D2 D3 10准备右移准备右移CP6 1 1 1 1 1 0 D0 D1 D21 0准备右移准备右移CP7 1 1 1 1 1 1 0 D0 D1 1 0准备右移准备右移 Q7 Q6 Q5Q4Q3Q2Q1Q0准备并入准备并入1 10111111CP7准备右移准备右移1 0011111CP6准备右移准备右移1 001111CP5准备右移准备右移1 001

10、11CP4准备右移准备右移1 0011CP3准备右移准备右移1 001CP2准备右移准备右移1 00CP1准备并入准备并入1 1启动启动下一操作下一操作M0 M1D0D4D2D3D5D1D6D0D4D2D3D5D1D0D4D2D3D1D0D2D3D1D0D2D1D0D1D0方法二：触发器输出作方法二：触发器输出作Q4M1D0Q31D3D= M1Q3+M1D3方法二：触发器输出作方法二：触发器输出作Q4启动启动M1 Q0 Q1 Q2 Q3M0 CRDSR 74194(1) DSL CP D0 D1 D2 D3 M1 Q0 Q1 Q2 Q3M0 CRDSR 74194(2) DSL CP D0 D

11、1 D2 D3 DQC1 R Q11CRCPQ0 Q1Q2 Q3Q4Q5 Q6 Q7 Q80D0 D1 D2 1 1D31D4 D5D6 D7串行输出串行输出 Q2nQ1n Q3n01 001 01 111 101Q2nQ1n Q3n01 00 011 11 1011Q2nQ1n Q3n01 0011 01 11 1011功能：功能：具有自启动能力的的同步加法计数器。具有自启动能力的的同步加法计数器。6.8分析图分析图P6.8电路，画出其全状态转移图并说电路，画出其全状态转移图并说明能否自启动。明能否自启动。123456ABCD654321DCBATitleNumberRevisionSize

12、BDate:13-Apr-2002Sheet of File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:1JC11K1JC11K1JC11KCPQQQ123图图 P 6.8 解：解：(1)(1)分析电路结构分析电路结构 (2)写出四组方程写出四组方程 时钟方程时钟方程 各触发器的激励方程各触发器的激励方程 各触发器的次态方程各触发器的次态方程 CPCP1 1 = CP = CP2 2 = CP = CP； CPCP3 3 = Q = Q1 1K K2 2 = 1 = 1 J J1 1 = 1 = 1 ；Q Q2

13、2n nK K3 3 = = J J3 3 = 1 = 1 ；Q Q3 3n nJ J2 2 = = ；Q Q2 2n nK K1 1 = = 电路的输出方程电路的输出方程 ：无：无Q Qn+1n+1= = Q Qn n + + Q Q1 13 3 3 3 2 2 Q Qn nQ Qn+1n+1= = Q Qn n CPCP 2 2 3 3 2 2 Q Qn nQ Qn+1n+1= = Q Qn n + + CPCP1 1 1 1 2 2 Q Qn n(3)(3)作状态转移表、状态转移图作状态转移表、状态转移图 次态方程卡诺图次态方程卡诺图 Q2nQ1n Q3n01 00 01 11 10Q2

14、nQ1n Q3n01 001 011 11 10Q2nQ1n Q3n01 0011 01 1111 1011Q3n+1 Q2n+1 Q1n+1 Q1n+1= Q1n+Q2nQ1nCP , Q2n+1= Q3n Q2nCP , Q3n+1= Q3n+Q2nQ3nQ1 ,1111序号序号Q3 Q2 Q101234000011001110101偏离偏离状态状态010001100101111101状态转移表状态转移表 Q2nQ1n Q3n01 00 01 11 10Q2nQ1n Q3n01 001 011 11 10Q2nQ1n Q3n01 0011 01 1111 1011Q3n+1 Q2n+1 Q

15、1n+1 1111Q3Q2Q1图图P6.8P6.8的的状态转移图状态转移图000偏离状态偏离状态有效循环有效循环011001110101010100111(4)(4)电路的逻辑功能描述电路的逻辑功能描述 逻辑功能：逻辑功能：该电路是一个该电路是一个M=5的具有自启动性的异的具有自启动性的异步计数器步计数器 解解:所设计电路应为所设计电路应为Mealy型。有输入控制信型。有输入控制信 号号X。1)列状态转移表：列状态转移表：1)列状态转移表列状态转移表偏离态输出按任意项处理。偏离态输出按任意项处理。2) 求激励方程：求激励方程： 本题未求具有自启动性，所以可不检查自本题未求具有自启动性，所以可不

16、检查自启动性，但必须有预置端，使计数器能进入有启动性，但必须有预置端，使计数器能进入有效循环。效循环。3）画电路图：）画电路图：6.116.11试用试用JKFFJKFF设计符合图设计符合图6.116.11波形，并且具备波形，并且具备自启动性的同步计数电路。自启动性的同步计数电路。解：解：1）根据波形列状态转移表）根据波形列状态转移表 解：解：1）根据波形列状态转移表）根据波形列状态转移表 2) 根据状态转移表知：有根据状态转移表知：有6个有效状态和个有效状态和2个偏个偏离态，偏离态的输出先按任意项处理，由此可得离态，偏离态的输出先按任意项处理，由此可得次态方程卡诺图为：次态方程卡诺图为： 在上

17、面卡诺圈的圈法在上面卡诺圈的圈法下，检查自启动性：下，检查自启动性：偏离态偏离态001的次态为的次态为110，偏离态，偏离态111的次的次态是态是101，两个偏离态，两个偏离态都能进入有效循环，都能进入有效循环，因此因此,以此圈法设计的以此圈法设计的电路具有自启动性。电路具有自启动性。3) 电路图和状态转移图略。电路图和状态转移图略。解解: (1) 异步二进制加法计数器异步二进制加法计数器四位四位异步二进制加法计数器的波形：异步二进制加法计数器的波形：(2)在在(1)的基础上用复的基础上用复“0”法构成法构成M=12的加的加法法 计数器。计数器。反馈函数：反馈函数：M=12的的加法计数器的波形

18、：加法计数器的波形：解解：（：（1）异步二进制减法计数器）异步二进制减法计数器 四位四位异步二进制减法计数器异步二进制减法计数器 ：（2）在（）在（1）的基础上用复）的基础上用复“0”法构成法构成M=13 的异步计数器。的异步计数器。反馈函数：反馈函数：16-13=3=(0011)2M=13的异步计数器的波形：的异步计数器的波形：习题习题6.14 用用DFF和适当门电路实现题图和适当门电路实现题图P4.14的输出波形的输出波形Z。提示。提示:先用先用DFF构成构成M=5的计数的计数器再用器再用Q3 Q2 Q1和和CP设计一组合网络实现设计一组合网络实现输出波形。输出波形。解：分析解：分析 题图

19、题图P4.14的输出波形的输出波形Z2）列真值表）列真值表6.15 试用试用DFF和与非门实现图和与非门实现图6.15“待设计电路待设计电路”。要求发光二极管前要求发光二极管前3s亮，后亮，后2s暗，如此周期性重复。暗，如此周期性重复。解：即产生序列信号解：即产生序列信号11100。用移存型序列信。用移存型序列信号发生器实现，状态转移表为：号发生器实现，状态转移表为：检查自启动性：检查自启动性：000001 , 010101011 ,三三个偏离态都能进入有效循环，所以具有自启动性。个偏离态都能进入有效循环，所以具有自启动性。 D1的卡诺图为：的卡诺图为：6.16 试写出图试写出图6.16中各电

20、路的状态转移表。中各电路的状态转移表。习题习题6.17 写出图写出图P6.17电路的状态转移表及模电路的状态转移表及模长长M=？。？。Q3 Q2 Q1 Q0 0 0 0 0 解：解： 0 0 1 1 0 1 0 00 1 1 11 0 0 01 0 1 11 1 0 01 1 1 1M = 86.18 试分析图试分析图P6.18电路能实现电路能实现M=？的分频。？的分频。解：解：CP1=CP ，CP2=Q3（1）分析：分析：M= 78 + 4=60 (方法一方法一)分析：分析：方法二方法二讨论讨论: 1片由片由011110001000时时, ,对对2片产生一个进位信号。片产生一个进位信号。所以

21、所以,总模长总模长:M=78+4=56+4=608+4=56+4=60。讨论讨论: 1片每片每1个脉冲对个脉冲对2片产生一个进位信号。片产生一个进位信号。所以所以,总模长总模长=(4C)16,即即:M=416+12=64+12=7616+12=64+12=76。6.19试用试用74161设计循环顺序为设计循环顺序为0,1,2,3,4,5,10,11,12,13,14,15,0,1的模长为的模长为12的的计数电路。计数电路。解：解： 思路：当计数计到思路：当计数计到5时，让其置数时，让其置数为为10。反馈状态为。反馈状态为0101。为了使其具为了使其具有自启动性，有自启动性，将将 Q3， Q1接

22、入与非门。接入与非门。6.20 试用试用74161设计能按设计能按8421BCD译码显示译码显示的的059计数的计数的60分频电路。分频电路。解：思路：先将两片解：思路：先将两片74161分别接成分别接成M=10和和M=6的形式，再让两者级联，实现的形式，再让两者级联，实现M=6 10=60。7416174161采用异步置采用异步置“0”0”法实现法实现M=60M=60的计数器的计数器7416174161采用同步置采用同步置“0”0”法实现法实现M=60M=60的计数器的计数器6.21 试用试用TFF实现符合下述编码表的电路。实现符合下述编码表的电路。 列各激励函数卡诺图：列各激励函数卡诺图：

23、T3=Q1Q0 T2=Q1Q0+Q3 Q2 T1=Q0 T0=Q1+Q2 Q0+ Q3Q26.22 试分析图试分析图6.22（a）（）（b）2个计数器的分频个计数器的分频比为多少？比为多少？解：（解：（a）J= Q3，K=Q3。状态转移表。状态转移表： M=12123456ABCD654321DCBATitleNumberRevisionSizeBDate:13-Apr-2002Sheet of File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:TPLQ74161QCCD3210QQQD3210DDDCRCPT

24、PLQ74161QCCD3210QQQD3210DDDCRCP(1)(2)11110001CPZ6.22 试分析图试分析图P6.22(b)计数器的分频比为多少？计数器的分频比为多少？（b） （方法一）（方法一） M=MM=M1 1M M2 2=63=63方法二：方法二：观察电路，可发现电路连接是按置最小数方式实现观察电路，可发现电路连接是按置最小数方式实现M M1 1和和M M2 2计数计数器的模长。其中，器的模长。其中，7416174161的模长的模长N=16N=16， M M1 1=N-=N-最小数最小数=16-9=7=16-9=7， M M2 2=N-=N-最小数最小数=16-7=9=1

25、6-7=9。 M=MM=M1 1M M2 2=7=79=639=63 LD1Q4Q5Q6Q7CPQ0Q1Q2Q36.23 试说明图试说明图6.23电路的模值为多少，并画出电路的模值为多少，并画出74160（）的）的Q0、Q1、Q2、Q3端，端，74160（）的的Q0和和 RD端的波形，至少画出一个周期。端的波形，至少画出一个周期。M=15解：解：RD=Q0(II)Q0(I)Q2(I)6.24 试写出图试写出图6.24中各电路的状态编码表及模长。中各电路的状态编码表及模长。暂态暂态6.25 试用试用7490设计用设计用8421BCD编码的模编码的模7计数器。计数器。（1）用）用R01、R02作反

26、馈端；作反馈端；（2）用）用S91、S92作反馈端。作反馈端。解：（解：（1） （2） 6.26 试用试用7490设计用设计用5421BCD编码的模编码的模7计数器。计数器。（1）用）用R01、R02作反馈端；作反馈端；（2）用）用S91、S92作反馈端。作反馈端。解：解： （1）（2）6.27 写出图写出图6.27分频电路的模长分频电路的模长解：解：M1=6，M2=8 电路的模长应为电路的模长应为6和和8的的最小公倍数最小公倍数24，即，即M=24。6.28 写出图写出图6.28的模长及第一个状态和最后的模长及第一个状态和最后一个状态。一个状态。解：解：M1=7，M2=8 电路的模长应为电路

27、的模长应为7和和8的的最小公倍数最小公倍数56，即，即M=56。6.29 图图6.29是串入、并入是串入、并入串出串出8位移存器位移存器74165的逻的逻辑符号。试用辑符号。试用74165设计一个并行设计一个并行串行转换电路，串行转换电路，它连续不断地将并行输入的它连续不断地将并行输入的8位数据转换成串行输出，位数据转换成串行输出，即当一组数据串行输出完毕时，立即装入一组新的数即当一组数据串行输出完毕时，立即装入一组新的数据。所用器件不限，试设计出完整的电路。据。所用器件不限，试设计出完整的电路。解：解：S/L=1 右移。右移。S/L=0 置数。置数。6.30 电路如图电路如图6.30所示，试

28、写出其编码表及所示，试写出其编码表及模长并说明理由。模长并说明理由。解：解：M=10，因为反馈，因为反馈状态为状态为1100，在，在8421BCD码中不码中不会出现。所以模长会出现。所以模长仍为仍为10。6.31 现用信号为现用信号为f1=100Hz的矩形波，试用两块的矩形波，试用两块7490将该信号变换成将该信号变换成f0=2Hz的方波。的方波。解：解：M1=5（8421BCD） M2=10（5421BCD）或或6.32 试用一片试用一片7490和一个和一个JKFF构成构成M=12的分的分频电路。并要求该电路的第一状态为频电路。并要求该电路的第一状态为0001。解：思路：本题的第一状态为解：

29、思路：本题的第一状态为“0001”，没有，没有“0000”状态，而对于状态，而对于7490芯片来说它只能清零芯片来说它只能清零和置和置“9”，不能置，不能置“0001”状态；一位状态；一位JKFF可可以构成以构成M=2的计数器，并可以清的计数器，并可以清“0”和置和置“1”。为了获得为了获得“0001”的第一状态，必须将的第一状态，必须将JKFF放放在前面，在前面，7490芯片放在后面，然后将两者异步芯片放在后面，然后将两者异步级联构成级联构成M=20的计数器，取的计数器，取13的二进制码的二进制码（01101）2为反馈状态。当二进制码为（为反馈状态。当二进制码为（01101）2时，时，JKF

30、F被置成被置成“1”，7490被置成被置成“0000”状状态。其转移表为：态。其转移表为：6.33 在上题中，若要求其输出为在上题中，若要求其输出为8421BCD译码译码显示时，即计数状态为显示时，即计数状态为01，02，11，12编编码。试再用一片码。试再用一片7490和一个和一个JKFF实现电路。实现电路。解：状态转移表为：解：状态转移表为： 其中其中Q4用来显示十用来显示十位，位，Q3Q2Q1Q0用来显用来显示个位。从状态转移表示个位。从状态转移表中可以看出中可以看出Q4Q3Q2Q1位位5421BCD码，因此将码，因此将7490接成接成5421BCD码的码的形式。形式。Q4Q3Q2Q1Q

31、0的的反馈状态为反馈状态为10011。6.34 试用一片试用一片7490和一片八选一数据选择器和一片八选一数据选择器74151实现图实现图6.14输出波形输出波形Z。解：解：6.35 用用DFF设计移存型序列信号发生器，要求设计移存型序列信号发生器，要求产生的序列信号为产生的序列信号为 (1) 11110000；解：解： 求触发器的级数求触发器的级数1loglog22MnM得得 n = 3 。列状态转移表列状态转移表M=8，由，由111111模数模数状态转移路线状态转移路线Q1Q2Q3M=1Q4 Q3 Q2 Q1 1 1 1 1 1 1 1 0 1 1 0 0 1 0 0 0 0 0 0 0状

32、态转移路线状态转移路线模数模数D100001M=8取取n=4，列状态转移表及相应，列状态转移表及相应D1的值。的值。求激励函数求激励函数D1Q4Q3Q2Q1 010000111011110010110100D1D1 = Q4123456ABCD654321DCBATitleNumberRevisionSizeBDate:13-Apr-2002Sheet of File:E:Design Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:1DC1S1DC1S1DC1SQQQ123CP1DC1SQ4画电路图画电路图电路不能自启动电路不能自启动

33、D0=Q3 + Q2Q1检测自启动：检测自启动：00100101101101110110110110100101010010010010考虑自启动性必须对函数进行修改考虑自启动性必须对函数进行修改（2）状态转移表为：）状态转移表为：6.36 试用试用DFF设计一个序列信号发生器。使该电设计一个序列信号发生器。使该电路产生序列信号路产生序列信号1110100。解：状态转移表为：解：状态转移表为：6.37 试用试用JKFF设计循环长度设计循环长度M=12的序列信号发生的序列信号发生器。器。解：该题要求设计一个已知序列长度的序列信号发解：该题要求设计一个已知序列长度的序列信号发生器，可以用修改最长线

34、性序列的方法得到：取生器，可以用修改最长线性序列的方法得到：取n=4，M=2n-1=15的最长线性序列：的最长线性序列：111100010011010，将其左移，将其左移3（15-12=3）位，）位， 再与本身相异或：再与本身相异或： 异或结果中寻找异或结果中寻找“1”后面接后面接n-1个个0的码，对应的码，对应到原始序列得到的码为到原始序列得到的码为0001，所以反馈状态为，所以反馈状态为 Q4 Q3 Q2 Q1。修改反馈函数为：。修改反馈函数为： 此时产生的序列为：此时产生的序列为：111100011010（跳过了（跳过了原序列原序列0001后面的后面的001的的3位）位） 6.38 分析

35、图分析图6.38电路，试写出其编码表及模长。电路，试写出其编码表及模长。因此因此M=10。6.39试写出图试写出图6.39的的74194输出端的编码表及数据输出端的编码表及数据选择器输出端选择器输出端F处的序列信号。处的序列信号。F处的序列为：处的序列为：0100001011。习题习题6.40 写出图写出图P6.40中中74161输出端的状态输出端的状态编码及编码及74151输出端产生的序列信号。输出端产生的序列信号。解解： 1)求计数器的模长求计数器的模长M=102)求求74151的数据端的数据端 D0= D1=1 ； D2= D5= D6= D7=0 ； D3= Q0 ； D4=Q0 。3

36、) 列真值表列真值表4) 求序列码求序列码 F=11110001106.41 试写出图试写出图P6.14中中74194输出输出Q0 处的序列信号。处的序列信号。解：解：Q0=010111010011000，016.42 用用74194设计序列发生器产生序列信号设计序列发生器产生序列信号: (1) 1110010,; (2)101101,。解：解：1110010， 1110010DSR=Q Q2Q Q1 1+ Q+ Q2 2Q1+ QQ1+ Q1 1Q Q0 0检查自启动检查自启动:000001:000001（2）101101，DSR=Q0+Q1=Q1Q0检查自启动检查自启动:00016.43

37、试用试用74161、74151及少量与非门实现如及少量与非门实现如下功能下功能:当当S=0时时,产生序列产生序列1011010;当当S=1时时,产产生序列生序列1110100。解：解：S=0 ，序列为：，序列为：1 0 1 1 0 1 0 S=1 ，序列为：，序列为：1 1 1 0 1 0 0D0D1D2D3D4D5D6M=7D0= D2=1 , D1= D4=S , D3= D5=S , D6=0D0= D2=1 , D1= D4=S , D3= D5=S , D6=06.44 用用74161、74151及若干与非门设计一电路及若干与非门设计一电路同时输出两个不同的序列信号同时输出两个不同的

38、序列信号Z1=111100010,和和Z2=101110001（不另加控制信号）。（不另加控制信号）。解：解： Z1=111100010 M=9 Z2=101110001 M=9111100010，111100010D0=Q3Q2+Q3Q2+Q2Q0=Q3Q2 Q3Q2 Q2Q0检查自启动检查自启动: :0000000000010001 00110110110110100101001101101101101001011001001110010011提问提问: 如果如果Z Z1 1=111100010 M=9=111100010 M=9将将Z Z2 2信号改为信号改为;Z;Z2 2=101110

39、000 M=9=101110000 M=9 电路如何设计电路如何设计? ?D0=Q3Q2+Q3Q2+Q2Q0=Q3Q2 Q3Q2 Q2Q07415174151芯片的数据端为芯片的数据端为: :D D0 0=D=D1 1=D=D4 4=1=1D D2 2=D=D3 3=D=D5 5=D=D6 6=0=0D D7 7=Q=Q3 3提问提问: 如果如果Z Z1 1=111100010 M=9=111100010 M=9将将Z Z2 2信号改为信号改为;Z;Z2 2=001110001 M=9=001110001 M=9 电路如何设计电路如何设计? ?D0=Q3Q2+Q3Q2+Q2Q0=Q3Q2 Q3Q2 Q2Q07415174151芯片的数据端为芯片的数据端为: :D D0 0=D=D1 1=D=D4 4=1=1D D2 2=D=D3 3=D=D5 5=D=D6 6=0=0D D7 7=Q=Q3 3