《第11章数字成电路简介》由会员分享，可在线阅读，更多相关《第11章数字成电路简介（27页珍藏版）》请在装配图网上搜索。
1、1第11章 数字集成电路简介内容提要：内容提要：（1）TTL集成门系列的内部电路结构和工作原理。（2）CMOS集成门系列的内部电路结构和工作原理。（3）使用集成逻辑门所应注意的问题。211.1 TTL门电路主要内容：主要内容： TTL与非门电路结构及工作原理 TTL门电路的灌电流与拉电流工作状态 噪声容限 TL或非门电路结构及工作原理 TTL与或非门电路结构及工作原理 集电极开路与非门电路结构及工作原理 TTL三态与非门电路结构及工作原理 肖特基与非门电路结构及工作原理311.1.1 TTL与非门电路l TTL与非门集成电路主要有：74LS00，74LS10，74LS20和74LS30等。l
2、典型的TTL与非门电路图多发射极管多发射极管T1的二极管等效的二极管等效电路电路 TTL与非门电路的低电平输出工作状态与非门电路的低电平输出工作状态 4TTL与非门电路的高电平输出工作状态与非门电路的高电平输出工作状态 5TTL门电路的灌电流工作状态门电路的灌电流工作状态 OLILIN ITTL与非门灌电流负载能力受限于低电平扇出系数与非门灌电流负载能力受限于低电平扇出系数 6TTL门电路的拉电流工作状态门电路的拉电流工作状态 OHIHIN I拉电流负载能力受限于高电平扇出系数拉电流负载能力受限于高电平扇出系数 7噪声容限噪声容限 l 噪声容限噪声容限表示门电路所能允许的噪声电平表示门电路所能
3、允许的噪声电平 l 一个门对噪声的灵敏度是由一个门对噪声的灵敏度是由NML（低电平噪声容（低电平噪声容限）和限）和NMH（高电平噪声容限）来度量的（高电平噪声容限）来度量的 。811.1.2 TTL或非门电路或非门电路 l TTL或非门集成电路有或非门集成电路有74LS02、74LS27等。等。FAB911.1.3 TTL与或非门电路l TTL与或非门集成电路有与或非门集成电路有74LS54、74LS55等。等。FABCD1011.1.4 集电极开路门与三态门电路l 集电极开路的集电极开路的TTL与非门电路与非门电路 有：有：74LS01、74LS03、74LS12等。等。 11l OC门输出
4、并联接法门输出并联接法 ：实现了：实现了“线与线与”功能。功能。 12FFFABC IJKABCIJK12l OC门外门外接上拉电阻接上拉电阻RP的计算方法：的计算方法： CCOH(min)P(max)OHIHVVRnImICCOL(max)P(min)OL (max)IL(max) VVRIkIP(min)P P(max)RRR1314三态输出门电路三态输出门电路 l 三态输出门是在普通门电路的基础上增加控制电三态输出门是在普通门电路的基础上增加控制电路所形成的。路所形成的。控制端控制端EN高电平有效高电平有效 控制端控制端EN低电平有效低电平有效 1511.1.5 肖特基TTL与非门电路l
5、 肖特基箝位晶体管，简称肖特基箝位晶体管，简称肖特基晶体管肖特基晶体管。l 肖特基肖特基TTL门电路门电路 1611.2 CMOS门电路门电路 l MOS管的电路符号和开关模型管的电路符号和开关模型l CMOS反相器的电路结构和工作原理反相器的电路结构和工作原理l CMOS与非门的电路结构和工作原理与非门的电路结构和工作原理l CMOS或非门的电路结构和工作原理或非门的电路结构和工作原理l CMOS门电路的构成规则门电路的构成规则主要内容：主要内容：1711.2.1 概述l 场效应管的场效应管的开关模型开关模型 ：场效应管只不过是一个开：场效应管只不过是一个开关，它有无穷大的关，它有无穷大的“
6、断开断开”电阻和有限的电阻和有限的“导通导通”电阻电阻Ron l NMOS管符号管符号 l PMOS管符号管符号 1811.2.2 CMOS非门电路l 由由NMOS和和PMOS两种场效应管组成的逻辑电路称两种场效应管组成的逻辑电路称为互补为互补MOS，即，即CMOS电路。电路。 l CMOS反相器电路反相器电路 ： CMOS反相器的开关模型反相器的开关模型 191.2.3 CMOS与非门电路与非门电路 l CMOS电路特点：电路特点：u互补互补CMOS结构的上拉和下拉网络互为对偶网络，这意结构的上拉和下拉网络互为对偶网络，这意味着在上拉网络中并联的味着在上拉网络中并联的PMOS管相应于在下拉网
7、络中管相应于在下拉网络中NMOS管的串联管的串联 。2011.2.4 CMOS或非门电路l CMOS或非门电路：或非门电路：2111.2.5 CMOS门电路的构成规则l 一个一个CMOS门是由上拉网络和下拉网络的组合而门是由上拉网络和下拉网络的组合而成的成的 。l 当逻辑门的输出为逻辑当逻辑门的输出为逻辑1时，它将提供一条在输出时，它将提供一条在输出和和VDD之间的通路。之间的通路。 l 当逻辑门的输出为逻辑当逻辑门的输出为逻辑0时，在输出和地之间提供时，在输出和地之间提供一条通路。一条通路。 l 上拉网络和下拉网络是以相互排斥的方式构成的上拉网络和下拉网络是以相互排斥的方式构成的 l 下拉网
8、络由下拉网络由NMOS管构成，而上拉网络由管构成，而上拉网络由PMOS管管构成。构成。 uNMOS管产生管产生“强强0”和和“弱弱1” ；uPMOS管产生管产生“强强1”和和“弱弱0” 22l 由上拉网络和下拉网络组成的互补逻辑门由上拉网络和下拉网络组成的互补逻辑门 ：l 一个互补一个互补CMOS结构的上拉和下拉网络互为对偶结构的上拉和下拉网络互为对偶网络，这意味着在上拉网络中网络，这意味着在上拉网络中并联并联的的PMOS管相应管相应于在下拉网络中于在下拉网络中NMOS管的管的串联串联，反之亦然。，反之亦然。 2324l 例例11-3 ：利用互补利用互补CMOS 逻辑合成一个逻辑合成一个CMOS复复合门电路，其功能为：合门电路，其功能为： 解：解： ()FDABC下拉网络 识别子电路 25l 设计完整的门电路如下：设计完整的门电路如下：2627
第11章数字成电路简介
