计算机组成与结构试题及答案

《计算机组成与结构试题及答案》由会员分享，可在线阅读，更多相关《计算机组成与结构试题及答案（15页珍藏版）》请在装配图网上搜索。

1、（0013）计算机组成原理复习思考题一、单项选择题i.下列（）属于应用软件。连接程序文本处理计算机的运算精度计算机的高低档次）。主存与外存之间CPU内部O一个数位允许使用的数码个数数码在数据中的不同位置操作系统编译系统2 .计算机的字长决定了（）。指令直接寻址能力计算机的运算速度3 .主板上高速缓冲存储器CACH星设在（主存与CPU之间接口板上4 .进位计数制中的最大数是指（）一个数允许使用的最大数码一个固定的常数值5 .相联存贮器是按（）进行寻址的存贮器。地址方式堆栈方式内容指定方式地址方式与堆栈方式6 .总线中地址线的作用是（）。用于选择存储器单元用于选择进行信息传输的设备用于选择存储器单

2、元及用于选择进行信息传输的设备地址信号7 .某计算机字长32位，其存储容量为128KB,若按字编址，那么它的寻址范围是（064K016K08K032K8 .基址寻址方式中，操作数的有效地址等于（）。堆栈指示器内容加上位移量程序计数器内容加上位移量基值寄存器内容加上位移量变址寄存器内容加上位移量9 .目前大多数集成电路生产中，所采用的基本材料为（）。单晶硅非晶硅睇化铝硫化镉10 .CRT的分辨率为1024x1024像素，像素颜色数为512,则刷新存储器容量是（256KB512KB2MB1MB11 .CPU内由许多部件组成，其核心部件是（）。累加寄存器算术运算部件ALU部件多路开关12 .用某个寄

3、存器中操作数的寻址方式称为（）寻址。直接间接寄存器直接寄存器间接13 .二级高速缓冲存储器CACH虚设在（）。主存与CPU之间主存与外存之间接口板上CPU内部14 .主-辅存储器的目的是（）。解决CPU和主存之间的速度匹配问题扩大主存储器的容量CPU通用寄存器数量扩大CPU中通用寄存器的数量既扩大主存储容量又扩大15 .在机器数（）中，零的表示形式是唯一的。原码补码移码反码16 .为了便于实现多级中断，保存现场信息最有效的办法是采用（通用寄存器堆栈存储器外存17 .DMA专送是实现（）之间信息高速传送的一种方式。CPU与I /。接口电路内存与外设18磁盘转速提高一倍，则（）。 平均等待时间缩小

4、一半CPU与内存 内存与内存 其存取速度也提高一倍 影响查道时间 存取速度不变19用补码表示的定点小数，其表示范围（）。1X 11X 11X 11X-1/2成立。A、x1必须为1，x2x3x4至少有一个为1B、x1必须为1，x2x3x4任意C、x1必须为0，x2x3x4至少有一个为1D、x1必须为0，x2x3x4任意6、假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是7、在CPU中，跟踪后继指令地址的寄存器是。A、指令寄存器B、程序计数器C、地址寄存器D、状态条件寄存器8、EPRO嗯指。A、读写存储器B、只读存储器C、可编程的只读存储器D、光擦除可编程的只读存储器9、堆栈寻址

5、方式中，设A为累加器，SP为堆栈指示器，MS助SP指示的栈顶单元。如果进栈操作的动作顺序是(A)-MSP(SP)1-SP。那么出栈操作的动作顺序应为。A、(MSP)-A,(SP)+1-SPB、(MSP)-A,(SP)1fSPC、(SP1)fSP,(MSP)-AD、(SP)+1-SP,(MSP)-A10、下面尾数(1位符号位)的表示中，不是规格化的尾数的是。11、在主存和CPU之间增加cache存储器的目的是。A、增加内存容量B、提高内存可靠性C、解决CPU和主存之间的速度匹配问题D、增加内存容量，同时加快存取速度12、CPU主要包括。A、控制器B、控制器、运算器、cacheC、运算器和主存D、

6、控制器、ALU和主存13、设变址寄存器为X,形式地址为D,(X)表示寄存器X的内容，变址寻址方式的有效地址为A、EA=(X)+DB、EA=(X)+(D)C、EA=(X)+D)D、EA=(X)+(D)14、信息只用一条传输线，且采用脉冲传输的方式称为。A、串行传输B、并行传输C、并串行传输D、分时传输15、下述I/O控制方式中，主要由程序实现的是。A、PPU(外围处理机)方式B、中断方式C、DMAy式D、通道方式16、系统总线中地址线的功能是。A、用于选择主存单元地址B、用于选择进行信息传输的设备C、用于选择外存地址D、用于指定主存和I/O设备接口电路的地址17、CRT的分辨率额为1024X10

7、24,颜色深度为8位，则刷新存储器的存储容量是A、2MBB、1MBC、8MBD、1024B18、设寄存器位数为8位，机器数采用补码形式(含一位符号位)。对应于十进制数-27，寄存器内为。A、27HB、9BHC、E5HD、5AH19、根据国标规定，每个汉字在计算机内占用存储。A、一个字节B、二个字节C、三个字节D、四个字节20、某一SRAMS片，其容量为512X8位，考虑电源端和接地端，该芯片引出线的最小数目应为。A、23B、25C、50D、19二、填空题：（每空1分，共20分）1、设X=，则X补为。2、汉字的、是计算机用于汉字输入、内部处理、输出三种不同用途的编码。3、数控机床是计算机在方面的

8、应用，邮局把信件自动分拣是在计算机方面的应用。4、计算机软件一般分为和两大类。5、 RISC 的中文含义是;CISC的中文含义是6、对动态存储器的刷新有两种方式，它们是和。7、机器字长16位，表示浮点数时，阶码6位（阶符1位），尾数10位（数符1位），则浮点补码表示时，最大浮点数是，绝对值最小的非0的正数是。8、在存储系统的Cache与主存层次结构中，常会发生数据替换问题，此时我们较常使用的替换算法有和等。9、一条指令实际上包括两种信息即10、按照总线仲裁电路的位置不同，可分为仲裁和仲裁。三、简答题：（每题5分，共15分）1、CPU中有哪些主要寄存器？简述这些寄存器的功能。2、 RISC机器具

9、有什么优点，试简单论述。3、计算机存储系统分那几个层次？每一层次主要采用什么存储介质？其存储容量和存取速度的相对值如何变化？四、综合题：（共45分）1、求十进制数一123的原码表示，反码表示，补码表示和移码表示（用8位二进制表示，并设最高位为符号位，真值为7位）。（本题8分）2、基址寄存器的内容为3000H,变址寄存器的内容为02B0H,指令的地址码为002BH,程序计数器（存放当前正在执行的指令的地址）的内容为4500H,且存储器内存放的内容如下：地址内容002BH3500H302BH3500H32B0H5600H32DBH2800H3500H2600H452BH2500H（1）、若采用基址

10、寻址方式，则取出的操作数是什么？（2）、若采用变址寻址（考虑基址）方式，取出的操作数是什么？（3）、若采用立即寻址方式，取出的操作数是什么？（4）、若采用存储器间接寻址（不考虑基址）方式，取出的操作数是什么？（5）、若相对寻址用于转移指令，则转移地址是多少？（本题10分）3、现有SRAM?片容量为2Kx4位，试用此芯片组成8Kx8位的存储器，（1）、共需要多少这样的芯片？（2）、要访问此存储器至少需要多少条地址线？其中片内寻址需几条？（本题6分）4、某双面磁盘，每面有220道，已知磁盘转速r=3000转/分。数据传输率为175000B/s。求磁盘总容量。（本题6分）5、设浮点数x=2011X,

11、y=2010X（1）、计算x+y；（阶码与尾数均用补码运算）。（2）、计算xxy；（阶码用补码运算，尾数用原码一位乘）。（本题15分）自测试卷A参考答案一、填空题（每空1分，共15分）1、分开计算，相乘两数符号位的异或值。2、移，补3、水平，垂直4、匹配CPU和主存之间的速度5、超大规模集成电路，精简指令系统计算机，直接存储器存取（访问），动态随机读写存储器。6、地址总线，数据总线，读写控制线7、存储器二、单项选择题（每题2分，共40分）I、 b2、c3、c4、a5、d6、b7、b8、c9、d10、cII、 b12、b13、d14、c15、a16、d17、d18、c19、a20、d三、简答题（

12、每题5分，共10分）1、映像方式有直接映像，全相联映像，组相联映像三种。直接映像是每个主存块只能放到一个唯一对应的Cache块中，实现简单但Cache利用率低；全相联映像是每个主存块可以放到任何一个Cache块中，最灵活但实现的成本代价最大；组相联映像时每个主存块唯一对应一个cache组，但可放到组内任何一个块中，是前两种方式的折中。2、DRA的储器采用电容存放信息，由于电容漏电，保存信息经过一段时间会丢失，故用刷新保证信息不丢失。常用的刷新方法有集中式刷新和分布式刷新。四、综合题（共35分）1、（本题7分）（1）、操作控制字段18位，判别测试字段3位，控存容量是128X28;（2）、共16条

13、指令，需112条微指令，控存合适，能满足需要。2、（本题共12分）（1）、X和Y的表示为：X阶码：1111尾数：01011Y阶码：0010尾数：10101（2）、对阶：ExEy=保留Ey,X尾数右移3位。、尾数加：得：、规格化：已经是、舍入：尾数：、判溢出：无溢出，故结果为：阶码0010尾数10110值：X223、（本题共16分）（1）共需32个芯片，刷新信号周期约为心S,刷新行地址7位；（2）主存字块标记6位，组地址7位，块内地址3位。地址3280H在Cache的50H组内。（3）连接情况大致如图：自测试卷B参考答案一、单项选择题：（每题1分，共20分）1、D2、A3、D4、B5、A6、D7

14、、B8、D9、D10、D11、C12、B13、A14、A15、B16、D17、C18、C19、B20、D二、填空题：（每空1分，共20分）1、101012、输入码，机内码，字形码3、自动控制，人工智能4、系统软件，应用软件5、精简指令系统计算机，复杂指令系统计算机6、集中式刷新，分布式刷新7、（129）X231、241、8、先进先出算法（FIFO）,近期最少使用算法（LRU）,9、操作码，地址码10、集中式，分布式三、简答题：（每题5分，共15分）1、CPU以下寄存器：指令寄存器（IR）:用来保存当前正在执行的一条指令。程序计数器（PQ:用来确定下一条指令的地址。地址寄存器（AR）:用来保存当

15、前CPU所访问的内存单元的地址。缓冲寄存器（DR）:1作为CPU和内存、外部设备之间信息传送的中转站。2补偿CPU和内存、外围设备之间在操作速度上的差别。3在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。通用寄存器（A。：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。状态条件寄存器（PSVV:保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPUW系统能及时了解机器运行状态和程序运行状态。2、RISC是精简指令系统计算机，它有以下特点：选取使用频率最高的一些简单指令，以及很有用但不复杂

16、的指令。指令长度固定，指令格式种类少，寻址方式种类少。只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。大部分指令在一个机器周期内完成。CPU中通用寄存器数量相当多。以硬布线控制为主，不用或少用微指令码控制。一般用高级语言编程，特别重视编译优化工作，以减少程序执行时间。3、分为高速Cache主存一一辅存三级层次结构，容量从小到大，速度从高到低。存储介质：CacheSRAM主存DRAM辅存磁表面存储器四、综合题：（共45分）1、（本题8分）2、（本题10分）（1）、3500H（2）、2800H（3）、002BH（4）、2600H（5）、452BH3、（本题6分）（1）、8片（2）、

17、13条，11条，4、（本题6分）解：因为Dr=rXNr=3000转/分=50转/秒所以N=Dr/r=（175000B/s）/（50/s）=3500B磁盘总容量=3500BX220X2=1540000B=5、（本题15分）杭州电子科技大学2005年攻读硕士学位研究生入学考试计算机组成原理试卷一、选择题：（32分，每题2分）1、完整的计算机系统应包括。A、运算器、存储器、控制器BC、主机和实用程序D2、CPU是指。A、运算器、存储器、控制器BC、运算器和控制器D3、 Pentium是位微处理器。A、16B、32C4、用5位的补码机器数来表示十进制数-A、10011B、11101C5、计算机系统中，

18、使用总线来传送信息，完整的一组总线通常包括A、数据总线、地址总线、控制总线C、接口总线、系统总线6、在浮点数编码表示中，机器数由A、阶码B、符号CBD构成，、尾数D、数据总线、地址总线、底板总线、CPU总线 是隐含规定的。、基数E 、阶码和尾数7、算术/逻辑运算单元74181ALU可完成A、16种算术运算功能BC、16种算术运算功能和16种逻辑运算功能8、在定点二进制运算器中，减法运算一般通过、外设和主机、配套的硬件设备和软件系统、控制器、运算器、控制器和主存、 48 D 、 643，正确的表示形式是。、 11100 D 、 01101、 16 种逻辑运算功能D 、 4 位乘法运算和除法运算功

19、能来实现。B 、补码运算的二进制减法器D 、补码运算的二进制加法器A、原码运算的二进制减法器C、原码运算的十进制加法器9、若浮点数用补码表示，则判断运算结果是否为规格化数的方法是A、阶符与数符相同为规格化数B、阶符与数符相异为规格化数C、数符与尾数小数点后第一位数字相异为规格化数D数符与尾数小数点后第一位数字相同为规格化数10、交叉存储器实质上是一种存储器，它能执行独立的读写操作。A、模块式，并行，多个B、模块式，串行，多个C、整体式，并行，一个D、整体式，串行，多个11、主存储器和CPU之间增加cache的目的是。A、解决CPU和主存之间的速度匹配问题B、扩大主存储器容量C、扩大CPU中通用

20、寄存器的数量DK既扩大主存储器容量，又扩大CPU中通用寄存器的数量12、微程序控制器中，机器指令与微指令的关系是。A、每一条机器指令由一条微指令来执行B、每一条机器指令由一段微指令编写的微程序来解释执行C、每一条机器指令组成的程序可由一条微指令来执行DK一条微指令由若干条机器指令组成13、假定下列字符码中有奇偶校验位，但没有数据错误，采用奇校验的字符码是。14、存储周期是指。A、主存中读取一个单元的时间B、主存中写入一个单元的时间C、连续两次访问主存单元的最短时间间隔D、主存中访问一个存储单元的平均时间15、虚拟存储器可以实现。A、提高主存储器的存取速度B、扩大主存储器的可用存储空间，并能进行

21、自动管理和调度C、提高外存储器的存取速度D扩大外存储器的存储空间16、常用的虚拟存储系统由两级存储器组成。A、主存-辅存B、Cache-主存C、Cache-辅存D、通用寄存器-主存二、计算题：（16分，每题8分）1、已知X=,Y=,使用变形补码（双符号补码）求X+Y补和XY补，并指出运算结果有否溢出,2、选用32Kx8位的SRAM?片本成128Kx16位的主存储器，问：（1） CPU的数据寄存器需要多少位？（2） CPU的地址寄存器需要多少位？（3）共需要多少片SRAMK片？三、问答题：（36分，每题6分）1、按冯?诺依曼计算机体系结构的基本思想设计的计算机硬件系统包括什么？2、简述SRAMm

22、DRAM勺区别？3、控制器按其结构可以分为哪两类？对比它们的特点。4、控制器由哪几个部件构成？它们各自有什么功能？5、Cache有哪几种地址映射方法？简述各自的映射原理和特点？6、写出指令系统的常见的、基本的寻址方式。四、综合题：（66分）1、某机字长8位，CPU地址总线16位，数据总线8位，存储器按字节编址，CPU的控制信号线有：MREQ#存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：、若该机主存采用16Kx1位的DRAMK片（内部为128X128阵列）构成最大主存空间，则共需要多少个芯片？若采用异步刷新方式，单元刷新周期为2ms,则刷新信号的周期

23、为多少时间？刷新用的行地址为几位？（8分）、若用4个8Kx4位的SRAMI&片和2个4KX8位的SRAMK片本成24Kx8位的RA晰储区域，起始地址为0000H，假设SRAMIK片有CS#（片选，低电平有效）和WE#写使能，低电平有效）信号控制端。（1）试画出地址译码方案；写出RAM的地址范围。（8分）（2）并画出SRAMCPU的连接图，请标明SRAM&片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。（10分）4 位（含 1 位符号位）补码表示，尾数2、设有浮点数，X=25X(9/16),Y=23X(-13/64),阶码用用5位（含1位符号位）补码表示。（1）写出X与Y的浮点数表示

24、。（8分）（2）求真值X+Y=?要求写出完整的浮点运算步骤。（8分）2006年攻读硕士学位研究生入学考试计算机组成原理试题2分，共40分）1、指令系统中采用不同寻址方式的目的主要是（）。A、实现存储程序和程序控制B、缩短指令长度，扩大寻址空间，提高编程灵活性C、可以直接访问外设DK提供扩展操作码的可能并降低指令译码难度2、寄存器间接寻址方式中，操作数处于（）中。A通用寄存器B3、 1 位奇校验能检测出（A、 1 位B4、若一台计算机的字长为A能处理的数值最大为 B、能处理的数值最多由、主存C 、程序计数器）存储器错误。、 2 位 C 、奇数位2 个字节，则表明该机器（2 位十进制数2 位二进制

25、数组成C、在CPU中能够作为一个整体加以处理的二进制代码为D 、堆栈D 、偶数位）。16位D在CPU中运算的结果最大为2的16次方5、CPU是指（）A运算器 B 、控制器 C 、运算器和控制器D 、运算器、控制器和主存6、主存储器和CPU之间增力口cache的目的是（）。A、解决CPU和主存之间的速度匹配问题B、扩大主存储器容量C、扩大CPU中通用寄存器的数量D既扩大主存储器容量，又扩大CPU中通用寄存器的数量7、在浮点数编码表示中，（）在机器数中不出现，是隐含的。A、基数B、尾数C、符号D、阶码8、微程序控制器中，机器指令与微指令的关系是（）。A、每一条机器指令由一条微指令来执行B、每一条机

26、器指令由一段微指令编写的微程序来解释执行C、每一条机器指令组成的程序可由一条微指令来执行DK一条微指令由若干条机器指令组成9、交叉存储器实质上是一种（）存储器，它能（）执行（）独立的读写操作。A、模块式，并行，多个B、模块式，串行，多个C、整体式，并行，一个D、整体式，串行，多个10、假定下列字符码中有奇偶校验码，但没有数据错误，采用偶校验的字符码是（）。11、控制器的功能是（）。A产生时序信号B、从主存取出一条指令C、完成指令操作码译码D从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令12、虚拟存储器可以实现（）。A、提高主存储器的存取速度B、扩大主存储器的存储

27、空间，并能进行自动管理和调度C、提高外存储器的存取速度DK扩大外存储器的存储空间13、计算机的存储器采用分级方式是为了（）。A减少主机箱的体积B、解决容量、价格、速度三者之间的矛盾C、保存大量数据方便D、操作方便14、 32个汉字的机内码需要（）。A、8字节B、64字节C、32字节D、16字节15、有关Cache的说法正确的是（）。A、只能在CPU以外B、CPU内外都可以设置CacheC、只能在CPU以内D、若存在Cache,CPU就不能再访问主存16、相联存储器是按（）进行寻址的存储器。A、地址指定方式B、堆栈存储方式C、内容指定方式D、地址指定方式与堆栈存储方式结合17、在机器数（）中，零

28、的表示形式是唯一的。A、原码B、补码C、补码和移码D、原码和反码18、在定点二进制运算中，减法运算一般通过（）来实现。A、原码运算的二进制减法器B、补码运算的二进制减法器C、补码运算的十进制加法器D、补码运算的二进制加法器19、状态寄存器用来存放（）。A、算术运算结果B、逻辑运算结果C、运算类型D、算逻运算及测试指令的结果状态20、与微指令的执行周期对应的是（）。A、指令周期B、机器周期C、节拍周期D、时钟周期二、填空题：（每空2分，共34分）1、在减法运算中，正数减（）数可能产生溢出，此时的溢出为（）溢出；负数减（）数可能产生溢出，此时的溢出为（）溢出。2、原码一位乘法中，符号位与数值位（）

29、，运算结果的符号位等于（）。3、码值80H:若表示真值0,则为（）码；若表示真值一128,则为（）码；若表示真值一127,则为（）码；若表示真值一0,则为（）码。4、若凶补=1000,则X的十进制真值为（）。5、RISC指令系统的最大特点是：（）、（）等。6、微指令格式分为（）型微指令和（）型微指令，其中，前者的并行操作能力比后者强。7、硬布线控制器的速度比微程序控制器（），（）控制器组成较规范、修改方便。三、综合题：（76分）1、（10分）已知X=,Y=一,用变形补码计算X+Y,XY,并判断是否溢出。2、（6分）已知X=,Y=,求X/2补，X补。4、（20分）8Kx4的EPRO悔储器芯片组成一个16Kx8的半导体只读存储器，问：1）（3分）数据寄存器多少位？（2）（3分）地址寄存器多少位？（3）（3分）共需要多少个这样的存储器芯片？（4）（11分）画出此存储器的组成框图。