七段数码管显示译码器(共6页)
![七段数码管显示译码器(共6页)_第1页](https://file2.zhuangpeitu.com/fileroot2/2021-12/26/602d250d-d455-4e62-ad5c-dbb761656b1f/602d250d-d455-4e62-ad5c-dbb761656b1f1.gif)
![七段数码管显示译码器(共6页)_第2页](/images/s.gif)
![七段数码管显示译码器(共6页)_第3页](/images/s.gif)
《七段数码管显示译码器(共6页)》由会员分享,可在线阅读,更多相关《七段数码管显示译码器(共6页)(6页珍藏版)》请在装配图网上搜索。
1、精选优质文档-倾情为你奉上可编程逻辑器件技术项目设计报告 课题名称:七段数码管显示译码器 班 级:13电子(2)班 姓 名:许宋如 指导老师:龚兰芳1、 设计要求1) 用VHDL语言设计一个可以实现以下功能的程序:输入时思位二进制数,输出时对应的十进制。2) 用四个开关代表四位二进制数,单个数码管显示对应的十进制数。3) 编完程序之后并在开发系统上进行硬件测试。2、 任务分析 用来驱动各种显示器件,从而将用二进制代码表示的数字,文字,符号翻译成人们习惯的形式直观的显示出来的电路,称为显示译码器。 这种显示译码器用多种发光器件构成。例如半导体发光二极管,液晶灯。 以发光二极管的七段数码管显示译码
2、器为例进行说明。 七段字形译码器的真值表:设计原理图:四、硬件要求 主芯片EPM240T100C5,4个开关,一个共阴七段数码管。5、 源程序library ieee;use ieee.std_logic_1164.all;entity yima isport(l:out std_logic_vector(5 downto 0);d0,d1,d2,d3:in std_logic;a,b,c,d,e,f,g:out std_logic);end yima;architecture behav of yima is signal m:std_logic_vector(3 downto 0);sig
3、nal seg7:std_logic_vector(6 downto 0);beginl=”;m=d3&d2&d1&d0;with m selectseg =”when ”0000”,“”when “0001”,“”when “0010”,“”when “0011”,“”when “0100”,“”when “0101”,“”when “0110”,“”when “0111”,“”when “1000”,“”when “1001”,“”when “1010”,“”when “1011”,“”when “1100”,“”when “1101”,“”when “1110”,“”when “1111
4、”,“”when others;g=seg7(6);f=seg7(5);e=seg7(4);d=seg7(3);c=seg7(2);b=seg7(1);a=seg7(0);end behav;6、 接线图7、 现象描述 在硬件上测试,现象结果是,当被分配的引脚的四个拨码开关打到相应位置的二进制对应的七段显示器数码管上显示出相应的字形,例如:当拨码开关对应的二进制为1000的是字形8.8、 总结 通过这次课题实验,熟悉了各程序模块的编写特点,主要是进程语句模块,和结构体以及实体模块的程序编写。相较之前现在可以比较熟练的使用这几个模块。对硬件的认识也比较清晰,在分配引脚时可以比较灵活应用,不用都照搬书里内容。专心-专注-专业
- 温馨提示:
1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。