教学课件PPT触发器与时序逻辑电路

《教学课件PPT触发器与时序逻辑电路》由会员分享，可在线阅读，更多相关《教学课件PPT触发器与时序逻辑电路（94页珍藏版）》请在装配图网上搜索。

1、西安理工大学西安理工大学 电工学教研室电工学教研室 第第2121章章 触发器与时序逻辑电路触发器与时序逻辑电路 返回返回22.1双稳态触发器双稳态触发器22.2寄存器寄存器22.3计数器计数器22.4单稳态触发器单稳态触发器22.5多谐振荡器多谐振荡器 目目 录录时序逻辑电路的输出状态不仅决定于当时的输入状时序逻辑电路的输出状态不仅决定于当时的输入状态，而且与电路原来的状态有关，具有记忆功能。态，而且与电路原来的状态有关，具有记忆功能。触发器是时序逻辑电路的基本单元触发器是时序逻辑电路的基本单元组合逻辑电路的输出状态完全由当时的输入变量组合逻辑电路的输出状态完全由当时的输入变量的组合状态决定，

2、与电路的原状态无关。的组合状态决定，与电路的原状态无关。概述概述返回返回触发器按逻辑功能可分为：双稳态触发器、单触发器按逻辑功能可分为：双稳态触发器、单稳态触发器、无稳态触发器（多谐振荡器）。稳态触发器、无稳态触发器（多谐振荡器）。双稳态触发器中又包含双稳态触发器中又包含RS触发器触发器、JK触发器触发器、D触发器和触发器和T触发器触发器等。等。 22.1 22.1 双稳态触发器双稳态触发器 返回返回22.1.22.1.1 R S 触触 发发 器器1.1.基本基本RSRS触发器触发器&G1&G2由两个与非门交叉连接而成由两个与非门交叉连接而成QQDRDS返回返回DSDR0 11 01 10 0

3、10不变不变不定不定Q&G1&G2QQDRDS返回返回输入输入SD=0, RD=1 时时若原状态：若原状态：1Q0Q 10101011输出变为：输出变为：0Q1Q &G1&G2QQDRDS返回返回输入输入SD=0, RD=1时时若原状态：若原状态：0Q1Q 00110101输出保持：输出保持：0Q1Q &G1&G2QQDRDS返回返回0, 1DDSR 时，触发器原状态若为时，触发器原状态若为“0”0”，则新状态为则新状态为“1”1”。若原状态为。若原状态为“1”1”，则新状，则新状态仍为态仍为“1”1”。即无论原状态如何，基本。即无论原状态如何，基本RSRS触触发器都输出发器都输出“1 1”，

4、所谓，所谓“置位置位”状态。状态。返回返回0, 1DDRS时时 考虑到电路的对称性，触发器的输出状考虑到电路的对称性，触发器的输出状态应为态应为“0 0”，即所谓，即所谓“复位复位”状态。状态。DRDS直直 接接 复复 位位 端（端（RESET）直直 接接 置置 位位 端（端（SET）低电平有效低电平有效返回返回输入输入RD=1, SD=1时时若原状态：若原状态：10111001输出保持原状态：输出保持原状态：0Q1Q 0Q1Q &G1&G2QQDRDS返回返回输入输入RD=1, SD=1时时若原状态：若原状态：1Q0Q 01110110输出保持原状态：输出保持原状态：1Q0Q &G1&G2Q

5、QDRDS返回返回结 论 时，触发器原状态若为时，触发器原状态若为“0”0”，则新状态为则新状态为“0 0”。若原状态为。若原状态为“1”1”，则新状态，则新状态仍为仍为“1”1”。即无论原状态如何，基本。即无论原状态如何，基本RSRS触发器触发器输出都保持原状态不变。输出都保持原状态不变。1, 1DDSR返回返回输入输入RD=0, SD=0时时0011输出全是输出全是1与逻与逻辑功能相矛盾辑功能相矛盾且当且当 同时变为同时变为1时，速度快时，速度快的门输出先变为的门输出先变为0，另一个不变。输，另一个不变。输出状态由偶然因素决定。出状态由偶然因素决定。&G1&G2QQDRDS0DDSR返回返

6、回结 论 输入输入RD=0, SD=0时，基本时，基本RS触发器的输出触发器的输出不定，属于禁止出现的状态。不定，属于禁止出现的状态。 基本基本RS触发器的置位、复位和保持不变的触发器的置位、复位和保持不变的逻辑功能，可实现数码的存储和记忆。由于有逻辑功能，可实现数码的存储和记忆。由于有禁态，所以使用受到一定限制禁态，所以使用受到一定限制 。返回返回图形符号图形符号DRDS低电平有效低电平有效QQ返回返回2.2.可控可控RS触发器触发器（时钟（时钟RS触发器）触发器）&c&dQQDRDS&a&bRS C时钟信号时钟信号 直接直接复位端复位端 直接直接置位端置位端返回返回 注意注意DRDS （直

7、接复位端）和（直接复位端）和 （直接（直接置位端）可以不受时钟信号的控制置位端）可以不受时钟信号的控制直接给输出直接给输出 复位复位（输出输出0 0） 或或置位置位（输出输出1 1）。一般用于在开始工作时）。一般用于在开始工作时设定初始工作状态设定初始工作状态 ，而在工作过程，而在工作过程中一般不使用中一般不使用 。因为它们都是低电。因为它们都是低电平有效的信号，所以不用时应接高平有效的信号，所以不用时应接高电平。电平。返回返回&c&dQQDRDS&a&bRS CC=0及及R=S=0时时011触发器保持原态触发器保持原态返回返回C=1，R=0、S=1时时1&c&dQQDRDS&a&bRS C0

8、110110新状态是新状态是1 1返回返回C=1，R=1、S=0时时1&c&dQQDRDS&a&bRS C1001011新状态是新状态是0 0返回返回C=1，R=1、S=1时时1&c&dQQDRDS&a&bRS C1100111新状态不定新状态不定返回返回逻辑功能表逻辑功能表RSQn+100Qn01110011不定不定Qn+1 -第第n+1个时钟脉冲到来后的新状态个时钟脉冲到来后的新状态Qn -第第n+1个时钟脉冲到来之前的原状态个时钟脉冲到来之前的原状态返回返回逻逻 辑辑 符符 号号DRDSSRCQQ返回返回例：画出例：画出RS触发器的输出波形触发器的输出波形 。 CRSQQSetReset

9、使输出全为使输出全为1C撤去后撤去后状态不定状态不定返回返回可控可控RSRS触发器的计数功能触发器的计数功能工作原理工作原理100101110假设假设Q=010来一个时钟翻转一次来一个时钟翻转一次&c&dQQ&a&bC返回返回可控可控RSRS触发器的空翻现象触发器的空翻现象10010111010&c&dQQ&a&bC若若C C一直是高电平一直是高电平Q Q的状态会不断翻转，产生空翻现象。的状态会不断翻转，产生空翻现象。返回返回结 论 1. 1. 可控可控RSRS触发器输出的变化发生在触发器输出的变化发生在C C信号高信号高 电平期间电平期间. . 2. 2. 除了具有置位、复位和保持功能之外，

10、还除了具有置位、复位和保持功能之外，还 可对输入的时钟脉冲进行计数。但是对时钟脉冲可对输入的时钟脉冲进行计数。但是对时钟脉冲 的宽度（高电平期间）要求比较苛刻。的宽度（高电平期间）要求比较苛刻。 3. 3. 仍存在禁止状态（仍存在禁止状态（R=S=1）。返回返回22.1.2 22.1.2 JK触发器触发器从触发器从触发器主触发器主触发器QQQQCCJKSRRDSD1由两个可控由两个可控RSRS触发器触发器和一个非门构成和一个非门构成返回返回SDRDJKC逻辑符号逻辑符号逻辑状态表逻辑状态表J0011K0101Qn+1Qn+1 0 1QnQQ返回返回从触发器从触发器主触发器主触发器QQQQCJK

11、SRRDSD1C=0011SRC=0C=0时，时，若主触发器输出为若主触发器输出为0 0，01则从触发器输出也为则从触发器输出也为0。返回返回若主触发器输出为若主触发器输出为1 1，则从触发器输出也为则从触发器输出也为1 1从触发器从触发器主触发器主触发器QQQQCJKSRRDSD1C=0101SR10返回返回在在C=0C=0期间，从触发器期间，从触发器与主触发器状态一致。与主触发器状态一致。结结 论论返回返回从触发器从触发器主触发器主触发器QQQ QQ QCJKSRRDSD1逻辑功能分析逻辑功能分析(1) J=1, K=1 Q = 0(1) J=1, K=1 Q = 0C=00111101S

12、RC=0,C=0,主触发器状态主触发器状态不变不变从触发器状态也不变从触发器状态也不变且与主触发器状态相且与主触发器状态相同，同，01QKRQJS返回返回从触发器从触发器主触发器主触发器QQQQCJKSRRDSD1C=10111100SR10C=1主触发器输出主触发器输出Q从从0变为变为1,从触发器不变从触发器不变.返回返回从触发器从触发器主触发器主触发器QQQQCJKSRRDSD1C=01110SR101C=0主触发器输出不变主触发器输出不变, ,从触发器输出变为从触发器输出变为1,1,与主触发器与主触发器状态相同。状态相同。1001返回返回主从结构的主从结构的jk触发器触发器在在c=1时，

13、先把信号存时，先把信号存在主触发器中。在主触发器中。在在C从从1下跳为下跳为0时，时，从触发器输出发生从触发器输出发生状态翻转或保持原状态翻转或保持原状态不变，即下降状态不变，即下降沿触发。沿触发。从触发器从触发器主触发器主触发器QQQQCJKSRRDSD1C=10111100SR10J=K=1时时,每来一每来一个时钟脉冲输出个时钟脉冲输出状态变化一次状态变化一次.即即所谓所谓“计数计数”状态状态.返回返回(2) J=0, K=0 由于主触发器的由于主触发器的R=S=0, 所以所以主触发器的输出状态永远不会变主触发器的输出状态永远不会变化化, 从触发器的输出状态也不会从触发器的输出状态也不会发

14、生变化发生变化,触发器此时为触发器此时为“不变不变”状态状态. 返回返回（3）J=1，K=0从触发器从触发器主触发器主触发器QQQ QQCJKSRR RD DSD1C=110100SR100设原状态为设原状态为“0”0”1当当C=1C=1时时, ,主触发器主触发器先翻转为先翻转为“1”1”，然，然后当后当C=0C=0时，从触发时，从触发器在由器在由0 0翻转为翻转为1 1。返回返回从触发器从触发器主触发器主触发器QQCSRRDSD1C=110100SR01若原状态为若原状态为1 1，则主触发器因，则主触发器因S=0S=0，R=0R=0，C=1C=1时，时，主触发器输出不变，所以主触发器输出不变

15、，所以C=0C=0时，从触发器状态也不变。时，从触发器状态也不变。01即不管原状态如何，当即不管原状态如何，当J=1，K=0时，时钟脉冲时，时钟脉冲过后的新状态为过后的新状态为1。返回返回（4 4）J=0，K=1考虑到电路的对称性，可以知道无论考虑到电路的对称性，可以知道无论原状态如何，下一个状态一定是原状态如何，下一个状态一定是0 0。返回返回cJKQ时序图时序图返回返回22.1.3 22.1.3 D 触发器触发器DCRDSDQQ返回返回逻辑功能表逻辑功能表D01Qn+101返回返回&e&fQQ&c&d&a&bDCP设原态设原态Q=0并设并设D=11C=0期间，期间，c 、d被锁，被锁，输出

16、为输出为1。00110返回返回1c=1 、d=1反馈到反馈到a、b的输入，的输入，a、b输出输出为为0、1。001111010&e&fQQ&c&d&a&bDCP返回返回C正沿到达正沿到达时时c、d开启，开启，使使c=1，d=0。11110110Q翻转为翻转为101&e&fQQ&c&d&a&bDC返回返回C正沿过后，正沿过后，d=0将将c封封锁锁,并使并使b=1，维持，维持d=0。11001因此以后因此以后C=1期间期间D的变化的变化不影响输不影响输出。出。001&e&fQQ&c&d&a&bDC返回返回22.1.5 触发器逻辑功能的转换触发器逻辑功能的转换1. JK触发器转换为触发器转换为D触发

17、器触发器DSDRDJKCQQ1Dn Qn+1 0 0 1 1返回返回2. JK触发器转换为触发器转换为T触发器触发器SDRDJKCQQT T Qn+1 0 Qn 1 Qn返回返回CDQQ3. D触发器转换为触发器转换为 触发器触发器T每来一个脉冲每来一个脉冲Q翻转一次翻转一次返回返回22.222.2寄存器寄存器用于存放参与运算的数据和运算结果用于存放参与运算的数据和运算结果数码的输入方式有并行和串行之分数码的输入方式有并行和串行之分, ,输出也有并行和串行之分。输出也有并行和串行之分。返回返回并行输入、并行输出：数码从各输入、输出并行输入、并行输出：数码从各输入、输出 端同时输入、输出。端同时

18、输入、输出。串行输入、串行输出：数码从一个输入、输串行输入、串行输出：数码从一个输入、输 出端逐位输入、输出。出端逐位输入、输出。返回返回22.2.1 22.2.1 数码寄存器数码寄存器取出取出清零清零寄存寄存1&1&1&QQQQ2Q1101SDRD010101101Q0并行输入并行输入/输出输出的数码寄存器的数码寄存器返回返回d3d2d1d0DQ寄存寄存清零清零RDQ3Q2Q1Q0由由D触发器构成的并行输入触发器构成的并行输入/输出数码寄存器输出数码寄存器RDRDRDDDDQQQ返回返回22.2.2 移位寄存器移位寄存器即可存放数码又可在移位脉冲控制下依次移动位置即可存放数码又可在移位脉冲控

19、制下依次移动位置.QQJKJKKKJJD数码输入数码输入RD 清零清零移位脉冲移位脉冲CQ3Q2Q1Q0由由JK触发器组成的四位移位寄存器触发器组成的四位移位寄存器返回返回 移位寄存器的状态表移位寄存器的状态表(设寄存的二进制数为设寄存的二进制数为“1011”）CQ3Q2Q1Q00 0 0 0 0 清零清零1 0 0 0 1 左移一位左移一位2 0 0 1 0 左移二位左移二位3 0 1 0 1 左移三位左移三位4 1 0 1 1 左移四位左移四位移位过程移位过程返回返回存放的二进制数码存放的二进制数码1011随时钟脉冲从高随时钟脉冲从高位到低位依次位到低位依次串行串行输入到数据输入端。输入到

20、数据输入端。输出数据时，既可从最高位触发器输出输出数据时，既可从最高位触发器输出端在移位脉冲控制下依次端在移位脉冲控制下依次串行串行输出，也输出，也可以从四个触发器的输出端同时可以从四个触发器的输出端同时并行并行输输出。出。显而易见，并行工作方式的速度较快，显而易见，并行工作方式的速度较快，但需要的输入输出端子数相应较多。但需要的输入输出端子数相应较多。返回返回 由由D触发器组成的触发器组成的并行、串行输入并行、串行输入/串行输出的移位寄存器串行输出的移位寄存器&串行输出串行输出d3d0d1d2并行输入并行输入寄存寄存移位脉冲移位脉冲C清零清零SDSDSDSDRDRDRDRDQ3Q2Q1Q0D

21、DDD串行输入串行输入返回返回22.3 计数器计数器基本逻辑功能基本逻辑功能:计数器能够累计输入时钟脉冲的个数计数器能够累计输入时钟脉冲的个数22.3.1二进制计数器二进制计数器 计数器的输出码按照二进制加法或减法的规律变化计数器的输出码按照二进制加法或减法的规律变化,如二进制加法计数器如二进制加法计数器,其规律是其规律是“逢二进一逢二进一”。 一个触发器可以表示一位二进制数，如要表示一个触发器可以表示一位二进制数，如要表示n位二位二进制数，就需要进制数，就需要n个触发器。个触发器。 n位二进制计数器所能表示的状态数最多为位二进制计数器所能表示的状态数最多为N=2n个，个，而所能表示的最大十进

22、制数为而所能表示的最大十进制数为2n -1个。如个。如n=4，则状态数，则状态数最多为最多为16个，最大十进制数为个，最大十进制数为15。返回返回1.异步二进制加法计数器异步二进制加法计数器 所谓异步所谓异步,是指当多位触发器发生状态变化时是指当多位触发器发生状态变化时,在时间上不同步。在时间上不同步。其原因是各触发器的时钟脉冲端其原因是各触发器的时钟脉冲端没有连接在一起没有连接在一起，这一点可从下面的异步方式四位，这一点可从下面的异步方式四位二进制加法计数器的工作原理中加深体会。二进制加法计数器的工作原理中加深体会。返回返回0000001000112001023001134010045010

23、156011067011178100089100191010101011101111121100121311011314111014151111151600000C二二 进进 制制 数数Q3Q2Q1Q0十进制数十进制数四位二进制加法计数器状态表四位二进制加法计数器状态表返回返回Q3Q2Q1Q0JJJJKKKK计数脉冲计数脉冲CR RD D清零清零Q3Q2Q1Q0C1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16由主从型由主从型JK触发器组成的四位异步二进制加法计数器触发器组成的四位异步二进制加法计数器QQQQ返回返回2.同步二进制加法计数器同步二进制加法计数器Q2Q

24、3Q1Q0JJJJKKKKQQQQQQQQ清零清零计数脉冲计数脉冲J0=K0=1 ; J1=K1=Q0 ; J2=K2=Q1Q0 ; J3=K3=Q2Q1Q0 ;F0F1F2F3返回返回Q3Q2Q1Q0C1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16各触发器的状态变换与时钟脉冲同步各触发器的状态变换与时钟脉冲同步返回返回例例1: 分析图示逻辑电路的逻辑功能分析图示逻辑电路的逻辑功能,说明其用途说明其用途.设初始状态为设初始状态为“0000”。JJJKKKDR清零清零计数脉冲计数脉冲Q2Q1Q0QQQQQQF0F1F2返回返回解：解：分析：分析： 从各触发器的从各触

25、发器的C端连接来看，这是一个端连接来看，这是一个异步工作方式的计数器。其中，异步工作方式的计数器。其中，F0 和和 F2的的C与计数脉冲相连，与计数脉冲相连，F1 的时钟端的时钟端C = Q0 ，即即F1只有在只有在Q0的状态从的状态从1变为变为0时才能翻转。时才能翻转。（1）各）各J、K端的逻辑式端的逻辑式20QJ10K111 KJ012QQJ12K（ Q0每从每从1变为变为0时，时， 翻转一次）翻转一次）Q1返回返回（2）列表）列表注意到注意到F1只有在只有在Q0的状态从的状态从1变为变为0时才能翻转时才能翻转C012345K2111111J1111111J2000100K1111111J

26、0111101K0111111Q2 Q1 Q00 0 00 0 10 1 00 1 11 0 00 0 0返回返回这是一个五进制的异步加法计数器。这是一个五进制的异步加法计数器。时序图如下时序图如下CQ0Q1Q21 2 3 4 5返回返回22.3.2 十进制计数器十进制计数器用四位二进制数来代表十个十进制数码用四位二进制数来代表十个十进制数码09四位二进制数共有四位二进制数共有16个状态，用于代表个状态，用于代表09时会多余出时会多余出6个状态。编码方式的不同，决定个状态。编码方式的不同，决定了状态的取舍。了状态的取舍。最常用的编码方式为最常用的编码方式为8421码码返回返回84218421码

27、十进制加法计数器的状态表码十进制加法计数器的状态表0 000001 000112 001023 001134 010045 010156011067011178100089100191000000CQ3Q2Q1Q0十进制数十进制数返回返回Q3Q2Q1Q0JJJJKKKKDR计数脉冲计数脉冲J0=K0=1 ； J1 = Q3Q0，K1 = Q0 ； J2=K2 = Q1Q0 ； J3=Q2Q1Q0 ， K3 =Q0 1.同步十进制加法计数器同步十进制加法计数器返回返回J0=K0=1 ； J1 = Q3Q0， K1 = Q0 ；J2=K2 = Q1Q0 ； J3=Q2Q1Q0 ， K3 =Q0 C

28、 0 1 2 3 4 5 6 7 8 910J3K3J2K2J1K1K0J0Q3Q2 Q1 Q00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0 0 0 0 0 0 0 1 1 0 1 0 0 1 1 1 1 0 0 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 0 1 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 1 1 0 0 0 0 0 0 1

29、1返回返回S9（1）CT 74LS2901 2 3 4 5 6 714 13 12 11 10 9 8S9（2）Q2Q1Q3Q0C0C1R0（1）R0（2）UCCGNDR0（1）R0（2）S9（1）S9（2）Q3Q2Q1Q01 10 0 1 1 0 0 0 0 0 0 0 0 0 0 0 01 0 0 1 计数计数 计数计数 计数计数 计数计数CT74LS290的管脚图和功能表的管脚图和功能表2.二五十进制计数器二五十进制计数器返回返回Q3Q2Q1Q0DRDSDSDRDRDRF3F2F1F0&C0C1JKJKKJJKS9(1)S9(2)R0(1)R0(2)CT74LS290的内部逻辑图的内部逻

30、辑图返回返回1.只接只接C0时时,由由Q0输出输出,为二进制计数器。为二进制计数器。2.只接只接C1时，由时，由Q3、Q2、Q1输出，为五进制计数器。输出，为五进制计数器。3.将将Q0与与C1连接连接, 由由C1输入计数脉冲输入计数脉冲,可得十进制计数器。可得十进制计数器。4.利用利用“反馈清零法反馈清零法”,可得到小于十的任意进制计数器。可得到小于十的任意进制计数器。逻辑功能逻辑功能返回返回 用反馈清零法将用反馈清零法将CT74LS290连接成连接成6进制计数器。进制计数器。Q3Q2Q1Q0C0C1S9(1)S9(2)R0(1)R0(2)1.首先将首先将Q0与与C1连接组成十进制计数器。连接

31、组成十进制计数器。2.将置位端接将置位端接0, Q2和和Q1端反馈至清零端。端反馈至清零端。例例2：返回返回原理分析：原理分析：设初始状态为设初始状态为00001.因为因为R0(1)=R0(2)=S9(1)=S9(2)=0，所以电路为计数，所以电路为计数状态，从状态，从0000开始计数。开始计数。2.当第五个计数脉冲过后，输出为当第五个计数脉冲过后，输出为 0101。再来一。再来一个计数脉冲时，输出变为个计数脉冲时，输出变为0110，由于，由于Q1和和Q2分别分别接接R0(1)和和R0(2)清零端，所以清零端，所以0110这个状态，刚一出这个状态，刚一出现，马上又变为现，马上又变为0000。返

32、回返回 22.4 22.4 单稳态触发器单稳态触发器22.4.1 CMOS22.4.1 CMOS积分型单稳态触发器积分型单稳态触发器+UDD11ARuo1uiuoC返回返回5K5K5KDRDSQQ8 +UCC562731 GND41 GND2 低电平触发端低电平触发端3 输出端输出端4 复位端复位端6 高电平触发端高电平触发端7 放电端放电端8 正电源端正电源端518VC1C222.4.2 由由555集成定时器组成的单稳态触发器集成定时器组成的单稳态触发器1. 555集成定时器集成定时器返回返回2. 由由555定时器组成的单稳态触发器定时器组成的单稳态触发器5K5K5KDRDSQQ8 +UCC

33、5627314+UCC+UCC0.01Fuiu0RCucCCU32ucuiu0tpttttp=RC ln3=1.1RCC1C2返回返回单稳态触发器的主要用途单稳态触发器的主要用途:1.用作定时控制用作定时控制,改变改变RC参数大小参数大小,可改变输出可改变输出高电平时间宽度高电平时间宽度,即改变定时时间即改变定时时间.2.用于脉冲整形。用于脉冲整形。返回返回22.5 多谐振荡器多谐振荡器22.5.1 RC环形振荡器环形振荡器111uoRRSC返回返回22.5.2 由由555定时器组成的多谐振荡器定时器组成的多谐振荡器8 +UCC56315K5K5KDRDSQQ274+UCC+UCCR2R1Cu

34、oucC1C2返回返回ucuoCCU32CCU31tp1tp21.上电初期上电初期,电容电压小于电容电压小于 ,比较器比较器2输出低电平输出低电平,使触发器使触发器输出高电平。放电管截止。输出高电平。放电管截止。CCU312.电容充电使电压电容充电使电压uc上升上升到到 大于大于 时，比较器时，比较器1输出低电平，使触发器输输出低电平，使触发器输出低电平。放电管导通，出低电平。放电管导通，电容放电使电压电容放电使电压uc下降下降。CCU323. 当电压下降到当电压下降到 时，比较器时，比较器2输出低电平使触发器又输出低电平使触发器又输出高电平，放电管截止，电容电压重新因充电而重新输出高电平，放

35、电管截止，电容电压重新因充电而重新上升。重复步骤上升。重复步骤1。CCU31tt返回返回振荡频率的计算：振荡频率的计算： CCU32tp1 : uc 从从 上升到上升到 所需的时间为所需的时间为tp1CCU31CRRCRRtp)( 7 . 02ln)(21211tp2 : uc 从从 下降到下降到 所需的时间为所需的时间为tp2CCU31CCU32CRCRtp2227 . 02lnCRRttTpp)(7 . 02121振荡周期振荡周期:CRRTf)2(43. 1121振荡频率振荡频率:返回返回1R2R2R1D2D1RPRF01. 0C15346872555+UCCuo占空比可调的多谐振荡器占空

36、比可调的多谐振荡器返回返回ucuoCCU32CCU31tp1tp2ttCRtp117 . 0CRtp227 . 0占空比占空比211211RRRtttDppp返回返回应用举例应用举例例：例：四人抢答电路四人抢答电路。四人参加比赛，每人。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它按钮按下时不起作指示灯亮。并且，其它按钮按下时不起作用。用。电路的核心是电路的核心是74LS175四四D触发器。它触发器。它的内部包含了四个的内部包含了四个D触发器，各输入、输出触发器，各输入、输出以字头相区别，管脚图见下页。以字头相区别，管脚图见下页。

37、返回返回CLRD CPQQCLRD CPQQCLRD CPQQCLRD CPQQ1QQ11D2QQ22DGND4QQ44D3QQ33D时钟时钟清零清零USC74LS175管脚图管脚图返回返回+5V1Q1Q2Q2Q3Q3Q4Q4Q1D2D3D4D CLRCP& 1& 2& 3清零清零CP抢答前先清零抢答前先清零0输出为零发输出为零发光管不亮光管不亮返回返回1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4 CLRCP+5V& 1& 2& 2清零清零CP1反相端都为反相端都为11开启开启返回返回1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4 CLRCP& 1& 2& 2清零清零CP+5V若第一个按钮被按若第一个按钮被按下下=1=000被封死被封死这时不响应其它这时不响应其它按钮的动作按钮的动作结 束第第 22 22 章章返回返回