计算机组成原理第四章 存储系统

《计算机组成原理第四章 存储系统》由会员分享，可在线阅读，更多相关《计算机组成原理第四章 存储系统（81页珍藏版）》请在装配图网上搜索。

1、第四章 存储系统n存储器的两大功能：存储器的两大功能： 1、 存储（写入存储（写入Write） 2、 取出（读出取出（读出Read）n三项基本要求：三项基本要求： 1、大容量、大容量 2、高速度、高速度 3、低成本、低成本4.1 概述概述4.1.1 存储器相关特性存储器相关特性1.1.存取时间存取时间 从存储器收到读从存储器收到读( (或写或写) )申请命令申请命令, ,到从存储器到从存储器读读( (或写入或写入) )信息所需的时间称为存取时间信息所需的时间称为存取时间( (存存储器访问时间储器访问时间) )2.2.存取周期存取周期n存取周期指示存储器做连续访问操作过程中一存取周期指示存储器做

2、连续访问操作过程中一次完整的存取操作所需的全部时间。次完整的存取操作所需的全部时间。n指本次存取开始到下一次存取开始之间所需的指本次存取开始到下一次存取开始之间所需的时间。即时间。即存取时间加上一段附加时间。存取时间加上一段附加时间。4.1.1 存储器相关特性存储器相关特性3.3.数据传输率数据传输率 数据传输率是数据传入或传出存储器的速数据传输率是数据传入或传出存储器的速率。率。 R R 单位：位数单位：位数/ /每秒（每秒（bpsbps）4.1.2 存储器的分类存储器的分类1.1.按存储器在系统中的作用分类按存储器在系统中的作用分类（1 1）主存（内存）主存（内存）主要存放主要存放CPUC

3、PU当前使用的程序和数据当前使用的程序和数据。速度快速度快容量有限容量有限（2 2）辅存）辅存 （外存）（外存）存放大量的后备程序和数据。存放大量的后备程序和数据。速度较慢速度较慢容量大容量大（3 3）高速缓存）高速缓存存放存放CPUCPU在当前一小段时间内在当前一小段时间内多次使用的程序和数据。多次使用的程序和数据。速度很快速度很快容量小容量小4.1.2 存储器的分类存储器的分类2. 按存储介质分类按存储介质分类（1 1）半导体存储器）半导体存储器利用双稳态触发器存储信息利用双稳态触发器存储信息静态静态存储器存储器: :依靠电容存储电荷的原理存储信息依靠电容存储电荷的原理存储信息（2 2）磁

4、表面存储器）磁表面存储器动态存储器动态存储器: :容量大，容量大，长期保存信息，长期保存信息，利用磁层上不同方向的磁化区域表示信息。利用磁层上不同方向的磁化区域表示信息。非破坏性读出非破坏性读出，作外存。作外存。功耗较大功耗较大, ,速度快速度快, ,作作CacheCache。功耗较小功耗较小, ,容量大容量大, ,速度较快速度较快, ,作主存作主存。4.1.2 存储器的分类存储器的分类（3 3）光盘存储器）光盘存储器速度慢。速度慢。利用光斑的有无表示信息。利用光斑的有无表示信息。容量很大，容量很大，非破坏性读出，非破坏性读出， 长期保存信息，长期保存信息，作外存。作外存。3.3.按存取方式分

5、类按存取方式分类随机存取：随机存取： 可按地址访问存储器中的任一单元，可按地址访问存储器中的任一单元，（1 1）随机存取存储器）随机存取存储器访问时间与单元地址无关。访问时间与单元地址无关。4.1.2 存储器的分类存储器的分类RAMRAM存取周期或读存取周期或读/ /写周期写周期固存：固存：（nsns）：可读可写：可读可写ROMROM：只读不写：只读不写PROMPROM：用户不能编程用户不能编程用户可一次编程用户可一次编程EPROMEPROM：用户可多次编程用户可多次编程（紫外线擦除）（紫外线擦除）EEPROMEEPROM：用户可多次编程用户可多次编程（电擦除）（电擦除）速度指标：速度指标：作

6、主存、高速缓存作主存、高速缓存。4.1.2 存储器的分类存储器的分类（2 2）顺序存取存储器（）顺序存取存储器（SAMSAM）访问时读访问时读/ /写部件按顺序查找目标地址，访问时间写部件按顺序查找目标地址，访问时间与数据位置有关。如与数据位置有关。如: :磁带磁带等待操作等待操作平均等待时间平均等待时间读读/ /写操作写操作两步操作两步操作速度指标速度指标（msms）数据传输率数据传输率（字节（字节/ /秒秒）4.1.2 存储器的分类存储器的分类（3 3）直接存取存储器（）直接存取存储器（DAMDAM）访问时读访问时读/ /写部件先直接指向一个小区域，再在该区写部件先直接指向一个小区域，再在

7、该区域内顺序查找。访问时间与数据位置有关。如域内顺序查找。访问时间与数据位置有关。如: :磁盘磁盘三步操作三步操作定位（寻道）操作定位（寻道）操作等待（旋转）操作等待（旋转）操作读读/ /写操作写操作速度指标速度指标平均定位（平均寻道）时间平均定位（平均寻道）时间平均等待（平均旋转）时间平均等待（平均旋转）时间数据传输率数据传输率（msms）（msms）（位（位/ /秒秒）4.1.3 存储系统的层次结构存储系统的层次结构n三级存储体系结构：三级存储体系结构： 高速缓存高速缓存 主存主存 外存外存1）主存储器：）主存储器：指能由指能由CPU直接编程访问的存直接编程访问的存储器。存放需要执行的程序

8、和需要处理的数据。储器。存放需要执行的程序和需要处理的数据。也称为内存。也称为内存。2）外存储器：）外存储器：指用来存放需要联机保存但暂指用来存放需要联机保存但暂不使用的程序和数据。对主存的补充和后援。不使用的程序和数据。对主存的补充和后援。位于主机的逻辑范畴之外。简称为外存。位于主机的逻辑范畴之外。简称为外存。3）高速缓存：）高速缓存：存放最近要使用的程序和数据。存放最近要使用的程序和数据。解决解决CPU和主存之间的速度匹配。和主存之间的速度匹配。4.1.3 存储系统的层次结构存储系统的层次结构1.1.主存主存- -外存层次外存层次为为虚拟存储虚拟存储提供提供条件。条件。增大容量。增大容量。

9、将主存空间与部分外存空间组将主存空间与部分外存空间组成逻辑地址空间；成逻辑地址空间； CPU CPU Cache Cache 主存主存 外存外存CPU CPU 主存主存 外存外存用户使用逻辑地址空间编程；用户使用逻辑地址空间编程；操作系统进行有关程序调度、存储空间分配、地操作系统进行有关程序调度、存储空间分配、地址转换等工作。址转换等工作。4.1.3 存储系统的层次结构存储系统的层次结构2.2.主存主存- -高速缓存层次高速缓存层次提高速度。提高速度。CPU Cache CPU Cache 主存主存 命中命中不命中不命中4.2 半导体存储单元与存储芯片半导体存储单元与存储芯片工艺工艺双极型双极

10、型MOSMOS型型TTLTTL型型ECLECL型型速度很快、速度很快、 功耗大、功耗大、 容量小容量小电路结构电路结构PMOSPMOSNMOSNMOSCMOSCMOS功耗小、功耗小、 容量大容量大工作方式工作方式静态静态MOSMOS动态动态MOSMOS（静态（静态MOSMOS除外）除外）存储信存储信息原理息原理静态存储器静态存储器SRAMSRAM动态存储器动态存储器DRAMDRAM（双极型、静态（双极型、静态MOSMOS型）型）： 依靠双稳态电路内部交叉反馈的机制存储信息。依靠双稳态电路内部交叉反馈的机制存储信息。（动态（动态MOSMOS型）：型）： 依靠电容存储电荷的原理存储信息。依靠电容存

11、储电荷的原理存储信息。功耗较大功耗较大, ,速度快速度快, ,作作CacheCache。功耗较小功耗较小, ,容量大容量大, ,速度较快速度较快, ,作主存作主存。4.2.1 双极型存储单元与芯片双极型存储单元与芯片n基本逻辑电路基本逻辑电路1. 二极管：二极管： 2. 肖特基二极管：肖特基二极管： 3. 三极管：三极管： 集电极集电极c基极基极b 发射极发射极e三极管相当于一个由基极控制的无触点开关。当基极和发三极管相当于一个由基极控制的无触点开关。当基极和发射极之间的电压差较大时，三极管通导，集电极和发射极射极之间的电压差较大时，三极管通导，集电极和发射极电压基本相同。电压基本相同。4.2

12、.1 双极型存储单元与芯片双极型存储单元与芯片1.TTL型存储单元 V1 V2 Z TTL原理：用两个双原理：用两个双射极晶体管交叉反馈，射极晶体管交叉反馈，构成双稳态电路。构成双稳态电路。 左图中，左图中，V1，V2交叉反馈，构成双稳交叉反馈，构成双稳态电路，发射极接态电路，发射极接字线字线Z，如果字线，如果字线Z为为低电平，可读低电平，可读/写，如写，如果字线果字线Z为高电平，为高电平，则数据保持。则数据保持。W和和W是位线，数据通过是位线，数据通过W和和W读出或写入。读出或写入。读放读放A D1 D2 B W Vcc W 4.2.1 双极型存储单元与芯片双极型存储单元与芯片n定义：定义：

13、 当当V1通导而通导而V2截止时，存储信息为截止时，存储信息为0， 当当V2通导而通导而V1截止时，存储信息为截止时，存储信息为1。nTTL的读写方式的读写方式(字位线和时间关系）字位线和时间关系） W3VW1.6VZ3V3V 写1 保持 读 保持 写0 保持 读0.3V时间t1.6V4.2.1 双极型存储单元与芯片双极型存储单元与芯片2.TTL型存储芯片1 2 3 4 5 6 7 816 15 14 13 12 11 10 9Vcc A1 A2 A3 DI4 DO4 DI3 DO3A0 S W DI1 DO1 DI2 DO2 GND SN74189 16x4电源电源Vcc，接，接+5伏伏地，

14、地，GND片选片选S ，为低电平时选中，为低电平时选中芯片芯片地址地址4位位A3A0数据输入数据输入DI4DI1，数据，数据输出输出DO4DO1。写命令写命令W，低电平写入，低电平写入，高电平读出高电平读出4.2.1 双极型存储单元与芯片双极型存储单元与芯片n四个位平面的译码结构行译码列 译 码A3A2A1 A04.2.1 双极型存储单元与芯片双极型存储单元与芯片n一个位平面的译码结构 I/O1 I/O2 I/O3 I/O4X0X1X2X3 W0W0 W1W1 W2W2 W3W3 Y0 Y1 Y2 Y3A3A2A1A0 若：若：A3A0 = 0110行：行：X1列：列：Y24.2.2 静态静态

15、MOSMOS存储单元与芯片存储单元与芯片1.1.六管单元六管单元（1 1）组成）组成V1V1、V3V3：MOSMOS反相器反相器VccVcc触发器触发器V3V3V1V1V4V4V2V2V2V2、V4V4：MOSMOS反相器反相器V5V5V6V6V5V5、V6V6：控制门管：控制门管Z ZZ Z：字线，：字线，选择存储单元选择存储单元位线，位线，完成读完成读/ /写操作写操作W WW WW W、W W：（2 2）定义）定义“0”“0”：V1V1导通，导通，V2V2截止；截止；“1”“1”：V1V1截止，截止，V2V2导通。导通。4.2.2 静态静态MOSMOS存储单元与芯片存储单元与芯片（3 3

16、）工作）工作V5V5、V6V6Z Z：加高电平，加高电平，高、低电平，写高、低电平，写1/01/0。（4 4）保持）保持只要电源正常，保证向导通管提供电流，便能维持一管导只要电源正常，保证向导通管提供电流，便能维持一管导通，另一管截止的状态不变，通，另一管截止的状态不变，称称静态静态。VccVccV3V3V1V1V4V4V2V2V5V5V6V6Z ZW WW W导通，选中该单元。导通，选中该单元。写入：写入：在在W W、W W上分别加上分别加读出：读出：根据根据W W、W W上有无上有无电流，读电流，读1/01/0。Z Z：加低电平，加低电平， V5V5、V6V6截止，该单元未选中，保持原状态

17、。截止，该单元未选中，保持原状态。静态单元是非破坏性读出，读出后不需重写。静态单元是非破坏性读出，读出后不需重写。4.2.2 静态静态MOSMOS存储单元与芯存储单元与芯片片2.静态静态MOS存储芯片存储芯片例例.SRAM.SRAM芯片芯片21142114（1 1K K4 4位）（位）（四管）四管）1 2 3 4 5 6 7 8 918 17 16 15 14 13 12 11 10 Vcc A7 A8 A9 I/O1 I/O2 I/O3 I/O4 WEA6 A5 A4 A3 A0 A1 A2 CS GND 2114 1K x 4地址端：地址端： A9A9A0A0（入）（入）数据端：数据端：

18、I/O4I/O4I/01I/01（入（入/ /出）出）控制端：控制端：片选片选CSCS写使能写使能WEWE= 0 = 0 写写= 1 = 1 读读电源、地：电源、地：VccVcc，GNDGND= 0 = 0 选中芯片选中芯片= 1 = 1 未选中芯片未选中芯片4.2.2 静态静态MOSMOS存储单元与芯片存储单元与芯片n读写时序读写时序 为了让芯片正确工作，必须按时序提供正确的地址、为了让芯片正确工作，必须按时序提供正确的地址、 控制、数据信号。控制、数据信号。（1）读周期）读周期地址信号：地址信号：控制信号：控制信号：CS数据信号：数据信号：Dout4.2.2 静态静态MOSMOS存储单元与

19、芯存储单元与芯片片（2）写周期）写周期地址信号：地址信号：控制信号：控制信号：CS WE数据信号：数据信号：Dout Din4.2.3 动态动态MOSMOS存储单元与芯存储单元与芯片片1.1.四管存储单元四管存储单元（1 1）组成）组成V1V1、V2V2：记忆管：记忆管C1C1、C2C2：柵极电容：柵极电容V3V3、V4V4：控制门管：控制门管Z Z：字线：字线位线位线W W、 W W：（2 2）定义）定义“0”“0”：V1V1导通，导通，V2V2截截止止“1”“1”：V1V1截止，截止，V2V2导通导通V1V1V2V2V3V3V4V4Z ZW WW WC1C1C2C2（C1C1有电荷，有电荷

20、，C2C2无电荷）；无电荷）；（C1C1无电荷，无电荷，C2C2有电荷）。有电荷）。4.2.3 动态动态MOSMOS存储单元与芯存储单元与芯片片V1V1V2V2V3V3V4V4Z ZW WW WC1C1C2C2（3 3）工作）工作Z Z：加高电平，加高电平，V3V3、V4V4导通，选中导通，选中该单元。该单元。写入：写入：在在W W、W W上分别加上分别加高、低电平，写高、低电平，写1/01/0。读出：读出：W W、W W先预充电至先预充电至再根据再根据W W、W W上有无电流，上有无电流，高电平，断开充电回路高电平，断开充电回路，读读1/01/0。（4 4）保持）保持Z Z：加低电平加低电平

21、，V3V3、V4V4截止，该单元未选中，保持原状态。截止，该单元未选中，保持原状态。需定期向电容补充电荷（动态刷新），需定期向电容补充电荷（动态刷新），称称动态动态。 四管单元是非破坏性读出，读出过程即实现刷新。四管单元是非破坏性读出，读出过程即实现刷新。4.2.3 动态动态MOSMOS存储单元与芯片存储单元与芯片2.2.单管动态存储单元单管动态存储单元（1 1）组成）组成C CW WZ ZV VC C：记忆单元：记忆单元V V：控制门管：控制门管Z Z：字线：字线W W：位线：位线（2 2）定义）定义写入：写入：Z Z加高电平，加高电平，T T导通导通，读出：读出：W W先预充电先预充电，根

22、据根据W W线电位的变化，读线电位的变化，读1/01/0。断开充电回路。断开充电回路。“0”“0”：C C无电荷，电平无电荷，电平V0V0（低）（低）“1”“1”：C C有电荷，电平有电荷，电平V1V1（高）（高）（3 3）工作）工作Z Z加高电平，加高电平，V V导通，导通，3.存储芯片存储芯片DRAM （Intel 2164）地址端：地址端：21642164（64K64K1 1）1 18 89 91616GND CAS Do A6 A3 A4 A5 A7GND CAS Do A6 A3 A4 A5 A7A7A7A0A0（入）（入）数据端数据端：DiDi（入）（入）控制端控制端：片选片选写使

23、能写使能WEWE= 0 = 0 写写= 1 = 1 读读空闲空闲/ /刷新刷新 Di WE RAS A0 A2 A1 VccDi WE RAS A0 A2 A1 Vcc分时复用，提供分时复用，提供1616位地址。位地址。DoDo（出）（出）行地址选通行地址选通RASRAS列地址选通列地址选通CASCAS高高8 8位地址位地址低低8 8位地址位地址 =0 =0时时A7A7A0A0为行地址为行地址 =0=0时时A7A7A0A0为列地址为列地址4.2.4 半导体只读存储器半导体只读存储器nROM 指一般情况下只能读出、不能写入的存指一般情况下只能读出、不能写入的存储器储器1、掩模型只读存储器（、掩模

24、型只读存储器（MROM）地地址址译译码码驱驱动动器器VccA1A9 数数 据据 缓缓 冲冲 器器 D0 D1 D7011023读出放读出放大器大器0 1 70 0 11 0 11 1 0011023A04.2.4 半导体只读存储器半导体只读存储器 上页上页MROM结构图的说明：结构图的说明：1）MROM的存储元可由二极管、双极型晶体管或的存储元可由二极管、双极型晶体管或MOS管等构成，厂家生产时按用户要求做好，管等构成，厂家生产时按用户要求做好，用户不能修改。用户不能修改。2）上图是采用）上图是采用MOS管的管的1024*8位的位的MROM，单，单译码，译码，1024行，每行行，每行8位。译码

25、器行选择线选中位。译码器行选择线选中为高电平，一行为高电平，一行8管，如果某管导通，则对应位管，如果某管导通，则对应位为为0，否则为，否则为1。输出为。输出为D0，D1 D7。3）特点：）特点： 信息一次写入后不能修改，灵活性差。信息一次写入后不能修改，灵活性差。 信息固定不变，可靠性高。信息固定不变，可靠性高。 生产周期长，适合定型批量生产。生产周期长，适合定型批量生产。4.2.4 半导体只读存储器半导体只读存储器2、可编程只读存储器（、可编程只读存储器（PROM）1）为克服）为克服MROM的缺点，设计了一种出厂时全的缺点，设计了一种出厂时全0，用，用户可修改户可修改1次的次的ROM。2）有

26、两种产品：）有两种产品： 结破坏型：行列交点处制作一对彼此反向的二极管，结破坏型：行列交点处制作一对彼此反向的二极管，平平 时不通，为时不通，为0；若加高电平，击穿；若加高电平，击穿1只二极管，则只二极管，则写写1。 熔丝型：行列交点处连接一段熔丝，连通为熔丝型：行列交点处连接一段熔丝，连通为0，若加，若加高电平熔断，则写高电平熔断，则写1。3）以熔丝型为例：见下图，单译码，）以熔丝型为例：见下图，单译码，4字字*4位，每个字位，每个字实际上是一个多发射极管，每个发射极通过熔丝与位实际上是一个多发射极管，每个发射极通过熔丝与位线相连。线相连。4.2.4 半导体只读存储器半导体只读存储器n可编程

27、只读存储器（可编程只读存储器（PROM）结构图：）结构图：行译码器A1A0读写读写读写读写 D0 D1 D2 D30123Vcc0110101101011010Ec4.2.4 半导体只读存储器半导体只读存储器3.可擦除可编程只读存储器（可擦除可编程只读存储器（EPROM）基本存储器电路基本存储器电路Vcc字线位线DSGEPROM管栅极由管栅极由SiO2多晶硅多晶硅组成，浮空，无电荷，该管不组成，浮空，无电荷，该管不通，漏极通，漏极D和源极和源极S间无电流，间无电流，存储信息为存储信息为1，若要写，若要写0，在，在D和和S间加间加25V电压，该管瞬间电压，该管瞬间击穿，电子进入浮栅，高压撤击穿，

28、电子进入浮栅，高压撤除后，浮栅上电子无法泄漏，除后，浮栅上电子无法泄漏，变负，该管导通，存储信息变负，该管导通，存储信息0。4.2.4 半导体只读存储器半导体只读存储器n芯片举例芯片举例Intel 2716 ，2K x 8，24脚脚1 2 3 4 5 6 7 8 9 10 11 1224 23 22 21 20 19 18 17 16 15 14 13Vcc A8 A9 Vpp CS A10 PD/PGM O7 O6 O5 O4 O3A7 A6 A5 A4 A3 A2 A1 A0 O0 O1 O2 GND 2716 2K x 8说明：芯片上有石英玻璃窗口，紫外线照射时，浮说明：芯片上有石英玻璃

29、窗口，紫外线照射时，浮栅上电子获得能量后逸去，芯片被擦除为全栅上电子获得能量后逸去，芯片被擦除为全1。 工作方式见课本工作方式见课本P203 表表4-1。4.2.4 半导体只读存储器半导体只读存储器4.4.电可擦除可编程只读存储器（电可擦除可编程只读存储器（EEPROMEEPROM） 将将EPROM改为用电来擦写。而且一次不需全改为用电来擦写。而且一次不需全部擦除，可以只改写某个单元。部擦除，可以只改写某个单元。5.FLASH MEMORY5.FLASH MEMORY1）闪存是一种快擦写存储器，具有不挥发性，）闪存是一种快擦写存储器，具有不挥发性，可以在线可以在线 擦除和重写。擦除和重写。2）

30、集成度高、高可靠性、抗振动、价格低）集成度高、高可靠性、抗振动、价格低3）结构和）结构和EEPROM相似相似4）具有很大发展潜力。）具有很大发展潜力。4.2.4 半导体只读存储器半导体只读存储器6、各种、各种ROM的比较的比较存储手段非易失性高密度低功耗单管单元在线重写能力字节重写能力抗冲击能力MROM EPROMEEPROMFLASH4.3 主存储器组织主存储器组织n主存储器的组织涉及到：主存储器的组织涉及到：1）主存储器的逻辑设计）主存储器的逻辑设计2）DRAM的动态刷新问题的动态刷新问题3）主存与）主存与CPU的连接、匹配的连接、匹配4）主存的校验）主存的校验4.3.1 主存储器的逻辑设

31、计主存储器的逻辑设计n存储器的总容量存储器的总容量 = 字数字数 （单元数）（单元数）X 位数位数1）若按字节编址：）若按字节编址：位数位数 = 8（一个字节）（一个字节）2）若按字编址：）若按字编址：位数位数 = 字长字长（通常为字节的整数（通常为字节的整数倍）倍）n存储器的逻辑设计需要考虑：存储器的逻辑设计需要考虑： 可供选用的存储芯片类型、型号，每片的容量。可供选用的存储芯片类型、型号，每片的容量。如果每片的容量低于总容量，则需要用若干芯片如果每片的容量低于总容量，则需要用若干芯片组成。相应地，可能存在位数和字数的扩展问题组成。相应地，可能存在位数和字数的扩展问题。4.3.1 主存储器的

32、逻辑设计主存储器的逻辑设计n例例1：用用21142114（1K1K4 4）SRAMSRAM芯片组成容量为芯片组成容量为4K4K8 8的存储器。地址总线的存储器。地址总线A15A15A0A0（低）（低）, ,双双向数据总线向数据总线D7D7D0D0（低）（低）, ,读读/ /写信号线写信号线R/WR/W。给出芯片地址分配与片选逻辑给出芯片地址分配与片选逻辑, ,并画出并画出M M框图。框图。1.1.计算芯片数计算芯片数（1 1）先扩展位数，再扩展单元数。）先扩展位数，再扩展单元数。 2 2片片1K1K4 4 1K1K8 8 4 4组组1K1K8 8 4K4K8 8 8 8片片 （2 2）先扩展单

33、元数，再扩展位数。）先扩展单元数，再扩展位数。 4 4片片1K1K4 4 4K4K4 4 2 2组组4K4K4 4 4K4K8 8 8 8片片 4.3.1 主存储器的逻辑设计主存储器的逻辑设计存储器寻址逻辑存储器寻址逻辑2.2.地址分配与片选逻辑地址分配与片选逻辑芯片内的寻址系统芯片内的寻址系统( (二级译码二级译码) )为芯片分配哪几位地址，为芯片分配哪几位地址，以便寻找片内的存储单以便寻找片内的存储单元元由哪几位地址形成芯由哪几位地址形成芯片选择逻辑，以便寻片选择逻辑，以便寻找芯片找芯片存储空间分配：存储空间分配：4KB4KB存储器在存储器在1616位地址空间（位地址空间（64KB64KB

34、）中占据）中占据任意连续区间。任意连续区间。芯片外的芯片外的地址分配地址分配与与片选逻辑片选逻辑低位地址分配给芯片，高位地址形成片选逻辑。低位地址分配给芯片，高位地址形成片选逻辑。64KB64KB1K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 4需需1212位位地址寻地址寻址：址：4KB4KBA11A11A0A00 00 0 0 0 0 0 0 0 0 00 00 0 0 0 0 0 1 1 1 10 00 0 0 1 0 1 1 1 1 10 00 0 1 0 1 0 1 1 1 10 00 0 0 1 0 1 0 0 0 00

35、00 0 1 0 1 0 0 0 0 00 00 0 1 1 1 1 0 0 0 00 00 0 1 1 1 1 1 1 1 1片选片选 芯片地址芯片地址 芯片芯片 芯片地址芯片地址 片选信号片选信号 片选逻辑片选逻辑第第1 1组组第第2 2组组第第3 3组组第第4 4组组A9A9A0A0A9A9A0A0A9A9A0A0A9A9A0A0CS0CS0CS1CS1CS2CS2CS3CS3A A1111A A1010A A1111A A1010A A1111A A1010A A1111A A10101K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K

36、1K4 4A A1515A A1212A A1111A A1010A A9 9A A0 0A A1515A A1212A A1111A A1010A A9 9A A0 03.3.连接方式连接方式（1 1）扩展位数）扩展位数4 1K4 1K44104 1K4 1K4104 1K4 1K44104 1K4 1K44104A9A0D7D4D3D044R/WA11 A10CS3A11 A10CS0A11 A10CS1A11 A10CS2（2 2）扩展单元数）扩展单元数 （3 3）连接控制线）连接控制线（4 4）形成片选逻辑电路）形成片选逻辑电路4.3.1 主存储器的逻辑设计主存储器的逻辑设计例例2.2

37、.某半导体存储器容量某半导体存储器容量7K7K8 8位。其中固化区位。其中固化区4K 4K 8 8，可选，可选EPROMEPROM芯片：芯片：2K2K8/8/片。随机读片。随机读写区写区3K3K8 8，可选，可选SRAMSRAM芯片：芯片：2K2K4/4/片、片、 1K1K4/4/片。地址线片。地址线A15A0A15A0（低），双向数据线（低），双向数据线D7D0D7D0，CECE片选信号，片选信号，WEWE控制信号。画出芯片控制信号。画出芯片级逻辑图，注明各种信号线，写出片选信号逻级逻辑图，注明各种信号线，写出片选信号逻辑式。辑式。2K82K82K42K41K41K44K83K84.3.1

38、主存储器的逻辑设计主存储器的逻辑设计2K82K82K42K41K41K4D7D4D3D0WE地址地址A12A11A12A11A12A11A12A11A10A100A100A100A90CE0CE1CE2CE34.3.1 主存储器的逻辑设计主存储器的逻辑设计n当主存储器的位数与单个存储芯片的位数当主存储器的位数与单个存储芯片的位数相同而字数不同时，采用字数扩展方式。相同而字数不同时，采用字数扩展方式。 例如：主存容量例如：主存容量64K x 8，可选芯片，可选芯片8K x 8 解：解： 1）芯片数量）芯片数量 = （ 64K x 8）/ （ 8K x 8）= 8 片片 2）地址分配和片选逻辑）地

39、址分配和片选逻辑 每个芯片地址线只有每个芯片地址线只有13根（根（A12 A0)，CPU输出有输出有16根（根（A15 A0)， （A12 A0)直接直接相连，相连， （A15 A13)联联3-8译码器输入端，译码译码器输入端，译码器输出端联到器输出端联到8个芯片个芯片 3）逻辑图）逻辑图4.3.1 主存储器的逻辑设计主存储器的逻辑设计CPUA0A15D7D1D08K x 8A14A13A128K x 8 8K x 8 8K x 8 8K x 8 8K x 8 8K x 8 8K x 83/8译译码码器器D7D1D0WE111110000001010011100101CSCS作业：作业：某机的

40、主储存器与外设统一编址，内存地址空间某机的主储存器与外设统一编址，内存地址空间为从第为从第0 0号单元开始的连续空间，容量为号单元开始的连续空间，容量为16K16K8 8位，位，外设占用外设占用16KB16KB。由。由2k2k8 8位的位的EPROMEPROM芯片组成前芯片组成前4KB4KB， 由由4k4k4 4位和位和8k8k8 8位的位的SRAMSRAM芯片组成后芯片组成后12KB12KB。AiAi为为地址输入端，地址输入端，DiDi为数据输出端（为数据输出端（EPROMEPROM）或数据输）或数据输入输出端（入输出端（SRAMSRAM），），-CS-CS为片选端（低电平有效），为片选端（

41、低电平有效），PD/PGMPD/PGM为低且为低且-CS-CS有效时有效时EPROMEPROM数据可输出，数据可输出，R/WR/W为为SRAMSRAM的读写端。的读写端。（1 1）每一）每一EPROMEPROM芯片和芯片和SRAMSRAM芯片各有多少地址输入线和芯片各有多少地址输入线和数据线？数据线？（2 2）各种芯片各需要多少片？）各种芯片各需要多少片？（3 3）若）若CPUCPU访问储存器和外设的信号有：访问储存器和外设的信号有：R R（读命（读命令）令）,W,W（写命令）（写命令）,AB0,AB0AB15AB15（输出，地址总线）（输出，地址总线）及双向数据总线及双向数据总线DB0-DB

42、7.DB0-DB7.试画出该存储器各芯片与试画出该存储器各芯片与CPUCPU连线的逻辑示意图，并注明地址分配及片选逻辑连线的逻辑示意图，并注明地址分配及片选逻辑。4.3.2 主存储器与主存储器与CPU的连接的连接n系统模式系统模式1）最小系统模式）最小系统模式（课本（课本P209 图图4-23（a）2）较大系统模式）较大系统模式（课本（课本P209 图图4-23（b）3）专用存储总线模式：）专用存储总线模式：在在CPU与主存之间与主存之间建立一组专门的高速存储总线。建立一组专门的高速存储总线。n速度匹配与时序控制速度匹配与时序控制 CPUCPU内部操作内部操作时钟周期时钟周期 访存操作访存操作

43、总线周期总线周期4.3.2 主存储器与主存储器与CPU的连接的连接n数据通路匹配数据通路匹配 数据通路宽度数据通路宽度: :数据总线一次能并行传送数据总线一次能并行传送的位数的位数 例例:(:(课本课本P210 P210 例例4-34-3、例、例4-44-4）n主存相关控制信号（课本主存相关控制信号（课本P211P211）R/W基本控制信号基本控制信号:CS行选列选信号行选列选信号:RASCAS主存外设选择信号主存外设选择信号:M/IOMREQ4.3.3 动态存储器的刷新动态存储器的刷新1.1.刷新定义和原因刷新定义和原因 DRAMDRAM是依靠电容上存储电荷来暂存信息。平时是依靠电容上存储电

44、荷来暂存信息。平时无电源供电，时间一长电容上存储的电荷会逐无电源供电，时间一长电容上存储的电荷会逐渐泄露。需定期向电容补充电荷，以保持信息渐泄露。需定期向电容补充电荷，以保持信息不变。不变。定期向电容补充电荷定期向电容补充电荷刷新刷新2.2.最大刷新间隔最大刷新间隔在此期间，必须对所有动态单元刷新一遍。在此期间，必须对所有动态单元刷新一遍。各动态芯片可同时刷新，片内按行刷新各动态芯片可同时刷新，片内按行刷新2ms2ms3.3.刷新方法刷新方法（按行读）。（按行读）。刷新一行所用的时间刷新一行所用的时间刷新周期刷新周期（存取周期（存取周期）4.3.3 动态存储器的刷新动态存储器的刷新4.4.刷新

45、方式刷新方式2ms2ms内集中安排所有刷新周期。内集中安排所有刷新周期。死区死区用在实时要用在实时要求不高的场求不高的场合。合。（1 1）集中刷新）集中刷新R/WR/W刷新刷新R/WR/W刷新刷新2ms2ms50ns50ns（2 2）分散刷新）分散刷新各刷新周期分散安排在存取周期中。各刷新周期分散安排在存取周期中。R/WR/W刷新刷新R/WR/W刷新刷新100ns100ns用在低速系用在低速系统中。统中。4.3.3 动态存储器的刷新动态存储器的刷新2ms2ms（3 3）异步刷新）异步刷新例例. .各刷新周期分散安排在各刷新周期分散安排在2ms2ms内。内。用在大多数计算机中。用在大多数计算机中

46、。每隔一段时间刷新一行。每隔一段时间刷新一行。128128行行15.6 15.6 微秒微秒每隔每隔15.615.6微秒提一次刷新请求，微秒提一次刷新请求，刷新一行；刷新一行；2 2毫秒内刷新完所有毫秒内刷新完所有行。行。R/WR/W刷新刷新R/WR/W刷新刷新R/WR/WR/WR/WR/WR/W15.6 15.6 微秒微秒15.6 15.6 微秒微秒15.6 15.6 微秒微秒刷新请求刷新请求刷新请求刷新请求（DMADMA请求）请求）（DMADMA请求）请求）4.3.4 主存储器的校验方法主存储器的校验方法n数据校验的实现原理：数据校验的实现原理： 数据校验码是在合法的数据编码之间，数据校验码

47、是在合法的数据编码之间，加进一些额外的编码，使合法的数据编加进一些额外的编码，使合法的数据编码出现错误时成为非法编码。码出现错误时成为非法编码。 这样就可以通过检测编码的合法性达到这样就可以通过检测编码的合法性达到发现错误的目的。发现错误的目的。n码距：码距：码距指任何一种编码的任两组二码距指任何一种编码的任两组二进制代码中，其对应位置的代码最少有进制代码中，其对应位置的代码最少有几个二进制位不相同。几个二进制位不相同。4.3.4 主存储器的校验方法主存储器的校验方法n奇偶校验奇偶校验1）码距）码距=22）奇偶校验码：它是在被传送的）奇偶校验码：它是在被传送的n位信息组上，位信息组上， 加上一

48、个二进制位作为校验位，使配置后的加上一个二进制位作为校验位，使配置后的n+1位二进制代码中位二进制代码中1的个数为奇数的个数为奇数( 奇校验奇校验)或或偶数偶数(偶校验偶校验)。例：例：数据数据奇校验编码奇校验编码偶校验编码偶校验编码0000000000000000100000000001110101011101010011101011其中，最后一位为校验位，其余八位为数据位。其中，最后一位为校验位，其余八位为数据位。4.3.4 主存储器的校验方法主存储器的校验方法3 3）奇偶校验逻辑）奇偶校验逻辑 主要采用异或门校验码的生成和检错。主要采用异或门校验码的生成和检错。偶形成偶形成偶校错偶校错

49、D7 D6 D5 D4 D3 D2 D1 D0 校验位校验位4.4 磁表面存储原理磁表面存储原理4.4.1 4.4.1 记录介质和磁头记录介质和磁头 磁表面存储器中，记录信息的介质是一层很薄磁表面存储器中，记录信息的介质是一层很薄的磁层，它依附在一定强度的基体上。的磁层，它依附在一定强度的基体上。1. 基体和磁层基体和磁层1）软质基体和磁层）软质基体和磁层 磁带采用聚酯薄膜带，磁盘采用聚酯薄片。磁带采用聚酯薄膜带，磁盘采用聚酯薄片。 磁层是加钴的氧化铁颗粒。磁层是加钴的氧化铁颗粒。2）硬质基体和磁层）硬质基体和磁层 硬盘采用铝合金、工程塑料、陶瓷、玻璃作硬盘采用铝合金、工程塑料、陶瓷、玻璃作为

50、基体。为基体。 磁层是电镀的铁镍钴合金薄膜或溅射形成的磁层是电镀的铁镍钴合金薄膜或溅射形成的薄膜磁层。薄膜磁层。4.4.1 记录介质和磁头记录介质和磁头2. 读读/写磁头写磁头 实现读实现读/写的关键元件。写的关键元件。 实现电磁转换和磁电转换。实现电磁转换和磁电转换。 （原理与结构见课本（原理与结构见课本P218 图图4-27）。）。 磁盘中，每个记录面有一个磁头磁盘中，每个记录面有一个磁头 磁带中，每个磁道有一对读写磁头磁带中，每个磁道有一对读写磁头4.4.2 读写原理读写原理1.1.写入写入 在磁头线圈中加入磁化电流（写电流），并使在磁头线圈中加入磁化电流（写电流），并使磁层移动，在磁层

51、上形成连续的小段磁化区域磁层移动，在磁层上形成连续的小段磁化区域（位单元）。（位单元）。2.2.读出读出 磁头线圈中不加电流，磁层移动。当位单元的磁头线圈中不加电流，磁层移动。当位单元的转转变区变区经过磁头下方时，在线圈两端产生经过磁头下方时，在线圈两端产生感应电感应电势势。磁通变化的区域磁通变化的区域读出信号读出信号4.4.2 读写原理读写原理n 磁表面存储器特点磁表面存储器特点：1）记录信息可以长期保存，具有非易失性。）记录信息可以长期保存，具有非易失性。2）非破坏性读出。）非破坏性读出。3）记录介质可以重复使用）记录介质可以重复使用4）由于是连续记录，所以基本上是顺序存取方式，）由于是连

52、续记录，所以基本上是顺序存取方式，不能象不能象RAM那样随机读写。那样随机读写。5）由于是连续记录）由于是连续记录,需要比较复杂的寻址定位系统需要比较复杂的寻址定位系统6）由于在相对运动中进行读写，可靠性较低，需）由于在相对运动中进行读写，可靠性较低，需要比较复杂的校验技术。要比较复杂的校验技术。4.4.3 磁记录编码方式磁记录编码方式n磁记录方式就是采用某种变换规律，将一磁记录方式就是采用某种变换规律，将一串二进制代码序列转换成记录磁层中相应串二进制代码序列转换成记录磁层中相应的磁化状态。实际上就是如何按照写入代的磁化状态。实际上就是如何按照写入代码序列形成相应的写入电流波形。码序列形成相应

53、的写入电流波形。n观念的变化：观念的变化：静态的：两种相反状态表示静态的：两种相反状态表示0/1动态的：变与不变，变化相位不同，变化频率不同动态的：变与不变，变化相位不同，变化频率不同一个位单元对应一位代码发展到一串单元对应一串一个位单元对应一位代码发展到一串单元对应一串代码序列代码序列4.4.3 磁记录编码方式磁记录编码方式（1 1）不归零）不归零-1-1制（制（NRZ1NRZ1）写写1 1时电流变，写时电流变，写0 0时电流不变。时电流不变。0 0 1 1 0 10 0 1 1 0 1I I0 0t t转变区少，无自同步能力。转变区少，无自同步能力。用于早期低速磁带机。用于早期低速磁带机。

54、（2 2）调相制（）调相制（PEPE）I I0 0t t0 0 1 1 0 10 0 1 1 0 1写写1 1时电流正跳变，写时电流正跳变，写0 0时电流负跳变。时电流负跳变。转变区多，有自同步能力。转变区多，有自同步能力。用于常规磁带机。用于常规磁带机。4.4.3 磁记录编码方式磁记录编码方式（3 3）调频制（）调频制（FMFM）I I0 0t t0 0 1 1 0 10 0 1 1 0 1转变区多，有自同步能力。转变区多，有自同步能力。写写1 1时位单元中间电流变，相邻的时位单元中间电流变，相邻的0 0交界处电流变。交界处电流变。转变区少，有自同步能力。转变区少，有自同步能力。用于磁盘。用

55、于磁盘。（4 4）改进型调频制（）改进型调频制（MFMMFM）I I0 0t t0 0 1 1 0 10 0 1 1 0 1可压缩位单元长度：可压缩位单元长度：I I0 0t t0 0 1 1 0 10 0 1 1 0 14.4.3 磁记录编码方式磁记录编码方式（5 5）群码制（）群码制（GCRGCR）转换规律见转换规律见P224 表表4-2转变区少，有自同步能力。转变区少，有自同步能力。用于数据流磁带机。用于数据流磁带机。基本方法：将基本方法：将4位一组的数据码，整体转位一组的数据码，整体转换为换为5位一组位一组 的记录码，在数据码中，连的记录码，在数据码中，连续续0的个数不受限制，但在转换

56、后的记录的个数不受限制，但在转换后的记录码中，码中，连续连续0的个数不超过两个的个数不超过两个；转换后；转换后的记录码按的记录码按NRZ1制写入磁带。制写入磁带。4.4.4 磁表面存储器校验方法磁表面存储器校验方法一一. 海明校验海明校验 海明校验实质上是一种多重奇偶校验，即将代码海明校验实质上是一种多重奇偶校验，即将代码按一定规律组织为若干小组，分组进行奇偶校验，按一定规律组织为若干小组，分组进行奇偶校验，各组的检错信息组成一个指误字，不仅能检测是各组的检错信息组成一个指误字，不仅能检测是否出错，而且在只有否出错，而且在只有1位出错的情况下指出是哪位出错的情况下指出是哪1位出错，从而将该位自

57、动变反纠正。位出错，从而将该位自动变反纠正。 设校验码为设校验码为N位，其中有效信息为位，其中有效信息为k位，校验位为位，校验位为r位，分成位，分成r组作奇偶校验，产生组作奇偶校验，产生r位检错信息。这位检错信息。这r位检错信息构成一个指误字，可指出位检错信息构成一个指误字，可指出2r种状态，种状态，其中一种状态表示无错，剩下的其中一种状态表示无错，剩下的2r 1种状态可指种状态可指出出2r 1位中某位出错。位中某位出错。 所以所以 N = k + r = 2r 1例：例： k = 4,则则N = 4 + r = 2r 1 ，所以，所以r = 3,即即4位有位有效信息加效信息加3位校验位。位校

58、验位。4.4.4 磁表面存储器校验方法磁表面存储器校验方法N = k + r = 2 r 1有效信息位数与校验位位数的关系有效信息位数与校验位位数的关系 k1245111226275758120 r234567 分组原则分组原则 海明码中，位号数（海明码中，位号数（1，2，3，n）中为）中为2的权值的权值的那些位（的那些位（1（20），），2 （21） ，4 （22） ， 2r-1 )，作为校验位，记作作为校验位，记作P1，P2，Pr，余下的作为有效信息，余下的作为有效信息位。位。4.4.4 磁表面存储器校验方法磁表面存储器校验方法例：例：N=11，k=7 , r=4的海明码位数为：的海明码位

59、数为： 位号1234567891011Pi占位占位P1 P2XP3XXXP4 XXXX为有效信息，海明码的每一位都被为有效信息，海明码的每一位都被P1，P2，Pr中中的一至若干位所校验。的一至若干位所校验。由上述规律可得下表：由上述规律可得下表：规律：第规律：第i位由校验位位号之和等于位由校验位位号之和等于i的那些校验位所的那些校验位所校验校验。如：第如：第5位，被位，被P1、P3校验，校验， 第第7位，被位，被P1、P2、P3校验。校验。4.4.4 磁表面存储器校验方法磁表面存储器校验方法海明码位号海明码位号 需占用需占用的校验位号的校验位号备注备注12345678910111 （P1）2

60、（P2）1、2 （ P1、P2）4 （P3）1、4 （ P1、P3）2、4 （ P2、P3）1、2、4 （ P1、P2、P3）8 （ P4）1、8 （ P1、P4）2、8 （ P2、P4）1、2、8 （ P1、P2、P4）1=12=23=1+24=45=1+46=2+47=1+2+48=89=1+810=2+811=1+2+84.4.4 磁表面存储器校验方法磁表面存储器校验方法从上表，可看到某一位是由哪几个校验位所校验的，反从上表，可看到某一位是由哪几个校验位所校验的，反过来，每个校验位，都校验着它后面的一些确定位上的过来，每个校验位，都校验着它后面的一些确定位上的有效信息，包括校验位本身。归

61、纳得下表：有效信息，包括校验位本身。归纳得下表： 每个校验位所校验的位数每个校验位所校验的位数校验位位号校验位位号被校验位位号被校验位位号1（P1）2（P2）4（P3）8（P4）1、3、5、7、9、112、3、6、7、10、114、5、6、78、9、10、114.4.4 磁表面存储器校验方法磁表面存储器校验方法例：例： N=7，k=4 , r=3。4位有效信息为位有效信息为A1 A2 A3 A4=1010。解：解：1）分组，设校验位）分组，设校验位 ，偶校验，偶校验1 2 3 4 5 6 7指误字指误字第第3组组 第第2组组 第第1组组正确码正确码 1位错位错1 0 1 0 1 1 0 1 1

62、 1 1 0 10 01 1G3G2G1=101P1 P2 A1 P3 A2 A3 A4G3G2G1=000G3 =G2 =G1 =4.4.4 磁表面存储器校验方法磁表面存储器校验方法2）编码如下：）编码如下： 10110103）查错和纠错）查错和纠错 看指误字看指误字G3G2G1=？，如果为？，如果为0，则正确，则正确，如果不为如果不为0，则其值就是出错的位号。则其值就是出错的位号。 G1=P1 A1 A2 A4 G2=P2 A1 A3 A4 G3=P3 A2 A3 A4 练练 习习求求1011的海明校验码，采用偶校验。的海明校验码，采用偶校验。解：因为解：因为k=4k=4，则设，则设r=3

63、r=3，组成，组成7 7位校验码：位校验码： 第一组：第一组：P1P1 101形成偶校验码：形成偶校验码：P1=P1=0 0 1234567P1P21P3011 第二组：第二组：P2P2 111形成偶校验码：形成偶校验码：P2=P2=1 1 第三组：第三组：P3P3 011形成偶校验码：形成偶校验码：P3=P3=0 0 所以最后形成的海明校验码为：所以最后形成的海明校验码为：01100114.4.4 磁表面存储器校验方法磁表面存储器校验方法二二. 循环校验码循环校验码CRCn循环冗余校验码循环冗余校验码CRC是磁表面存储器、网络通是磁表面存储器、网络通信等串行通信中广泛使用的校验方法。一般是信

64、等串行通信中广泛使用的校验方法。一般是在在k位有效信息后拼接位有效信息后拼接r位校验码。位校验码。n校验规则：让校验码能为某一约定代码除尽；校验规则：让校验码能为某一约定代码除尽；如果除得尽，表明代码正确；如果除不尽，余如果除得尽，表明代码正确；如果除不尽，余数将指明出错位所在位置。数将指明出错位所在位置。4.4.4 磁表面存储器校验方法磁表面存储器校验方法1. 模模2运算运算 模模2运算是指以按位模运算是指以按位模2相加为基础的四则运相加为基础的四则运算，运算时不考虑进位和借位。算，运算时不考虑进位和借位。1）模）模2加减：加减： 即按位加，可用异或逻辑实现。即按位加，可用异或逻辑实现。 模

65、模2加与模加与模2减的结果相同，即减的结果相同，即 0 + 0 = 0， 0 + 1 = 1， 1 + 0 = 1， 1 + 1 = 0。4.4.4 磁表面存储器校验方法磁表面存储器校验方法2）模）模2乘：按模乘：按模2加求部分积加求部分积例：例： 1010 X 101 1010 0000 1010 100010 3）模）模2除：除：按模按模2减求部分余数，每求一位商使部分余数少减求部分余数，每求一位商使部分余数少一位。一位。4.4.4 磁表面存储器校验方法磁表面存储器校验方法上商的原则是：上商的原则是：当部分余数的首位为当部分余数的首位为1时，商时，商1； 当部分余数的首位为当部分余数的首位

66、为0时，商时，商0； 当部分余数的位数小于除数的位数时，该余数即为最后余数。当部分余数的位数小于除数的位数时，该余数即为最后余数。例：例： 101 /商商 101 10000 101 /部分余数首位为部分余数首位为1 010 000 /部分余数首位为部分余数首位为0 100 101 /部分余数首位为部分余数首位为1 01 /余数余数4.4.4 磁表面存储器校验方法磁表面存储器校验方法2. 编码编码 将有效信息视为数字，用多项式描述，定义有效将有效信息视为数字，用多项式描述，定义有效信息为信息为 M（x），约定的除数为），约定的除数为G（x），用来产），用来产生余数，生余数，G（x）又叫生成多项式，余数为）又叫生成多项式，余数为R（x），），就是校验位。就是校验位。 如：有效信息如：有效信息 1011 M（x） = x3+x+11）将）将M（x ）左移）左移r位，变成位，变成M（x）. xr，右边空出，右边空出r位，以位，以便拼接便拼接r位校验信息。即：位校验信息。即： 信息码：信息码： k位位 左移左移r位：位： k位位 r位位4.4.4 磁表面存储器校验方法磁表面存储器校验方法2）用