高级技师培训

《高级技师培训》由会员分享，可在线阅读，更多相关《高级技师培训（48页珍藏版）》请在装配图网上搜索。

1、高级技师培训第一章 数字电路基础1.1 数字电路的基本概念 一、 模拟信号和数字信号电子电路中的信号可以分为两大类：模拟信号和数字信号。模拟信号时间连续、数值也连续的信号。数字信号时间上和数值上均是离散的信号。（如电子表的秒信号、生产流水线上记录零件个数的计数信号等。这些信号的变化发生在一系列离散的瞬间，其值也是离散的。）数字信号只有两个离散值，常用数字0和1来表示，注意，这里的0和1没有大小之分，只代表两种对立的状态，称为逻辑0和逻辑1，也称为二值数字逻辑。数字信号在电路中往往表现为突变的电压或电流，如图1.1.1所示。该信号有两个特点：图1.1.1 典型的数字信号（1）信号只有两个电压值，

2、5V和0V。我们可以用5V来表示逻辑1，用0V来表示逻辑0；当然也可以用0V来表示逻辑1，用5V来表示逻辑0。因此这两个电压值又常被称为逻辑电平。5V为高电平，0V为低电平。（2）信号从高电平变为低电平，或者从低电平变为高电平是一个突然变化的过程，这种信号又称为脉冲信号。二、 数字电路传递与处理数字信号的电子电路称为数字电路。数字电路与模拟电路相比主要有下列优点：（1）由于数字电路是以二值数字逻辑为基础的，只有0和1两个基本数字，易于用电路来实现，比如可用二极管、三极管的导通与截止这两个对立的状态来表示数字信号的逻辑0和逻辑1。（2）由数字电路组成的数字系统工作可靠，精度较高，抗干扰能力强。它

3、可以通过整形很方便地去除叠加于传输信号上的噪声与干扰，还可利用差错控制技术对传输信号进行查错和纠错。（3）数字电路不仅能完成数值运算，而且能进行逻辑判断和运算，这在控制系统中是不可缺少的。（4）数字信息便于长期保存，比如可将数字信息存入磁盘、光盘等长期保存。（5）数字集成电路产品系列多、通用性强、成本低。由于具有一系列优点，数字电路在电子设备或电子系统中得到了越来越广泛的应用，计算机、计算器、电视机、音响系统、视频记录设备、光碟、长途电信与卫星系统等，无一不采用了数字系统。 1.2 数 制一 几种常用的计数体制1十进制(Decimal)2二进制(Binary)3十六进制(Hexadecimal

4、)与八进制（Octal）二 不同数制之间的相互转换1二进制转换成十进制例1.2.1 将二进制数10011.101转换成十进制数。 解：将每一位二进制数乘以位权，然后相加，可得(10011.101)B124023022121120121022123 （19.625）D2.十进制转换成二进制可用“除2取余”法将十进制的整数部分转换成二进制。 例1.2.2 将十进制数23转换成二进制数。解： 根据“除2取余”法的原理，按如下步骤转换: 则 （23）D =（10111）B可用“乘2取整”的方法将任何十进制数的纯小数部分转换成二进制数。3二进制转换成十六进制由于十六进制基数为16，而1624，因此，4位

5、二进制数就相当于1位十六进制数。因此，可用“4位分组”法将二进制数化为十六进制数。例1.2.4 将二进制数1001101.100111转换成十六进制数解： （1001101.100111)B（0100 1101.1001 1100)B（4D.9C)H 同理，若将二进制数转换为八进制数 ，可将二进制数分为3位一组，再将每组的3位二进制数转换成一位8进制即可。4十六进制转换成二进制 由于每位十六进制数对应于4位二进制数，因此，十六进制数转换成二进制数，只要将每一位变成4位二进制数，按位的高低依次排列即可。5十六进制转换成十进制可由“按权相加”法将十六进制数转换为十进制数。 例1.2.6 将十六进制

6、数7A.58转换成十进制数。解： (7A.58)H716110160516-18162 112100.31250.03125(122.34375)D 1.3 二十进制码由于数字系统是以二值数字逻辑为基础的，因此数字系统中的信息（包括数值、文字、控制命令等）都是用一定位数的二进制码表示的，这个二进制码称为代码。二进制编码方式有多种，二十进制码，又称BCD码（Binary-Coded-Decimal），是其中一种常用的码。BCD码用二进制代码来表示十进制的09十个数。要用二进制代码来表示十进制的09十个数，至少要用4位二进制数。4位二进制数有16种组合，可从这16种组合中选择10种组合分别来表示十

7、进制的09十个数。选哪10种组合，有多种方案，这就形成了不同的BCD码。具有一定规律的常用的BCD码见表1.3.1。表1.3.1 常用BCD码十进制数8421码2421码5421码余三码01234567890 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 01 0 0 01 0 0 11 0 1 01

8、 0 1 11 1 0 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0位权8 4 2 1b3b2b1b02 4 2 1b3b2b1b054 2 1b3b2b1b0无权1.5 基本逻辑运算数字电路实现的是逻辑关系。逻辑关系是指某事物的条件（或原因）与结果之间的关系。逻辑关系常用逻辑函数来描述。一 基本逻辑运算逻辑代数中只有三种基本运算：与、或、非。1与运算与运算只有当决定一件事情的条件全部具备之后，这件事情才会发生。我们把这种因果关系称为与逻辑。（1）可以用列表的方式表示上述逻辑关系，称为真值表。（2

9、）如果用二值逻辑0和1来表示，并设1表示开关闭合或灯亮；0表示开关不闭合或灯不亮，则得到如图1.5.1（c）所示的表格，称为逻辑真值表。（3）若用逻辑表达式来描述，则可写为 与运算的规则为： “输入有0，输出为0；输入全1，输出为1”。（4）在数字电路中能实现与运算的电路称为与门电路，其逻辑符号如图（d）所示。与运算可以推广到多变量：2或运算 或运算当决定一件事情的几个条件中，只要有一个或一个以上条件具备，这件事情就会发生。我们把这种因果关系称为或逻辑。图1.5.2 或逻辑运算 （a）电路图 （b）真值表 （c）逻辑真值表 （d）逻辑符号或运算的真值表如图1.5.2（b）所示，逻辑真值表如图1

10、.5.2（c）所示。若用逻辑表达式来描述，则可写为 LA+B 或运算的规则为：“输入有1，输出为1；输入全0，输出为0”。在数字电路中能实现或运算的电路称为或门电路，其逻辑符号如图（d）所示。或运算也可以推广到多变量：3非运算非运算某事情发生与否，仅取决于一个条件，而且是对该条件的否定。即条件具备时事情不发生；条件不具备时事情才发生。例如图1.5.3（a）所示的电路，当开关A闭合时，灯不亮；而当A不闭合时，灯亮。其真值表如图1.5.3（b）所示，逻辑真值表如图1.5.3（c）所示。若用逻辑表达式来描述，则可写为: 非运算的规则为：；。在数字电路中实现非运算的电路称为非门电路，其逻辑符号如图1.

11、5.3（d）所示。 图1.5.3 非逻辑运算 （a）电路图 （b）真值表 （c）逻辑真值表 （d）逻辑符号二 其他常用逻辑运算任何复杂的逻辑运算都可以由这三种基本逻辑运算组合而成。在实际应用中为了减少逻辑门的数目，使数字电路的设计更方便，还常常使用其他几种常用逻辑运算。1与非与非是由与运算和非运算组合而成，如图1.5.4所示。图1.5.4 与非逻辑运算 （a）逻辑真值表 （b）逻辑符号2或非或非是由或运算和非运算组合而成，如图1.5.5所示。图1.5.5 或非逻辑运算 （a）逻辑真值表 （b）逻辑符号 3异或异或是一种二变量逻辑运算，当两个变量取值相同时，逻辑函数值为0；当两个变量取值不同时，

12、逻辑函数值为1。异或的逻辑真值表和相应逻辑门的符号如图1.5.6所示。图1.5.6 异或逻辑运算 （a）逻辑真值表 （b）逻辑符号1.6 逻辑函数与其表示方法描述逻辑关系的函数称为逻辑函数，前面讨论的与、或、非、与非、或非、异或都是逻辑函数。逻辑函数是从生活和生产实践中抽象出来的，但是只有那些能明确地用“是”或“否”作出回答的事物，才能定义为逻辑函数。一般地说，若输入逻辑变量A、B、C的取值确定以后，输出逻辑变量L的值也唯一地确定了，就称L是A、B、C的逻辑函数，写作：L=f（A，B，C）逻辑函数与普通代数中的函数相比较，有两个突出的特点：（1）逻辑变量和逻辑函数只能取两个值0和1。（2）函数

13、和变量之间的关系是由“与”、“或”、“非”三种基本运算决定的。二 逻辑函数的表示方法一个逻辑函数有四种表示方法，即真值表、函数表达式、逻辑图和卡诺图。这里先介绍前三种。1真值表真值表是将输入逻辑变量的各种可能取值和相应的函数值排列在一起而组成的表格。为避免遗漏，各变量的取值组合应按照二进制递增的次序排列。真值表的特点：（1）直观明了。输入变量取值一旦确定后，即可在真值表中查出相应的函数值。（2）把一个实际的逻辑问题抽象成一个逻辑函数时，使用真值表是最方便的。所以，在设计逻辑电路时，总是先根据设计要求列出真值表。（3）真值表的缺点是，当变量比较多时，表比较大，显得过于繁琐。2函数表达式函数表达式

14、就是由逻辑变量和“与”、“或”、“非”三种运算符所构成的表达式。由真值表可以转换为函数表达式，方法为：在真值表中依次找出函数值等于1的变量组合，变量值为1的写成原变量，变量值为0的写成反变量，把组合中各个变量相乘。这样，对应于函数值为1的每一个变量组合就可以写成一个乘积项。然后，把这些乘积项相加，就得到相应的函数表达式了。例如，用此方法可以直接由表1.6.1写出“三人表决”函数的逻辑表达式： 反之，由表达式也可以转换成真值表，方法为：画出真值表的表格，将变量与变量的所有取值组合按照二进制递增的次序列入表格左边，然后按照表达式，依次对变量的各种取值组合进行运算，求出相应的函数值，填入表格右边对应

15、的位置，即得真值表。 例1.6.2 列出函数的真值表。解：该函数有两个变量，有4种取值的可能组合，将他们按顺序排列起来即得真值表，如表1.6.2所示。表1.6.2 的真值表A B L0 0 0 1 1 0 1 1 10013逻辑图逻辑图就是由逻辑符号与它们之间的连线而构成的图形。由函数表达式可以画出其相应的逻辑图。 例1.6.3 画出逻辑函数的逻辑图。解：如图1.6.1所示。 由逻辑图也可以写出其相应的函数表达式。例1.6.4 写出如图1.6.2所示逻辑图的函数表达式。图1.6.1 例1.6.3的逻辑图 图1.6.2 例1.6.4的逻辑图解：该逻辑图是由基本的“与”、“或”逻辑符号组成的，可由

16、输入至输出逐步写出逻辑表达式：第三章 组合逻辑电路的分析与设计3.1 逻辑代数 逻辑代数和普通代数一样，有一套完整的运算规则，包括公理、定理和定律，用它们对逻辑函数式进行处理，可以完成对电路的化简、变换、分析与设计。 一逻辑代数的基本公式包括9个定律，其中有的定律与普通代数相似，有的定律与普通代数不同，使用时切勿混淆。表3.1.1 逻辑代数的基本公式名称公式1公式201律互补律重叠律交换律结合律分配律反演律吸收律对合律反演律又称摩根定律，是非常重要又非常有用的公式，它经常用于逻辑函数的变换，以下是它的两个变形公式，也是常用的。 二 逻辑代数的基本规则1、代入规则 代入规则的基本内容是：对于任何

17、一个逻辑等式，以某个逻辑变量或逻辑函数同时取代等式两端任何一个逻辑变量后，等式依然成立。 利用代入规则可以方便地扩展公式。例如，在反演律中用BC去代替等式中的B，则新的等式仍成立： 2、对偶规则 将一个逻辑函数L进行下列变换： ， 0 1，1 0所得新函数表达式叫做L的对偶式，用表示。 对偶规则的基本内容是：如果两个逻辑函数表达式相等，那么它们的对偶式也一定相等。利用对偶规则可以帮助我们减少公式的记忆量。例如，表3.1.1中的公式l和公式2就互为对偶，只需记住一边的公式就可以了。因为利用对偶规则，不难得出另一边的公式。 3、反演规则 将一个逻辑函数L进行下列变换： ， ； 0 1，1 0 ；

18、原变量 反变量， 反变量 原变量。所得新函数表达式叫做L的反函数，用表示。 利用反演规则，可以非常方便地求得一个函数的反函数 例3.1.3 求函数的反函数。解： 例3.1.4 求函数的反函数。解： 在应用反演规则求反函数时要注意以下两点：保持运算的优先顺序不变，必要时加括号表明，如例3.1.3。变换中，几个变量（一个以上）的公共非号保持不变，如例3.1.4。 三 逻辑函数的代数化简法1逻辑函数式的常见形式一个逻辑函数的表达式不是唯一的，可以有多种形式，并且能互相转换。常见的逻辑式主要有5种形式，例如： 与或表达式 或与表达式 与非与非表达式 或非或非表达式 与或非表达式在上述多种表达式中，与或

19、表达式是逻辑函数的最基本表达形式。因此，在化简逻辑函数时，通常是将逻辑式化简成最简与或表达式，然后再根据需要转换成其他形式。 2最简与或表达式的标准 （1）与项最少，即表达式中“+”号最少。 （2）每个与项中的变量数最少，即表达式中“ ”号最少。 3用代数法化简逻辑函数用代数法化简逻辑函数，就是直接利用逻辑代数的基本公式和基本规则进行化简。代数法化简没有固定的步骤，常用的化简方法有以下几种。并项法。运用公式，将两项合并为一项，消去一个变量。如 吸收法。运用吸收律消去多余的与项。如（3）消去法。运用吸收律消去多余的因子。如 （4）配项法。先通过乘以（=1）或加上（=0），增加必要的乘积项，再用以

20、上方法化简。如 在化简逻辑函数时，要灵活运用上述方法，才能将逻辑函数化为最简。下面再举几个例子。 例3.1.5 化简逻辑函数 解： 例3.1.6 化简逻辑函数 解： （利用） （利用） （利用） 例3.1.7 化简逻辑函数 解： （利用反演律） （利用） （利用） （配项法） （利用） （利用）例3.1.8 化简逻辑函数 解法1： （增加冗余项） （消去1个冗余项） （再消去1个冗余项） 解法2： （增加冗余项） （消去1个冗余项） （再消去1个冗余项） 由上例可知，逻辑函数的化简结果不是唯一的。代数化简法的优点是不受变量数目的限制。缺点是：没有固定的步骤可循；需要熟练运用各种公式和定理；需要

21、一定的技巧和经验；有时很难判定化简结果是否最简。3.3 组合逻辑电路的分析方法一 组合逻辑电路的特点组合逻辑电路是数字电路中最简单的一类逻辑电路，其特点是功能上无记忆，结构上无反馈。即电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。 二 组合逻辑电路的分析方法例3.3.1：组合电路如图3.3.3所示，分析该电路的逻辑功能。图3.3.3 例3.3.1电路图解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P （2）化简与变换。因为下一步要列真值表，所以要通过化简与变换，使表达式有利于列真值表，一般应变换成与或式或最小项表达式。 表3.3.1 真值表A

22、 B CL0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101111110 （3）由表达式列出真值表，见表3.3.1。经过化简与变换的表达式为两个最小项之和的非，所以很容易列出真值表。 （4）分析逻辑功能 由真值表可知，当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。上例中输出变量只有一个，对于多输出变量的组合逻辑电路，分析方法完全相同。 3.4 组合逻辑电路的设计方法 组合逻辑电路的设计一般应以电路简单、所用器件最少为目标，并尽量减少所用集成器件的种类，因此在设计过程中要用到前面介绍的代数法和卡诺图法来化简或转换逻辑函数。例3.

23、4.1：设计一个三人表决电路，结果按“少数服从多数”的原则决定。解：（1）根据设计要求建立该逻辑函数的真值表。设三人的意见为变量A、B、C，表决结果为函数L。对变量与函数进行如下状态赋值：对于变量A、B、C，设同意为逻辑“1”；不同意为逻辑“0”。对于函数L，设事情通过为逻辑“1”；没通过为逻辑“0”。列出真值表如表3.4.1所示。（2）由真值表写出逻辑表达式：该逻辑式不是最简。（3）化简。由于卡诺图化简法较方便，故一般用卡诺图进行化简。将该逻辑函数填入卡诺图，如图3.4.2所示。合并最小项，得最简与或表达式： 表3.4.1 例3.4.1真值表A B CL0 0 00 0 10 1 00 1

24、11 0 01 0 11 1 01 1 100010111 图3.4.2 例3.4.1卡诺图（4）画出逻辑图如图3.4.3所示。如果要求用与非门实现该逻辑电路，就应将表达式转换成与非与非表达式：画出逻辑图如图3.4.4所示。图3.4.3 例3.4.1逻辑图 图3.4.4 例3.4.1用与非门实现的逻辑图第四章 组合逻辑模块与其应用4.1 编码器 一 编码器的基本概念与工作原理编码将字母、数字、符号等信息编成一组二进制代码。例：键控8421BCD码编码器。左端的十个按键S0S9代表输入的十个十进制数符号09，输入为低电平有效，即某一按键按下，对应的输入信号为0。输出对应的8421码，为4位码，所

25、以有4个输出端A、B、C、D。 图4.1.1 键控8421BCD码编码器由真值表写出各输出的逻辑表达式为：表4.1.1 键控8421BCD码编码器真值表输 入输 出 S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 A B C D GS1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 0 1

26、1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 10 0 0 0 00 0 0 0 10 0 0 1 10 0 1 0 10 0 1 1 10 1 0 0 10 1 0 1 10 1 1 0 10 1 1 1 11 0 0 0 11 0 0 1 1画出逻辑图，如图4.1.1所示。其中GS为控制使能标志，当按下S0S9任意一个键时，GS=1，表示有信号输入；当S0S9均没按下时，GS=0，表示没有信号输入，此时的输出代码0000为无效代码。 二 二进制编码器 用n位二进制代码对2n个信号进行编码的电路称为二进制编码器。 3位二进制编码器有8个输入端3个输出端，所以常称为8线3线编码

27、器，其功能真值表见表4.1.2，输入为高电平有效。表4.1.2 编码器真值表输 入输 出 I0 I1 I2 I3 I4 I5 I6 I7A2 A1 A01 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 由真值表写出各输出的逻辑表达式为： 用门电路实现逻辑电路。图4.1.2 3位二进制编码器 三 优先编码器优先编码器允许同时输入

28、两个以上的编码信号，编码器给所有的输入信号规定了优先顺序，当多个输入信号同时出现时，只对其中优先级最高的一个进行编码。74148是一种常用的8线-3线优先编码器。其功能如表4.1.3 所示，其中I0I7为编码输入端，低电平有效。A0A2为编码输出端，也为低电平有效，即反码输出。其他功能：（1）EI为使能输入端，低电平有效。（2）优先顺序为I7I0，即I7的优先级最高，然后是I6、I5、I0。（3）GS为编码器的工作标志，低电平有效。（4）EO为使能输出端，高电平有效。表4.1.3 74148优先编码器真值表输 入输 出EI I0 I1 I2 I3 I4 I5 I6 I7A2 A1 A0 GS

29、EO1 0 1 1 1 1 1 1 1 10 00 0 10 0 1 10 0 1 1 10 0 1 1 1 10 0 1 1 1 1 10 0 1 1 1 1 1 10 0 1 1 1 1 1 1 11 1 1 1 11 1 1 1 00 0 0 0 10 0 1 0 10 1 0 0 10 1 1 0 11 0 0 0 11 0 1 0 11 1 0 0 11 1 1 0 1 其逻辑图如图所示。图4.1.3 74148优先编码器的逻辑图 4.2 译码器 一 译码器的基本概念与工作原理 译码器将输入代码转换成特定的输出信号。假设译码器有n个输入信号和N个输出信号，如果N=2n ，就称为全译码

30、器，常见的全译码器有2线4线译码器、3线8线译码器、4线16线译码器等。如果N2n ，称为部分译码器，如二一十进制译码器（也称作4线10线译码器）等。下面以2线4线译码器为例说明译码器的工作原理和电路结构。2线4线译码器的功能如表4.2.1 所示。表4.2.1 2线4线译码器功能表输 入输 出EI A BY0 Y1 Y2 Y31 0 0 00 0 10 1 00 1 11 1 1 10 1 1 11 0 1 11 1 0 11 1 1 0表4.2.1可写出各输出函数表达式：用门电路实现2线4线译码器的逻辑电路如图4.2.1所示。图4.2.1 2线4线译码器逻辑图二 集成译码器1.二进制译码器7

31、413874138是一种典型的二进制译码器，其逻辑图和引脚图如图4.2.2所示。它有3个输入端A2、A1、A0，8个输出端Y0Y7，所以常称为3线8线译码器，属于全译码器。输出为低电平有效，G1、G2A和G2B为使能输入端。图4.2.2 74138集成译码器逻辑图表4.2.2 3线8线译码器74138功能表输 入输 出G1 G2A G2BA2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 1 0 1 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1

32、 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0三 译码器的应用 1译码器的扩展利用译码器的使能端可以方便地扩展译码器的容量。图4.2.4所示是将两片74138扩展为4线16线译码器。其工作原理为：当E1时，两个译码器都禁止工作，输出全1；当E0时，译码器工作。这时，如果A3=0，高位片禁止，低位片工作，输出Y0Y7由输入

33、二进制代码A2AlA0决定；如果A3=1，低位片禁止，高位片工作，输出Y8Y15由输入二进制代码A2AlA0决定。从而实现了4线16线译码器功能。 图4.2.4 两片74138扩展为4线16线译码器2实现组合逻辑电路 由于译码器的每个输出端分别与一个最小项相对应，因此辅以适当的门电路，便可实现任何组合逻辑函数。例4.2.1 试用译码器和门电路实现逻辑函数 解：（1）将逻辑函数转换成最小项表达式，再转换成与非与非形式。 =m3+m5+m6+m7 =（2）该函数有三个变量，所以选用3线8线译码器74138。用一片74138加一个与非门就可实现逻辑函数L，逻辑图如图4.2.5所示。例4.2.2 某组

34、合逻辑电路的真值表如表4.2.4所示，试用译码器和门电路设计该逻辑电路。解：（1）写出各输出的最小项表达式，再转换成与非与非形式。 （2）选用3线8线译码器74138。设A=A2、B=A1、C=A0。将L、F、G的逻辑表达式与74138的输出表达式相比较，有： 用一片74138加三个与非门就可实现该组合逻辑电路，逻辑图如图4.2.6所示。表4.2.4 例4.2.2 的真值表输 入输 出A B CL F G0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 11 0 01 0 10 1 01 0 10 1 00 1 11 0 0可见，用译码器实现多输出逻辑函数

35、时，优点更明显。 四数字显示译码器在数字电路中，数字量都是以一定的代码形式出现的，所以这些数字量要先经过译码，才能送到数字显示器去显示。这种能把数字量翻译成数字显示器所能识别的信号的译码器称为数字显示译码器。常用的数字显示器有多种类型。按显示方式分，有字型重叠式、点阵式、分段式等。按发光物质分，有半导体显示器，又称发光二极管(LED)显示器、荧光显示器、液晶显示器、气体放电管显示器等。目前应用最广泛的是由发光二极管构成的七段数字显示器。 1七段数字显示器原理七段数字显示器就是将七个发光二极管（加小数点为八个）按一定的方式排列起来，七段a、b、c、d、e、f、g（小数点DP）各对应一个发光二极管

36、，利用不同发光段的组合，显示不同的阿拉伯数字。图4.2.9 七段数字显示器与发光段组合图 （a）显示器 （b）段组合图 按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种。图4.2.10 半导体数字显示器的内部接法 （a）共阳极接法 （b）共阴极接法半导体显示器的优点是工作电压较低（1.53V）、体积小、寿命长、亮度高、响应速度快、工作可靠性高。缺点是工作电流大，每个字段的工作电流约为10mA左右。2七段显示译码器7448七段显示译码器7448是一种与共阴极数字显示器配合使用的集成译码器，它的功能是将输入的4位二进制代码转换成显示器所需要的七个段信号ag。表4.2.6为它的逻辑功能表。

37、ag为译码输出端。另外，它还有3个控制端：试灯输入端LT、灭零输入端RBI、特殊控制端BI/RBO。其功能为： （1）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数l15的二进制码（00011111）进行译码，产生对应的七段显示码。 （2）灭零。当输入RBI =0 ，而输入为0的二进制码0000时，则译码器的ag输出全0，使显示器全灭；只有当RBI =1时，才产生0的七段显示码。所以RBI称为灭零输入端。 （3）试灯。当LT=0时，无论输入怎样，ag输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。 LT称为试灯输入端。 （4）特殊控制端BI/RBO。BI/RBO可以

38、作输入端，也可以作输出端。 作输入使用时，如果BI=0时，不管其他输入端为何值，ag均输出0，显示器全灭，。因此BI称为灭灯输入端。 作输出端使用时，受控于RBI。当RBI=0，输入为0的二进制码0000时，RBO=0，用以指示该片正处于灭零状态。所以，RBO 又称为灭零输出端。 将BI/RBO和RBI配合使用，可以实现多位数显示时的“无效0消隐”功能。表4.2.6 七段显示译码器7448的逻辑功能表功能（输入）输入输入/输出输出显示字形LT RBIA3 A2 A1 A0BI/RBOa b c d e f g0123456789101112131415灭灯灭零试灯1 11 1 1 1 1 1

39、1 1 1 1 1 1 1 1 1 1 00 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 0 0 0 0 11111111111111110011 1 1 1 1 1 0 0 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 1 0 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 1 1 1 1 0 0 1 10 0

40、0 1 1 0 10 0 1 1 0 0 1 0 1 0 0 0 1 11 0 0 1 0 1 10 0 0 1 1 1 10 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 01 1 1 1 1 1 14.3 数据选择器 4.3.1 数据选择器的基本概念与工作原理数据选择器根据地址选择码从多路输入数据中选择一路，送到输出。它的作用与图4.3.1所示的单刀多掷开关相似。常用的数据选择器有4选1、8选1、16选1等多种类型。下面以4选1为例介绍数据选择器的基本功能、工作原理与设计方法。四选一数据选择器的功能如表4.3.1 所示。表4.3.1 4选1数据选择器功能表输 入输

41、 出GA1 A0D3 D2 D1 D0Y1 000 0 0 1010 1 0 1 011 0 0 1 011 10 1 01根据功能表，可写出输出逻辑表达式由逻辑表达式画出逻辑图如图4.3.2所示。图4.3.2 4选1数据选择器的逻辑图二集成数据选择器 74151是一种典型集成8选1数据选择器，其逻辑图和引脚图如图4.3.3所示。它有8个数据输入端D0D7，3个地址输入端A2、A1、A0，2个互补的输出端Y和，1个使能输入端G，使能端G仍为低电平有效。74151的功能表如表4.3.2所示。三数据选择器的应用 1实现组合逻辑函数 （1）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可

42、直接用数据选择器来实现逻辑函数。 例4.3.1 试用8选1数据选择器74151实现逻辑函数 解法1：将逻辑函数转换成最小项表达式 =m3+m5+m6+m7将输入变量接至数据选择器的地址输入端，即A=A2，B=A1，C=A0。输出变量接至数据选择器的输出端，即L=Y。将逻辑函数L的最小项表达式与74151的功能表相比较，显然，L式中出现的最小项，对应的数据输入端应接1，L式中没出现的最小项，对应的数据输入端应接0。即D3=D5=D6=D7=1；D0=D1=D2=D4=0。画出连线图如图4.3.5所示。解法2：作出逻辑函数L的真值表如表4.3.3所示。将输入变量接至数据选择器的地址输入端，即A=A

43、2，B=A1，C=A0。输出变量接至数据选择器的输出端，即L=Y。将真值表中L取值为1的最小项所对应的数据输入端接1，L取值为0的最小项，对应的数据输入端接0。即D3=D5=D6=D7=1；D0=D1=D2=D4=0。画出连线图如图4.3.5所示。表4.3.3 L的真值表A B CL0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111 （2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时，不能用前述的简单办法。应分离出多余的变量，把它们加到适当的数据输入端。例4.3.2 试用4选1数据选择器实现逻辑函数： 解：由于函数L有三个输入信号A、B、

44、C，而4选1仅有两个地址端A1和A0，所以选A、B接到地址输入端，且A=A1，B=A0。将C加到适当的数据输入端。画出连线图如图4.3.6所示。 第五章 触发器5.1 基本触发器 一 基本RS触发器 1用与非门组成的基本RS触发器 （1）电路结构。由两个与非门的输入输出端交叉耦合。它与组合电路的根本区别在于，电路中有反馈线。图5.1.1 与非门组成的基本RS触发器 （a）逻辑图 （b）逻辑符号 它有二个输入端R、S，有两个输出端Q、。一般情况下，Q、是互补的。定义：当Q1，0时，称为触发器的1状态； 当Q0，1时，称为触发器的0状态。（2）逻辑功能表。R SQnQn+1功能说明0 00 001

45、不稳定状态 0 10 10100置0（复位）1 01 00111置1（置位）1 11 10101保持原状态 可见，触发器的新状态Qn+1（也称次态）不仅与输入状态有关，也与触发器原来的状态Qn（也称现态或初态）有关。 触发器的特点： 有两个互补的输出端，有两个稳态。 有复位（Q=0）、置位（Q=1）、保持原状态三种功能。 R为复位输入端，S为置位输入端，该电路为低电平有效。 由于反馈线的存在，无论是复位还是置位，有效信号只须作用很短的一段时间。即“一触即发”。（3）波形分析。 二 同步RS触发器在实际应用中，触发器的工作状态不仅要由R、S端的信号来决定，而且还希望触发器按一定的节拍翻转。为此，给触发器加一个时钟控制端CP，