数电复习资料(含答案)期末考试

《数电复习资料(含答案)期末考试》由会员分享，可在线阅读，更多相关《数电复习资料(含答案)期末考试（23页珍藏版）》请在装配图网上搜索。

1、 、选择题 1 以下代码中为无权码的为 2 以下代码中为恒权码的为 5. 在一个 8 位的存储单元中，能够存储的最大无符号整数是 8 .与八进制数（47. 3） 8等值的数为： 1 0 .与模拟电路相比，数字电路主要的优点有 二、判断题（正确打，错误的打X） 方波的占空比为 0. 5 （ ） 2. 8421 码 1001 比 0001 大。（ ） 数字电路中用“ 1”和“ 0”分别表示两种状态，二者无大小之分。（） 数电 第一章 A. 8421BCD 码 B. 5421BCD 码 C.余三码 D.格雷码 A .8421BCD 码 B. 5421BCD 码 C.余三码 D.格雷码 3位十六进制数

2、可以用 位二进制数来表示。 D. 16 4 .十进制数 25 用 8421BCD 码表示为 。A .10 101 B .0010 0101 C .100101 D .10101 A. ( 256) 10 B. (127) 10 C. ( FF) 16 D. ( 255) 10 6. 与十进制数（53.5） 10等值的数或代码为 A .(0101 0011. 0101)8421BCD B .(35. 8)16 C. (110101. 1)2 D .(65. 4)8 7 矩形脉冲信号的参数有 A.周期 B.占 C.脉宽 D.扫描期 A. (100111 . 011 )2 B. (27. 6)16

3、C. ( 27. 3 )16 9. 常用的 BCD 码有 D. (100111 . 11 )2 A.奇偶校验码 B.格雷码 C. 8421 码 D.余三码 A.容易设计 B.通用性强 C.保密性好 D.抗干扰能力强 1. 3. 和 _ 来表示。 3. 分析数字电路的主要工具是 _ ，数字电路又称作 _ 。 4. 在数字电路中，常用的计数制除十进制外，还有 _ 、 _ 、 _ 。 5. 常用的 BCD 码有 _ 、 _ 、 _ 、 _ 等。常用的可靠性代码 有 _ 、 _ 等。 6. ( 10110010. 1011)2=( _ )8= _ )16 7. ( 35. 4)8 = ( _ ) 2

4、=( _ ) 10=( _ )16 = ( _ )8421BCD 8. (39. 75 )10= ( _ ) 2=( _ )8=( _ )16 9. ( 5E. C)16= ( _ )2=( _ )8=( _ )10 = ( _ )8421BCD 10. ( 0111 1000) 8421BCD = ( _ ) 2=( _ )8=( _ )10=( _ ) 16 四、思考题 1 在数字系统中为什么要采用二进制？ 2 格雷码的特点是什么？为什么说它是可靠性代 码？ 3 奇偶校验码的特点是什么？为什么说它是可靠性代码？ 第一章答案 一、 选择题 1. CD 2. AB 3. C 4. B 5. C

5、D 6 . ABCD 7 . ABC 8 . AB 9 . CD 10 . BCD 二、 判断题 1. V 2. X 3. V 4. V 5. X 6. V 7. V 8. X 9. X 10. V 三、 填空题 1. 幅度、周期、频率、脉宽、上升时间、下降时间、占空比 2. 时间、幅值、1、0 4. 格雷码具有任何相邻码只有一位码元不同的特性。 5. 八进制数（18） 8比十进制数（18） 10小。（） 6. 当传送十进制数 5 时，在 8421 奇校验码的校验位上值应为 7. 在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。 9. 占空比的公式为：q = t w / T,则

6、周期 十进制数（9） 10比十六进制数（9） T 越大占空比 q 越小。（） 16 小。（） 10.当 8421 奇校验码在传送十进制数（ 8） 10 时，在校验位上出现了 1 时，表明在传送过 程中出现了错误。（） 三、填空题 1. 描述脉冲波形的主要参数有 2. 数字信号的特点是在 上和 上都是断续变化的，其高电平和低电平常用 3. 逻辑代数、逻辑电路 4. 二进制、八进制、十六进制 5. 8421BCD 码、2421BCD 码、5421BCD 码、余三码、格雷码、奇偶校验码 6. 262.54 B2.B 7. 11101.1 29.5 1D.8 (0010 1001.0101) &

7、; 100111.11 47.6 27.C 9. 1011110.11 136.6 94.75 (1001 0100.0111 0101) 10. 1001110 116 78 4E 四、 思考题 1. 因为数字信号有在时间和幅值上离散的特点，它正好可以用二进制的 1 和 0 来表示两种 不同的状态。 2. 格雷码的任意两组相邻代码之间只有一位不同，其余各位都相同，它是一种循环码。这 个特性使它在形成和传输过程中可能引起的错误较少，因此称之为可靠性代码。 3. 奇偶校验码可校验二进制信息在传送过程中 1 的个数为奇数还是偶数，从而发现可能出 现的错误。 第二章（选择、判断共 20 题） 、选择

8、题 1. 以下表达式中符合逻辑运算法则的是 2. 逻辑变量的取值1和0可以表示: A. 开关的闭合、断开 B.电位的高、低 C.真与假 7 求一个逻辑函数 F 的对偶式，可将 F 中的 _ 。 A . “ ”换成“ +”，“ +”换成“ ” B. 原变量换成反变量，反变量换成原 变量 C.变量不变D.常数中“ 0 ”换成“ 1 ”，“ 1 ”换成“ 0 ” E.常数不变 8. _ A+BC 。A . A+B B. A+C C. （ A+B） （ A+C） D. B + C 9 .在何种输入情况下，“与非”运算的结果是逻辑 0。 _ A .全部输入是 0 B.任一输入是 0 C.仅一输入是 0

9、D.全部输入是 1 10 .在何种输入情况下，“或非”运算的结果是逻辑 0。 _ A.全部输入是 0 B. 全部输入是 1 C.任一输入为 0,其他输入为 1 D.任一输入为 1 二、 判断题（正确打/错误的打X） 1. 逻辑变量的取值，1比0大。（）2.异或函数与同或函数在逻辑上互为反函数。 （）。 3. 若两个函数具有相同的真值表，则两个逻辑函数必然相等。 （）。 4. 因为逻辑表达式 A+B+AB=A+B 成立，所以 AB=0 成立。（） 5. 若两个函数具有不同的真值表，则两个逻辑函数必然不相等。 （） 6. 若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。 （） 7. 逻辑

10、函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。 （） &逻辑函数 Y=A B+AB+BC+BC已是最简与或表达式。（） 4 逻辑函数的表示方法中具有唯一性的是 。 A .真值表 B. 表达式 C. 逻辑图 D. 卡诺 图 5 F=AB+BD+CDE+ AD= 。 A. AB D B. (A B)D C. (A D)(B D) D (A D)(B D) 6 逻辑函数 F=A二（A二B）= 。A. B B. A C. A 二 B D. A3 B 3.当逻辑函数有 n 个变量时，共有 个变量取值组合? A. C C=C2 B. 1+1=10 C. 0 RO N B. V R

11、OFF C. ROFF V R| V RO N D. RO F F 8 .三极管作为开关使用 时，要提高开关速度，可 A. 降低饱和深度 B. 增加饱和深度 C. 采用有源泄放回路 D. 采用抗饱和三极管 9 . CMOS 数字集成电路与 TTL 数字集成电路相比突出的优点是 A.微功耗 B.高速度 C.高 抗干扰能力 D.电源范围宽 1 0 .与 CT4000 系列相对应的 国际通用标准型号为 A. CT7 4S 肖特基系列 B. CT74LS 低功耗肖特基系列 C. CT7 4L 低功耗系列 D. CT7 4H 高速系列 二、判断题（正确打/错误的打X） A. TSL 门 B. OC 门

12、C.漏极开路门 1. TTL 与非门的多余输入端可以接固定高电平。 2. 当 TTL 与非门的输入端悬空时相当于输入为逻辑 3. 普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。 4. 两输入端四与非门器件 74LS00 与 7400 的逻辑功能完全相同。 5. CMOS 或非门与 TTL 或非门的逻辑功能完全相同。 （） 6. 三态门的三种状态分别为：高电平、低电平、不高不低的电压。 7. TTL 集电极开路门输出为1时由外接电源和电阻提供输出电流。 般 TTL 门电路的输出端可以直接相连，实现线与。 9. CMOS OD 门（漏极开路门）的输出端可以直接相连，实现线与。 10

13、. TTL OC 门（集电极开路门）的输出端可以直接相连，实现线与。 三、填空题 1.集电极开路门的英文缩写为 门,工作时必须外加 2 . OC 门称为 门，多个 OC 门输出端并联到一起可实现 台匕 3 . TTL 与非门电压传输特性曲线分为 第四章（选择、判断共 25 题） 、选择题 3 一个触发器可记录一位 二进制代码，它有 个稳态。 A. 0 B. 1 C .2 D. 3 E. 4 4 存储 8 位二进制 信息要 个触发器。 A. 2 B. 3 C .4 D. 8 5 对于 T 触发器， 若原态 Qn = 0, 欲使新态 Qn+1=1 ,应使输入 T = 。 A. 0 B. 1 C .

14、Q D. Q 6 对于 T 触发器， 若原态 Qn = 1 , 欲使新态 Qn+1=1 ,应使输入 T = 。 A. 0 B. 1 C .Q D. Q 7 对于 D 触发器， 欲使 Qn + 1=Qn, 应使输入 D= 。 A. 0 B. 1 C .Q D. Q 8 对于 JK 触发器, 若 J = K,则可完成 触发器的逻辑功能。 A. RS B. D C. T D. T / 9 欲使 JK 触发器按 Qn + 1 = Qn工作 ,可使 J K 触发器的输入端 。 A. J=K=0 B. J = Q, K= Q C. J = Q ,K=Q D. J = Q, K=0 E J =0 , K=Q

15、 1 0 .欲使 JK 触发器 按 Qn + 1： =Qn工作，可使 J K 触发器的输入端 。 A. J=K=1 B. J = Q, K= Q C. J = Q ,K=Q D. J = Q, K=1 E J=1 , K=Q 1 1 .欲使 JK 触发器 按 Qn + 1： =0 工作 ,可使 JK 触发器的输入端 。 A. J=K=1 B. J = Q, K=Q C. J=Q, K=1 D. J = 0, K=1 E .J = K=1 1 2 .欲使 JK 触发器 按 Qn + 1： =1 工作 ,可使 JK 触发器的输入端 。 A. J=K=1 B. J = 1 , K=0 C. J=K=

16、 Q D .J = K=0 E. J = Q, K=0 1 3 .欲使 D 触发器按 Qn + 1 = Qn工作 ，应使输入 D= 。 A. 0 B. 1 C. Q D. Q A.主从 JK F/ F B.主从 D F/ F C.同步 RS F/ F D.边沿 D F/ F 区。4 .国产 TTL 电路 第三章答案 一、 选择题 1ABD 2CD3A4CD5ABC6ABD7C8ACD9ACD10B 二、 判断题1 . V 6 . X 7. V 8. 三、 填空题1. 0C 3 .饱和区转折区 相当于国际 SN54/ X 电源 线性区 3 . V 4 . V 5 . V 9. V 10. V 负

17、载2.集电极开路门 线与 截止区4. CT4000 低功耗肖特基 1. N 个触发器可以构成能寄存 位二进制数码的寄存器。 A. N- 1 B. C. N+1 D. 2N 2. 在下列触发器中， 有约束条件的是 14 .下列触发器中，克服了空翻现象的有 _ 。 A.边沿 D 触发器 B.主从 RS 触发器 C.同步 RS 触发器 D.主从 J K 触 发器 15 .下列触发器中，没有约束条件的是 _ 。 A.基本 RS 触发器 B.主从 RS 触发器 C.同步 RS 触发器 D.边沿 D 触发器 16 .描述触发器的逻辑功能的方法有 _ 。 A.状态转换真值表 B.特性方程 C.状态转换图 D

18、.状态转换卡诺图 17 .为实现将 JK 触发器转换为 D 触发器，应使 _ 。 A. J=D, K= D B. K=D, J = D C.J=K=D D. J = K= D 18.边沿式 D 触发器是一种 _ 稳态电路。 A.无 B.单 C.双 D.多 二、 判断题（正确打/错误的打X） 1. D 触发器的特性方程为 Qn+1 = D,与 Qn无关，所以它没有记忆功能。（ ） 2. RS 触发器的约束条件 RS=0 表示不允许出现 R=S= 1 的输入。（ ） 3. 同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。 （ ） 4 主从 JK 触发器、边沿 JK 触发器和同步 JK

19、触发器的逻辑功能完全相 同。（ ） 5 若要实现一个可暂停的一位二进制计数器，控制信号 A=0 计数，A=1 保持，可选用 T 触发器，且令T=A。（ ） 6 由两个 TTL 或非门构成的基本 RS 触发器，当 R=S=0 时，触发器的状 态为不定。 7 对边沿 JK 触发器，在 CP 为高电平期间，当 J = K=1 时，状态会翻转一 次。（） 三、 填空题 1 触发器有 _ 个稳态，存储 8 位二进制信息要 _ 个触发器。 2 . 一个基本 RS 触发器在正常工作时，它的约束条件是R+S = 1 ,则它 不允许输入 S= _ 且 R= _ 的信号。 3 .触发器有两个互补的输出端 Q、 Q

20、,定义触发器的 1 状态 为 _ , 0 状态为 _ ,可见触发器的状态指的是 端的状态。 4 . 一个基本 RS 触发器在正常工作时，不允许输入 R=S= 1 的信号，因此 它的约束条件是 _ 。 5 在一个 CP 脉冲作用下，引起触发器两次或多次翻转的现象称为触发 器的 _ ，触发方式为 _ 式或 _ 式的触发器不会出现这 种现象。 第四章答案 一、 选择题 1B2C3C4D5BD6AD7C8C9ABDE10ACDE11BCD12BCE13D14ABD15D16ABCD17A18C 二、 判断题 1. X 2. V 3. V 4. V 5. X 6. X 7. X 三、 填空题 1. 2

21、8 2. 0 0 3. Q=1、 Q=0 Q=0、Q=1 Q 4 . RS=05 .空翻主从式边沿式 第五章（选择、判断共 15 题） 一、 选择题 1. _ 脉冲整形电路有 。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D. 555 定时器 2 .多谐振荡器可产生 _ 。 A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波 3 . 石英晶体多谐振荡器的突出优点是 _ 。 A.速度高 B.电路简单 C.振荡频率稳定 D.输出波形边沿陡峭 4 . TTL 单定时器型号的最后几位数字为 _ 。 A. 555 B. 556 C. 7555 D. 7556 5 . 555 定时器可以组成 _

22、。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D. JK 触发器 6 .用 555 定时器组成施密特触发器，当输入控制端 CO 外接 1 0V 电压时， 回差电压为 _ 。A. 3. 33V B. 5V C. 6. 66V D. 10V 7 .以下各电路中， _ 可以产生脉冲定时。 A.多谐振荡器 B.单稳态触发器 C.施密特触发 D.石英晶体多谐振荡器 二、 判断题（正确打V,错误的打X） 1. 施密特触发器可用于将三角波变换成正弦波。（ ） 2. 施密特触发器有两个稳态。（ ） 3. 多谐振荡器的输出信号的周期与阻容元件的参数成正比。（ ） 4. 石英晶体多谐振荡器的振荡频率与电

23、路中的 R、C 成正比。（ ） 5. 单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。（ ） 6. 单稳态触发器的暂稳态维持时间 t W表示，与电路中 RC 成正比。（ ） 7. 采用不可重触发单稳态触发器时，若在触发器进入暂稳态期间再次受 到触发，输出脉宽可在此前暂稳态时间的基础上再展宽 t W。（） 8. 施密特触发器的正向阈值电压一定大于负向阈值电压。（ ） 三、 填空题 1. 555 定时器的最后数码为 555 的是 _ 产品，为 7555 的是 _ 产品。 2 .施密特触发器具有 _ 现象，又称 _ 特性；单稳触发器最重 要的参数为 _ 。 3 .常见的脉冲产生电路有 _ ，常见的

24、脉冲整形电路 有 _ 、 _ 。 4 .为了实现高的频率稳定度，常采用 _ 振荡器；单稳态触发器 受到外触发时进入 _ 态。 第五章答案 一、 选择题 1 . BC2. B3. C4. A5 . ABC6 . B7. B 二、 判断题 1 .X 2. V 3. V 4. X 5. X 6. V 7. X 8. V 三、 填空题 1. TTL CMOS 2. 回差 电压滞后脉宽 3. 多谐振荡器单稳态触发器 施密特触发器 4. 石英晶体暂稳态 第六章（选择、判断共 25 题） 一、选择题 1 .下列表达式中不存在竞争冒险的有 _ 。 A.Y=B + AB B.Y=AB+BC C.Y=ABC+AB

25、 D.Y=（A+B）AD 2. 若在编码器中有 50 个编码对象，则要求输出二进制代码位数为 _ 位。 A. 5 B. 6 C. 1 0 D. 50 3. 一个 1 6 选一的数据选择器，其地址输入（选择控制输入）端有 _ 个。 A. 1 B. 2 C. 4 D. 1 6 4. 下列各函数等式中无冒险现象的函数式有 _ 。 A. F 二BC AC AB B. F 二AC BC AB C. F 二AC BC AB AB D. F =BC AC AB BC AB AC E. F =BC AC AB AB 5 .函数F =AC AB BC ,当变量的取值为 _ 时，将出现冒险现象。 A. B=C=1

26、 B. B=C=0 C. A=1 , C=0 D. A=0 , B=0 6 .四选一数据选择器的数据输出 Y 与数据输入 Xi 和地址码 Ai 之间的 逻辑表达式为 Y= _ 。 A. AIADXO A1A3X1 A1A0X2 A1A0X3 B. A1A0X0 C. A1A3X1 D. A1A0X3 7. 一个 8 选一数据选择器的数据输入端有 _ 个。 A. 1 B. 2 C. 3 D. 4 E. 8 8 .在下列逻辑电路中，不是组合逻辑电路的有 _ 。 9 .八路数据分配器，其地址输入端有 _ 个。 A. 1 B. 2 C. 3 D. 4 E. 8 10 组合逻辑电路消除竞争冒险的方法有

27、_ 。 A.修改逻辑设计 B.在输出端接入滤波电容 C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰 11. 101 键盘的编码器输出 _ 位二进制代码。 A. 2 B. 6 C. 7 D. 8 12 .用三线-八线译码器 74LS1 38 实现原码输出的 8 路数据分配器， 应 _ 。A. STA = 1 , STB = D, STC = o B. STA = 1, STB = D, STC =D C. STA = 1 , STB =0, STC = D D. STA = D, STB =0 , STC =0 13 以下电路，加适当辅助门电路， _ 适于实现单输出组合逻辑电路。 A.二进制译码

28、器 B.数据选择器 C.数值比较器 D.七段显示译码器 14 .用四选一数据选择器实现函数 Y=A1Ag A；A0 ,应使 _ 。 A. D = D? = 0 , D = D3=1 B. D = D? = 1 , D = D3 = 0 C. D = D1 = 0 , D2 = D3= 1 D. D = D1 = 1 , D2 = D3 = 0 15 用三线-八线译码器 74LS138 和辅助门电路实现逻辑函数 Y=A2 A2A；, 应 _ 。 . 用与非 门，Y= Y0YY4Y5Y6Y； B.用与 门，丫= Y2Y3 C.用或门，Y=Y2 Y3 D.用或门，Y= Y0 Y1 丫4 Y5 丫6

29、Y7 二、 判断题（正确打/错误的打X） 1. 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。 （） 2. 编码与译码是互逆的过程。 （） 3. 二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。 （） 4. 液晶显示器的优点是功耗极小、工作电压低。 （） 5. 液晶显示器可以在完全黑暗的工作环境中使用。 （） . 半导体数码显示器的工作电流大， 约 10mA 左右，因此，需要考虑电流驱动能力问题。（） 7. 共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。 （） 8. 数据选择器和数据分配器的功能正好相反，互为逆过程。 （） 9. 用数据选

30、择器可实现时序逻辑电路。 （） 10. 组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。 （） 三、 填空题 1 .半导体数码显示器的内部接法有两种形式：共 _ 接法和共 接法。 A.译码器 B. 编码器 C. 全加器 D. 寄存器 2 对于共阳接法的发光二极管数码显示器，应采用 _ 电平驱动的 七段显示译码器。 3 . 消除竟争冒险的方法有 _ 、 _ 、 _ 第六章答案 一、 选择题 1. CD2 . B3. C4 . D5 . ACD6 . A7 . E8 . D9 . C10 . AB11 . C12 . ABC13 . AB14 . A15 . AB 二、 判断题 1 .

31、 X 2. V 3. V 4. V 5. X 6. V 7. V 8. V 9 . X 10 . X 三、 填空题 1 阴 阳 2 低电平 3 修改逻辑设计 接入滤 第七章（选择、判断共 30 题） 一、选择题 1 .同步计数器和异步计数器比较，同步计数器的显著优点是 _ 。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟 CP 控 制。 2. 把一个五进制计数器与一个四进制计数器串联可得 _ 进制计数 器。 A. 4 B. 5 C. 9 D. 2 0 3. 下列逻辑电路中为时序逻辑电路的是 _ 。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 4. N 个触发器

32、可以构成最大计数长度（进制数）为 _ 的计数器。 A. N B. 2N C. N2 D. 2N 5. N 个触发器可以构成能寄存 _ 位二进制数码的寄存器。 A. N- 1 B. N C. N+1 D. 2N 6. 五个 D 触发器构成环形计数器，其计数长度为 _ 。 A. 5 B. 1 0 C. 25 D. 32 7. 同步时序电路和异步时序电路比较，其差异在于后者 _ 。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 8 . 一位 8421 BCD 码计数器至少需要 _ 个触发器。 A. 3 B. 4 C. 5 D. 1 0 9. 欲设计 0 ,

33、1 , 2 , 3 , 4 , 5 , 6 , 7 这几个数的计数器， 如果设计合理， 采用同步二进制计数器，最少应使用 _ 级触发器。 A. 2 B. 3 C. 4 D. 8 1 0 . 8 位移位寄存器，串行输入时经 _ 个脉冲后，8 位数码全部移入 寄存器中。A. 1 B. 2 C. 4 D. 8 11. 用二进制异步计数器从 0 做加法，计到十进制数 178 ,则最少需要 个触发器。A. 2 B. 6 C. 7 D. 8 E. 10 12 .某电视机水平-垂直扫描发生器需要一个分频器将 31500 Hz的脉冲 转换为 60Hz的脉冲，欲构成此分频器至少需要 _ 个触发器。 A. 10

34、B. 60 C. 525 D. 31500 13 .某移位寄存器的时钟脉冲频率为 1 00KHz，欲将存放在该寄存器中的 数左移 8 位，完成该操作需要 _ 时间。 A. 10 卩 S B. 80 3 S C. 1 00 3 S D. 800ms 14. 若用 J K 触发器来实现特性方程为Qn AQn AB,则 J K 端的方程 为 _ 。 A. J=AB, K= A B B. J = AB, K= AB C. J= A - B , K=AB D. J = AB , K=AB 15. 要产生 10 个顺序脉冲，若用四位双向移位寄存器 CT74LS194 来实现，需要 _ 片。 A. 3 B.

35、 4 C. 5 D. 1 0 16 .若要设计一个脉冲序列为 1101001110 的序列脉冲发生器，应选用_ 个触发器。A. 2 B. 3 C. 4 D. 10 二、 判断题（正确打/错误的打X） 1同步时序电路由组合电路和存储器两部分组成。 （）2组合电路不含有记忆功能的 器件。（）3.时序电路不含有记忆功能的器件。 （）4同步时序电路具有统一的时钟 CP 控制。（）5异步时序电路的各级触发器类型不同。 （） 6. 环形计数器在每个时钟脉冲 CP 作用时，仅有一位触发器发生状态更新。 （） 7环形计数器如果不作自启动修改，则总有孤立状态存在。 （） &计数器的模是指构成计数器的触发

36、器的个数。 （）9计数器的模是指对输入的计数脉 冲的个数。（）10. D 触发器的特征方程 Qn + 1=D,而与 Qn无关，所 以，D 触发器 不是时序电路。（ ） 1 1 .在同步时序电路的设计中，若最简状态表中的状态数为 2N ,而又 是用 N 级触发器来实现其电路，则不需检查电路的自启动性。（ ） 12把一个 5 进制计数器与一个 10 进制计数器串联可得到 15 进制计数 器。（）13 .同步二进制计数器的电路比异步二进制计数器复杂，所以 实际应用中较少使用同步二进制计数器。（ ） 14 .利用反馈归零法获得 N 进制计数器时，若为异步置零方式，则状态 SN 只是短暂的过渡状态，不能

37、稳定而是立刻变为 0 状态。（ ） 三、 填空题 1 寄存器按照功能不同可分为两类： _ 寄存器和 _ 寄存 器。 2 . 数字电路按照是否有记忆功能通常可分为两 类： _ 、 _ 。 3 .由四位移位寄存器构成的顺序脉冲发生器可产生 _ 个顺序脉冲。 4 .时序逻辑电路按照其触发器是否有统一的时钟控制分为 _ 时序电 路和 _ 时序电路。 第七章答案 一、选择题 1A2D3C4D5B6A7B8B9B10D11D12A13B14AB15A16C 二、判断题 1. V 2. V 3. V 4 .V 5. X 6. X 7. V 8. X 9. X 10. X 11. V 12. X 13. X

38、14. V 三、 填空题 1.移位 数码2. 组合逻辑电路 时序逻辑电路 3. 44同步 1=1 rH. 异步 第八章 （选择、判断共 20题） 一、选择题 1.一个无符号 8 位数字量输入的 DAC 其分辨率为 _ 位。 A. 1 B. 3 C. 4 D. 8 2 . 一个无符号 1 0 位数字输入的 DAC,其输出电平的级数为 _ 。 A. 4 B. 1 0 C. 1024 D. 210 3 . 一个无符号 4 位权电阻 DAC,最低位处的电阻为 40KQ ,则最高位处 电阻为 _ 。 A. 4KQ B. 5KQ C. 10KQ D. 20KQ 4 . 4 位倒 T 型电阻网络 DAC 的

39、电阻网络的电阻取值有 _ 种。 A. 1 B. 2 C. 4 D. 8 5 .为使采样输出信号不失真地代表输入模拟信号，采样频率fs和输入 模拟信号的最高频率f |m ax的关系是 _ 。 A fs fImax B. fs 三 f Imax C. f s A 2 f Im ax D. f s 三 2 f Im ax 6 将一个时间上连续变化的 模拟量转换为时间上断续 （离散） 的模拟 量 的过程称为 。 A. 采样 B.量化 C.保持 D.编码 7 用二进 制码表示指定离散 电平的过程称为 。 A. 采样 B.量化 C.保持 D.编码 8 将幅值 上、时间上离散的 阶梯电平统 一归并到最邻近的

40、指定 电平的 过程称为 。 A 采样 B.量化 C.保持 D.编码 1 9 若某 ADC 取量化单位 =- VREF ,并规定对于输入电压ui ,在 0 ui V 8 1 5 -VREF时，认为输入的模拟电压为 0V,输出的二进制数为 000 ,则VREF 8 8 w ui v VREF时，输出的二进制数为 _ 。 8 A. 001 B. 101 C. 110 D. 111 10 .以下四种转换器， _ 是 A/D 转换器且转换速度最高。 A.并联比较型 B.逐次逼近型 C.双积分型 D.施密特触发器 二、判断题（正确打/错误的打X） 1 权电阻网络 D/A 转换器的电路简单且便于集成工艺制造

41、，因此被广泛使用。 （） 2D/A 转换器的最大输出电压的绝对值可达到基准电压 VEFo （） 3D/A 转换器的位数越多，能够分辨的最小输出电压变化量就越小。 （） 4D/A 转换器的位数越多，转换精度越高。 （） 5A/D 转换器的二进制数的位数越多，量化单位越小。 （） 6A/D 转换过程中，必然会出现量化误差。 （） 7A/D 转换器的二进制数的位数越多，量化级分得越多，量化误差就可以减小到 0o （） 8 一个 N 位逐次逼近型 A/D 转换器完成一次转换要进行 N 次比较，需要 N+2 个时钟脉冲。（） 9 双积分型 A/D 转换器的转换精度高、抗干扰能力强，因此常用于数字式仪表中

42、。 （） 10 采样定理的规定，是为了能不失真地恢复原模拟信号，而又不使电路过于复杂。 （） 三、填空题 1.将模拟信号转换为数字信号，需要经过 _ 、 _ 第八章答案 一、 选择题 1. D2. CD3. B4. B5. C6. A 7. D8. B9. B10. A 二、 判断题 1. X 2. X 3. V 4. V 5. V6. V 7. X 8. V 9. V 10. V 三、 填空题 1.采样保持 量化编码 第九章（选择、判断共 25 题） 一、选择题 个存储单元。 D. 81 92 _ 片容量为 256 X 4 的 RAM D. 32 3 .寻址容量为 16KX 8 的 RAM

43、需要 _ 根地址线。 A. 4 B. 8 C. 14 D. 1 6 E. 16K 4 .若 RAM 的地址码有 8 位，行、列地址译码器的输入端都为 4 个，则 它们的输出线（即字线加位线）共有 _ 条。 A. 8 B. 8K C. 8000 2 . 要构成容量为 4KX 8 的 RAM 需要 A. 2 B. 4 C. 8 1.一个容量为 1KX 8 的存储器有 A. 8 B. 1 6 C. 32 D. 256 5 .某存储器具有 8 根地址线和 8 根双向数据线，则该存储器的容量 为 _ 。A. 8 X 3 B. 8KX 8 C. 256 X 8 D. 256 X 256 6.采用对称双地址

44、结构寻址的 1 024 X 1 的存储矩阵有 _ 。 A. 10 行 1 0 列 B. 5 行 5 列 C. 32 行 32 列 D.1024 行 1 024 列 7 .随机存取存储器具有 功能。 A.读/无写 B.无读/写 C.读/写 D.无读/无写 1 1 .只读存储器 ROM 中的内容，当电源断掉后又接通，存储器中的内 容 。 A.全部改变 B.全部为 0 C.不可预料 D.保持不变 12 .随机存取存储器 RAM 中的内容，当电源断掉后又接通，存储器中的 内容 。A.全部改变 B.全部为 1 C.不确定 _ D.保持不变 1 3 . 一个容量为 512 X 1 的静态 RAM 具有 _

45、 。 A.地址线 9 根，数据线 1 根 B.地址线 1 根，数据线 9 根 C.地址线 512 根，数据线 9 根 D.地址线 9 根，数据线 512 根 14 .用若干 RAM 实现位扩展时，其方法是将 _ 相应地并联在一起。 A.地址线 B.数据线 C.片选信号线 D读/写线 1 5 . PROM 的与陈列（地址译码器）是 _ 。 A.全译码可编程阵列 B. 全译码不可编程阵列 C.非全译码可编程阵列 D.非全译码不可编程阵列 一、判断题（正确打，错误的打X） 1. 实际中，常以字数和位数的乘积表示存储容量。 （） 2. RA M 由若干位存储单元组成，每个存储单元可存放一位二进制信息。

46、 （） 3. 动态随机存取存储器需要不断地刷新，以防止电容上存储的信息丢失。 （） 4. 用 2 片容量为 16KX 8 的 RAM 构成容量为 32KX 8 的 RAM 是位扩展。（） 5. 所有的半导体存储器在运行时都具有读和写的功能。 （） 6. ROM 和 RAM 中存入的信息在电源断掉后都不会丢失。 （） 7. RA M 中的信息，当电源断掉后又接通，则原存的信息不会改变。 （） 8. 存储器字数的扩展可以利用外加译码器控制数个芯片的片选输入端来实现。 （） 9. PROM 的或阵列（存储矩阵）是可编程阵列。 （） 10. RO M 的每个与项（地址译码器的输出）都一定是最小项。 （

47、） 三、填空题 1 存储器的 _ 和 _ 是反映系统性能的两个重 第九章答案 A.读/写 B.无读/写 C.只读 8 .欲将容量为 128 X 1 的 RAM 扩展为 辅助译码器的输出端数为 _ 。 A. 1 B. 2 C. 3 9 . 欲将容量为 256 X 1 的 RAM 扩展为 辅助译码器的输入端数为 。 1 0 . 只读存储器 ROM 在运行时具有 D.只写 1 024 X 8 ,则需要控制各片选端的 D. 8 1 024 X 8 ,则需要控制各片选端的 A. 4 B. 2 C. 3 D. 8 功能。 一、选择题 1. BD2. D3. C4. C5. C6. C7. A8. D9.

48、B10. A11. D12. C13.A14. CD15 .B 二、 判断题 1. V 2. V 3. V 4. X 5. X 6. X 7. X 8. V 9. V 10. V 三、 填空题 1.存储容量存取时间 第十章（共选择、判断共 21 题） 一、 _ 选择题 1. PROM 和 PAL 的结构是 。 A. PROM 的与阵列固定，不可编程 B. PROM 与阵列、或阵列均不可编 程 C. PAL 与阵列、或阵列均可编程 D. PAL 的与阵列可编程 2 当用专用输出结构的 PAL 设计时序逻辑电路时，必须还要具备有 _ 。 A.触发器 B.晶体管 C. MOS 管 D.电容 3 .当

49、用异步 I /O 输出结构的 PAL 设计逻辑电路时，它们相当于 _ 。 A.组合逻辑电路 B.时序逻辑电路 C.存储器 D.数模转换器 4 . PLD 器件的基本结构组成有 _ 。 A.与阵列 B.或阵列 C.输入缓冲电路 D.输出电路 5 . PLD 器件的主要优点有 _ 。 A.便于仿真测试 B.集成密度高 C.可硬件加密 D.可改写 6 . GAL 的输出电路是_。 A. OLMCB.固定的 C.只可一次编程 D.可重复编程 7 . PLD 开发系统需要有 _ 。 A.计算机 B.编程器 C.开发软件 D.操作系统 8 .只可进行一次编程的可编程器件有 _ 。 A. PAL B. GA

50、L C. PROM D. PLD 9 .可重复进行编程的可编程器件有 _ 。 A. PAL B. GAL C. PROM D. I SP- PLD 10 . I SP- PLD 器件开发系统的组成有 _ 。 A.计算机 B.编程器 C.开发软件 D.编程电缆 1 1 .全场可编程（与、或阵列皆可编程）的可编程逻辑器件有 _ 。 A. PAL B. GAL C. PROM D. PLA 二、 判断题（正确打V,错误的打X） 1.PROM 不仅可以读，也可以写（编程），则它的功能与 RAM 相同。（）2.PAL 的每个与项 都一定是最小项。（）3.PAL 和 GAL 都是与阵列可编程、或阵列固定。

51、 （ ）4.PAL 可重 复编程。（）5.PAL的输出电路是固定的，不可编程，所以它的型号很多。 （） 6. GAL 的型号虽然很少，但却能取代大多数 PAL 芯片。（） 7. ABEL 语言是一种通用的硬件描述语言（ HDL）用于 PLD 的开发。（） 9.在系统可编程逻辑器件 ISP-PLD 不需编程器就可以高速而反复地编程，则它与 RAM 随机 存取存储器的功能相同。（）10. PLA 是全场可编程（与、或阵列皆可编程） 的可编程逻辑器件，功能强大，便于使用，因此被普遍使用。（ ） 第十章答案 一、选择题 1. AD2. A3. A4. ABCD5. ABCD6. AD7. ABCD8. AC 9. BD10. ACD11. D 二、判断题 1. X 2. X 3. V 4. X 5. V6. V 7. V 8. X 9. X 10. X