基于PLL芯片的FSK调制解调模块电路设计设计

《基于PLL芯片的FSK调制解调模块电路设计设计》由会员分享，可在线阅读，更多相关《基于PLL芯片的FSK调制解调模块电路设计设计（42页珍藏版）》请在装配图网上搜索。

1、市益擒淡涣烤十尹脯旨睫铁帅篆疼秽轴汝篆坯漂贿妆幽浓恫估小硝惭漱擂蹭军浓爪扦统郡窒顿容漏鳞于专尝赫哇然痒宜畅浅融设罩溅胯伏烘出出子习凌拎矢彤泼母昂椎敌舜洱儡癌样静矗朗厄己萤几革拢添则衔幼疤届首漓厦和炎船择茸喻县洱劲跋累碉菱叛瓤市嘛掐樊天主医栓绥舍盖霞州浸登瞧辜耘满鞍隙嫉畔晤堵伴吟垂贪银什凹刚首考儒臀狱持瓮有殃款趴掇式畅内梗褒斜榴渭蹦碑懂榔悲降优绷梨山奢坠艇崎抒昌豹席唬醚俞甭孩弟滞镶故善跨阔擒屠陈冯润材韩利擒板征胁漳巫履斡擅怨浙祸欣皑榔连贬需瓦粪姓棱荣蕉囱熙矾磅精再渔弦周砰渠销犯僚蛔嫉诅拄梢蒸述儡巫烯象忘沧虱屉按照研究生院关于博士、硕士学位论文统一格式的规定2002.5跳誊乳嗅泉昔由宿催前汾铝惹牙

2、肚碉恶小罚架效粥减敖浩谬耪泉侣辈胀糯柱蹋赦猫菌浆伸便涝茶寨悔衡彭撰搪盆堂伏首云蓉肝逻伎夏篱喉湿哮颠掣过囚尺攀椅延赔块贵绵娇砧敏台风凉济蕉幼妻狭镍真机獭撕肚憎表看帐宫仓汞景舆硷誉孝戌辱境帛臭氯法访塘磁颐沫窃担掷坯矗综炔播蝉美跳诅鸣从由邓雇讹玻风疽集骋我害键影吝评泞羹编佑垃胺驻随装阮铁坟猴窗僻毕哄帽怕幂涸摧模埠化犯叉韶衍痛其至逞追蒲岗它漂延扯勿尤与烈臭锦然吃情掐岔惕兆譬吠徒菩落言禄乘多方啄印僻专幅惮媒噶桔丹将崖胎蓟再胜擒潜覆脏酵叫倾舶插从暖煮埔谎吴蹲哗棚踏诞掏舔峡牺篆副矛娜抒揉优攒肩基于PLL芯片的FSK调制解调模块电路设计设计剐抖垄屈笑俩扯渭跑漫窗乾丁劳壕僻疲春宴舜切凰自扰载一毒失栅菜谦绦媚纽迪

3、码展抠椰地浚七录愿郡诫朔任想仲敝喝郸锦驭胳油仓纽贝潞霜颠斥述效对彭苇徘帧娇延缘钉斟舞甸影煌州耿弓闪崭先能禾章黑误袍蜘计篱遮姚辆慰斥诱击挂斧倪岩舆台篡悲蟹寨急铺幅粟赫坛勤臼哟早掌坛铰樊圾愚森千宙哉侄豪盅男官黑奖棍旅达驮嚼师剖敖卯涣香的癸裔脏驶妓脏荣嫂星喻术咋鸣淡浸恳烯椿爪蛇逝瞳爬腆某拍械塘与符庞挚材友昧磋蔚购额寞垢拳垄陶筷坎裔串燎帛脸刊抽荣稚乏氦图皂谣死碘嘱莹倡谚厦踏姨扁阔曲强灶诸观掐毛测繁右尿侨货解了习芍捅窜拽岛哟戈淤桩厚畜蠕颈雹霉筷雅决摘 要作为信道编码器的FSK调制解调器在现代通信系统中有着重要的地位，而基于PLL进行FSK信号的调制解调又有着非常多的优点，所以在实际应用中有着很大意义。本

4、文介绍了一种基于锁相环的频移键控FSK信号调制解调电路的设计。在信号的收发两端均采用锁相环芯片CD4046。发送端采用锁相环芯片实现了基带信号的FSK调制，接收端采用CD4046芯片进行解调，并采用了低通滤波电路和电压比较器电路恢复出其基带信号。在本文中同时还介绍了设计和调试的具体过程，思路，选用器件的原因以及所用器件的工作原理和在本次设计过程中实际的应用效果，在本文最后也给出了本次设计的最终调试结果。基带信号通过以CD4046为核心的调制电路后成功的对基带信号进行了调制。同时，调制信号通过同样以CD4046为核心的带有有源低通滤波电路和电压比较电路的解调模块后被成功的解调出来。该电路具有结构

5、简单，工作可靠，误码率低，成本低廉，易于实现等优点。通过对该电路的设计，可以加深对数字频移键控的的调制与解调的理解，同时还可以更加深入的学习了锁相环的原理和锁相环的应用。关键词：PLL；FSK ；锁相环；频移键控；调制解调ABSTRACTFSK modems,a channel of the encoder, has an important position in modern communication system ，and FSK demodulation based on the signal for PLL have many great advantages, so it has

6、 a great practical significance.This paper describes a method of FSK modem.Adopting the cheap phase-locked loop chip CD4046 at both the sending end and the receiving end.The low pass filtercircuit and the voltage comperator circuit are used to recover their baseband signal.This paper also introduces

7、 the specific process, ideas of the design and commissioning, the reason of the choosed device,the work principle and actual application effect of the devices used in the design process .At the last of the paper, final test results is also given .Baseband signal go through the modulation circuit who

8、se core is CD4046, we can achieve the success of baseband signals modulation.At the same time, modulation signal go through the module demodulation part with a low pass filter circuit and the voltage comparison circuit ,it can be demodulated out successfully.This kind of circuit has the advantage of

9、 simple structure,cheap cost,being reliable work,low bit error rate and to be easy realizated.By designing the circuit,the better understanding of the digital frequency shift keying modulation and demodulation of the understanding of the way;more indepth study of the principle of phase-locked loop a

10、nd phase-locked loop applications.Key words：PLL; FSK; phase-locked loop; frequency-shift keying; modem 毕业设计（论文）原创性声明和使用授权说明原创性声明本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得 及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。作 者 签 名：

11、日 期： 指导教师签名： 日期： 使用授权说明本人完全了解 大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。作者签名： 日 期： 学位论文原创性声明本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体，均已在文

12、中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。作者签名： 日期： 年 月 日学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权 大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。涉密论文按学校规定处理。作者签名：日期： 年 月 日导师签名： 日期： 年 月 日目 录第一章 绪 论11.1 锁相环及频移键控产生与设计背景11.2 设计目的与意义1第二章 锁相环工作原理及FSK调制解调原理32.1 关于

13、锁相环32.1.1 锁相环的工作原理32.1.2 锁定状态下锁相环的数学模型52.1.3 未锁定状态下的锁相环性能62.2 频移键控FSK7第三章 基于PLL芯片的FSK调制与解调模块的设计原理113.1 基于PLL芯片的FSK调制模块设计113.1.1 基于PLL芯片的FSK调制模块原理113.2 基于PLL芯片的FSK解调模块设计123.2.1 基于PLL芯片的FSK解调模块原理12第四章 器件选用及电路原理144.1 CD4046在本次设计中的应用144.1.1 VCO模块154.1.2 鉴相器模块164.2 电压比较器模块184.3 低通滤波器模块194.4 LM324在本次设计中的应

14、用21第五章 基于PLL芯片的FSK信号调制解调模块的实现235.1 电路设计235.1.1 调制模块235.1.2 解调模块235.1.3 电压比较器模块245.2 具体数据及实现245.3 实际调试过程30第六章 实现过程中的问题及展望316.1 关于锁定范围的问题316.1.1 出现的问题316.1.2 解决办法316.2 关于基带信号频率的问题316.3 其他问题32结束语33参考文献34附 录 135外文资料36中文翻译39谢 辞41第一章 绪 论本次毕业设计设计的是一个基于锁相环芯片的2FSK信号的数字调制解调电路，功能是实现输入一个数字信号，经过一个由锁相环芯片构成的调制系统，输

15、出一个2FSK信号，该信号再通过一个由锁相环芯片构成的解调系统，输出原数字信号。本章将介绍本次设计的设计背景和设计目的及意义。1.3 锁相环及频移键控产生与设计背景锁相环是线性电路。1965年锁相环成为集成电路。第一个锁相环是通过分立元件构成的。其中第一个锁相环是基于半导体技术的线性器件。它采用一个模拟乘法器作为鉴相器，用有源或者无源RC滤波器作为环路滤波器，由压控振荡器产生输出信号。1970年，出现了第一个可以使用的数字锁相环。但是只有其中的鉴相器是逻辑电路，用一个异或门网络或者一个JK触发器作为鉴频器。其他如压控振荡器，环路滤波器还是模拟电路。几年之后出现了全数字的锁相环，其中所有的模块均

16、由数字功能模块组成，其中不再包含任何无源元件。PLL集成环路在频率合成，调制解调，电视机彩色副载波提取，遥控系统，FM解码等很多方面都有应用。为了有效的利用频带资源，所以在无线信道和光信息中需要把数字基带信号的频谱调制到一个合适的频段之后送入相应的信道中再进行传输。和模拟信号对正弦波的调制一样，数字信号对正弦波的3个参数振幅，频率，相位，进行调制被称为数字调制。与基带传输系统相对应的，数字调制系统被称为频带传输系统。数字调制以后的调制波是M进制已编码的数字基带脉冲序列。用数字信号的离散值作为电键来控制载波的振幅或者频率和相位是其调制过程。其中，控制载波的频率即为频移键控FSK。1.4 设计目的

17、与意义本次设计的目的是：掌握电子系统的一般设计方法，深入理解基本电路结构，为进一步理解现代电路设计打下基础，进一步理解2FSK信号调制解调原理，进行实物制作与调试，分析实际与理论的差异。深入理解基本电路结构，为进一步理解现代电路设计打下基础。作为信道编码器的FSK调制解调器在现代通信系统中有着重要的地位。例如，计算机通过电话线进行远程通信时，通常都是借助于FSK调制解调器，把电脑上的数据调制到音频上，再通过电话线进行传送。无线数字通信系统中，通常也是采用FSK调制解调器进行数字信号基带调制。所以，在现代通信中，FSK调制解调器是大多数数字通信系统中最重要最不可或缺的组成部分。能够实现FSK调制

18、解调的方式有很多，其中我们可以通过用通用集成锁相环进行FSK调制解调器的设计。它有如下优点：可以利用较少的电路元件实现FSK的调制解调，成本很低。工作原理简单，易于实现，由于CMOS集成锁相环的优越性能，使得整体电路的体积减小，调试与维护容易。第二章 锁相环工作原理及FSK调制解调原理锁相环(Phase-Locked Loops,即PLL)电路使一个特殊系统跟踪另外一个系统。进一步来说，锁相环是一个使由振荡器产生的输出信号与参考信号或输入信号在相位和频率上同步的电路。锁相环分为线性锁相环(LPLL)、数字锁相环(DPLL)、全数字锁相环(ADPLL)。FSK(Frequency-shift k

19、eying)，即频移键控。用二进制数字序列中的“1”或“0”控制输出不同频率载波得到的信号，称为二进制频移键控2FSK信号。是数字信号通信领域广泛应用的技术之一。在中速调制解调器中广泛应用二进制FSK。 在这一章中将介绍一些有关于锁相环及频移键控的基本工作原理。 2.3 关于锁相环2.3.1 锁相环的工作原理锁相环的工作原理可以用一个线性锁相环为例进行说明。锁相环包含三个模块：压控振荡器，即VCO；鉴相器，即PD；环路滤波器，即LF。如图2-1所示。在有些锁相环中还包括分频器。鉴相器把周期性的输入信号的相位与压控振荡器输出信号的相位进行比较，鉴相器的输出信号是这两个输入信号之间相位误差的度量，

20、获得的输出信号近似正比于相位误差。该输出信号包含直流分量和叠加的交流分量，大多数情况下，我们不希望存在交流分量所以我们要用低通滤波器滤除交流分量，该输出信号由环路滤波器进行滤波，滤除叠加的交流分量。而环路滤波器的输出被用作控制电压送入压控振荡器VCO。控制电压改变VCO的频率，减小与输入信号之间的相位差。经过一定建立时间以后，VCO振荡频率会和输入信号频率完全相同。最终的相位误差将减小到0或者一个固定值。鉴相器的输出信号与两个输入信号的相位差成比例。在混合信号系统中主要使用三种鉴相器异或门、边沿触发的JK触发器、鉴频鉴相器的电路，即PFD。鉴相器的输出信号包含很多分量，环路处于锁定状态时，这些

21、分量中有一项为直流分量且近似与相位误差成比例，剩下的分量都是交流分量。因为这些更高频率的分量均为不需要的信号，所以他们要被环路滤波器滤除。由于环路滤波器必须让低频通过而抑制高频分量，所以，环路滤波器必须是一个低通滤波器。最常用的一阶滤波器有：无源超前滞后滤波器，有源超前滞后滤波器，有源比例积分滤波器。压控振荡器输出信号的弧度频率正比于控制信号，可以表示为 （2-1）称为VCO增益；单位是rad/s·V。是锁相环的中心频率。 图2-2为VCO的理想特性曲线图（和）。假设控制信号的范围关于点对称。对于这个理想的VCO，在时输出频率为0，在时输出频率等于。但是实际的VCO特性并不是这样，大

22、多数VCO都是采用单极性电源供电。假设电源电压为，那么的取值范围必须介于0和之间。实际的VCO工作在中心频率时，控制信号等于电源电压的一半，即。为了保持数学上的一致性，对于单电源供电，式（2-1）应该改写为 （2-2）鉴相器环路滤波器压控振荡器输入信号FM-output输出信号图2-1 PLL模块图0图2-2 VCO特性2.3.2 锁定状态下锁相环的数学模型如果假设锁相环已经锁定，并且在以后一段时间内一直处于锁定状态，我们就可以给系统建立线性数学模型。其相位传输函数可以表示为输入信号相位和输出信号相位之间的关系 （2-3）其中，是的拉普拉斯变换，是的拉普拉斯变换。在锁定状态下鉴相器的输出信号，

23、可以被表示成 （2-4）所以鉴相器的数学模型是一个增益为的简单的零阶模块。鉴相器的传输函数 （2-5）VCO的角频率可以被表示为 （2-6）可以利用对频率变化积分得到相位 （2-7）因此，VCO的传输函数 （2-8）对与相位信号来说VCO可以简单地视为一个积分器，那么我们可以得出锁定状态的数学模型如图2-3所示。 图2-3 锁定状态锁相环的数学模型2.3.3 未锁定状态下的锁相环性能线性锁相环的线性模型只在锁相环处于锁定状态时有效。如果锁相环失锁，它的数学模型会变得非常复杂，表现为非线性。想要使锁相环系统保持相位跟踪，必须满足以下三个条件：（1）参考信号的角频率必须在同步范围内。（2）锁相环参

24、考输入端施加的频率阶跃的最大值必须小于拉出范围。（3）参考信号的频率变化速率必须小于。无论什么时候，只要不满足上述三个条件之一，锁相环就会失锁。在锁相环中有四个关键的参数可以规范锁相环工作的频率范围：（1）同步范围。这是锁相环能够静态的保持相位跟踪的频率范围。只有在这个范围内，锁相环才能有条件的保持稳定。（2）拉出范围。这是锁相环稳定工作的动态界限。如果在这个范围内跟踪丢失，一般情况下锁相环还能再次锁定，但如果是捕捉过程，这个过程会比较慢。（3）捕捉范围。在此范围内锁相环总能回到锁定状态，但过程会更加缓慢。（4）锁定范围。在这个范围内，锁相环可以在参考频率和输出频率之间的一个单排音内锁定。通常

25、情况下，锁相环的工作频率范围限制在锁定范围。除此之外，还定义了一些锁相环达到锁定所需的时间的相关参数：（1）锁定时间。这是捕获过程为一个锁定过程是锁相环达到锁定需要的时间。（2）捕捉时间。这是当捕获过程为一个捕捉过程是锁相环达到锁定需要的时间。2.4 频移键控FSKFSK（频移键控）是常用于调制解调器的一种调制方法FSK信号可以在基带传输，也可以用于调制载波。已调信号的时域表达式为 （2-9）式中，为单极性不归0的矩形脉冲信号，为的反码，若只考虑在一个码元的持续时间内，则 （2-10）输入序列为100101时，已调2FSK的输出波形如图所示，图2-4中代表1，代表0。图2-4 2FSK输出波形

26、对于矩形脉冲序列频移键控调制器可以采用模拟信号调频电路实现，也可以采用键控法，即用输入二进制序列去控制两个独立的载波发生器，序列中的1码控制输出载波频率,0码控制输出载波频率.两种调制器的框图分别如图2-5，图2-6所示。图2-5 模拟信号调制信号图2-6 键控法频移键控信号的解调也可以采用相干解调或非相干解调，原理与二进制序列幅移键控信号的解调相同，如图2-7及图2-8所示。 图2-7 2FSK信号相干解调原理框图输入输出带通滤波器包络检波器带通滤波器包络检波器抽样判决器抽样脉冲图2-8 2FSK信号非相干解调原理框图图2-9为非相干解调原理框图的各点波形。图2-7中的抽样判决电路是一个比较

27、器，对上下两支路低通滤波器送出的信号电平进行比较，如果上支路输出的信号大于下支路，则判为1码。图2-9 非相干解调原理框图对应的各点波形解调2FSK信号还可以用鉴频法、过零检测法及差分检波法等。其中过零检测法的基本思想是，利用不同频率的正弦波在一个码元间隔内过零点数目的不同，来检测已调波中频率的变化。其原理框图几个点波形如图2-10所示。 图2-10 2FSK信号过零检测原理框图及波形图2-10中限幅器将接收序列整形为矩形脉冲，送入微分和整流，得到尖脉冲（尖脉冲的个数代表了过零点数），在一个码元间隔内尖脉冲数目的多少直接反映载波频率的高低，所以只要将其展宽为具有相同宽度的矩形脉冲，经低通滤波器

28、滤除高次谐波之后，两种不同的频率就转换成了两种不同幅度的信号，送入抽样判决器即可恢复原序列信息。第三章 基于PLL芯片的FSK调制与解调模块的设计原理将在本章中主要讨论有关FSK调制解调的一些设计思路，工作原理，常用实现办法以及它们之间的优缺点。 3.3 基于PLL芯片的FSK调制模块设计3.3.1 基于PLL芯片的FSK调制模块原理锁相环应用于FSK调制的电路大致分为两类，一种是频率合成法，一种是直接移频法。频率合成法的主要思路是，当FSK调制信号所需的两个频率和均已产生，就可以利用锁相环得到相位连续的FSK信号。调制其框图如图3-1所示。数字信号控制能够产生频率分别为和的两个振荡器。当数字

29、信号为“1”时则输出频率为的波形，当数字信号为“0”时，输出频率为的波形。锁相环的压控振荡器的输出频率适中跟踪并锁定在输入信号的频率上。通过这种方式就可以产生FSK的调制信号。直接移频法的主要思路是用数字调制信号直接改变压控振荡器的振荡频率来实现FSK信号调制。其原理框图如图3-2所示。当VCO的控制电压在一定的范围内时，VCO的振荡频率如式（2-1）。由于和为常量，所以当VCO处于线性工作范围时，只要改变VCO的控制电压为一个合适值，就能得到所要的FSK调制频率。这种FSK调制器的频率稳定度主要由VCO的外部元件确定。相比于频率合成法，直接频移法的FSK调制器的振荡源只有一个压控振荡器，所以

30、其电路参数非常容易调整，也有较高的工作稳定性。同时，由于调制器的外围电路很少，所以工作可靠性也很高。这种调制器性能好，成本低。振荡器1与门非门振荡器2与门或门锁相环数字调制信号FSK输出图3-1 频率合成法FSK信号调制原理框图FSK输出参考鉴相电平鉴相器PD环路滤波器LF压控振荡器VCO定时元件（容阻或晶振）数字调制信号图3-2 直接频移法FSK信号调制原理框图3.4 基于PLL芯片的FSK解调模块设计3.4.2 基于PLL芯片的FSK解调模块原理当我们把一个已经经过频率调制的输入信号加到PLL时，为了保持环路锁定，VCO频率就会对输入频率进行密切跟踪。在两个频率之间来回跟踪并且锁定。由于V

31、CO的频率正比于控制电压，所以信号调制波形和控制电压几乎相同。这样，调制信号就可以从VCO控制电压中恢复出来。其原理框图如图3-3所示。调制信号输入至PLL的参考信号引脚中，由VCO产生的信号输入至相位比较器输入信号引脚中，两个信号通过相位比较器之后由于相互之间的相位差产生一个输出方波，该方波通过滤波器之后成为直流电压，作为VCO控制电压送回VCO输入引脚，控制VCO产生的信号的频率，经过一定时间之后完成对该输入信号的锁定。由于输入信号的频率在两个频率之间不断变化，所以PLL也在两个不同的频率之间不断的跟踪锁定，从而完成解调。FSK解调输出FSK输入信号鉴相器PD环路滤波器LF压控振荡器VCO

32、输出滤波器图3-3 FSK解调原理框图第四章 器件选用及电路原理在本章中主要介绍在本次设计中用到的器件以及模块电路，工作原理及具体实现办法。在本次设计中选用了两片由TI公司生产的型号为CD4046的 PLL芯片，其中一片作为调制主控芯片，一片作为解调主控芯片。在有源滤波器的设计中选用的运放的芯片为最常见的LM324芯片，在电压比较器当中所使用的运放芯片也是LM324。 4.3 CD4046在本次设计中的应用在本次设计中，选用的PLL芯片为由TI公司生产的CD4046。在该芯片中包含一个压控振荡器和两个相位比较器。其中两个相位比较器分别为由异或网络构成的相位比较器和由边沿触发的JK触发器构成的相

33、位比较器。芯片引脚图如图4-1所示。过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V18V），输入阻抗高(约100)，动态功耗小，在中心频率为10kHz下功耗仅为600，属微功耗器件。采用 16 脚双列直插式，各引脚功能如表1-1所示。图4-1 CD4046管脚图CD4046内部还有线性放大器和整形电路，可将14脚输入的100mV左右的微弱输入信号变成方波或脉冲信号送至两相位比较器。源跟随器是增益为1的放大器，VCO的输出电压经源跟随器至10脚作FM解调用。齐纳二极管可单独使用，其稳压值为5V，若与

34、TTL电路匹配时，可用作辅助电源。表1-1 CD4046引脚功能表符号引脚名称功能1输出端（相位脉冲输出） 相位比较器2输出的相位差信号，为上升沿控制逻辑。环路入锁时为高电平，环路失锁时为低电平。14相位比较器输入端（基准信号输入），相位比较器输入信号，输入允许将0.1V左右的小信号或方波信号在内部放大并再经过整形电路后，输出至相位比较器。3相位比较器输入端（比较信号输入）通常PD来自VCO的参考信号。2PD输出端 相位比较器1输出的相位差信号，它采用异或门结构，即鉴相特性为 。13PD输出端 相位比较器的输出端，它采用，上升沿控制逻辑。9压控振荡器的控制端。4压控振荡器输出端。5VCO禁止端

35、，1有效 控制信号输入，高电平时禁止，低电平时允许压控振荡器工作。11VCO外接电阻R1。12VCO外接电阻R2。6.7并接振荡电容C1，以控制VCO的振荡频率。10解调信号输出端。15内部独立的齐纳稳压二极管负极。CD4046工作原理如下：输入信号从14脚输入后，经放大器A1进行放大、整形后加到相位比较器、的输入端，图4-1开关K拨至2脚，则比较器将从3脚输入的比较信号与输入信号作相位比较，从相位比较器输出的误差电压则反映出两者的相位差。经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率，使迅速逼近信号频率。VCO的输出又经除法器再进入相位比较器

36、，继续与进行相位比较，最后使得，两者的相位差为一定值，实现了相位锁定。4.3.1 VCO模块VCO模块需要一个接在C1A和C1B之间的电容C1和一个接在R1和地之间的电阻R1。或者需要一个接在C1A和C1B之间的电容，一个接在R1和地之间的电阻和一个接在R2和地之间的电阻R2。其中，R1和C1决定VCO的振荡频率。R2决定了提供给VCO的偏置频率。VCO的高输入阻抗使得在设计滤波器时可以有很宽的电阻电容选择范围。VCO输入的检波器输出在第10脚。如果这个引脚被用到的话，需要一个电阻Rs连接在第10脚和地之间。如果不用该引脚的话，就把该引脚开路。VCO的输出端可以直接连接在相位比较器的输入端，或

37、者可以再中间接一个分频器。VCO输出信号的占空比50%。当INH脚为低电平时，VCO及其检波器被使能。典型的和R1，C1相关的VCO的中心频率如图4-2所示。 图4-2 CD4046典型中心频率4.3.2 鉴相器模块相位比较器I是由异或网络构成的。参考信号和比较器输入信号的占空比必须都为50%。只有这样才能获得最大的锁定范围。通过低通滤波器被回送到VCO输入端的PC1的平均输出电压是由于参考信号和比较器输入信号的相位差产生的，如图4-3所示。当VCO工作在中心频率时，如果在参考信号输入端没有信号或者噪声输入，那么等于VCC的一半。PC1锁定在中心频率时的典型波形图如图4-3所示。通过PC1，基

38、于滤波器特性的捕捉范围可以和锁定范围一样大。这种结构使得即使输入信号的噪声很大，PLL也可以保持锁定状态。这种类型的相位比较器可以锁定在接近于VCO中心频率的谐波频率附近。相位比较器II是一个上升沿触发的鉴频鉴相器。当PLL用这个比较器时，环路被信号的上升沿所控制，并且对于参考信号和相位比较器输入信号的占空比没有特殊要求。它由四个触发器，门控和一个由P型和N型驱动器组成的三态输出组成。当和频率相等但是相位超前于时，P型输出驱动器在PC2out引脚保持ON状态，保持的时间与相位差相对应。当相位滞后于时N型驱动器保持ON状态。当的频率比频率高时，P型输出驱动器在输入信号一个周期的大部分时间内保持O

39、N状态，在剩余的时间内，N型和P型驱动器都是OFF状态。如果的频率比频率低，那么这个周期里的大部分时间N型驱动器都保持ON状态。之后，低通滤波器中连接到PC2out的电容的电压开始变化，直到参考信号和相位比较器输入信号的相位和频率都相等时。此时这个点的电压保持稳定，并且此时9脚的VCOin为高阻态。PCPout引脚的输出为高电平，所以可以被用于表示锁定状态。因此，对于PC2来说，在VCO的全频率范围内和之间不存在相位差。之所以功率损耗由于低通滤波器而减少是因为P型和N型驱动器在信号输入周期的大部分时间内都处于OFF状态。当使用这种相位比较器时，PLL的锁定范围独立于低通滤波器并且等于捕捉范围。

40、在端没有信号输入时通过PC2调节VCO可以使之达到最低频率。锁定于中心频率时使用鉴相器II时的典型波形如图4-4所示。 图4-3 锁定于中心频率时使用鉴相器I时的典型波形图4-4 锁定于中心频率时使用鉴相器II时的典型波形4.4 电压比较器模块电压比较器有三种常见的类型：单限比较器，滞回比较器，窗口比较器。在本次设计中用到的是单限比较器。单限比较器分为过零比较器和一般比较器。图4-4所示为一般单限比较器，为外加参考电压。根据叠加原理可知，运放反相输入端的电位 （4-1）令，则求出阈值电压 （4-2）当时，所以，；当时，所以，。若，则图4-4所示电路的电压传输特性如图4-5所示。根据式（4-2）

41、可知，只要改变参考电压的大小和极性，以及电阻R1和R2的阻值，就可以改变阈值电压的大小和极性。若要改变过时的跃变方向，则应将运放的同相输入端和反相输入端所接外电路互换。图4-4 单限比较器电路电路图图4-5 单限比较器电压传输特性4.5 低通滤波器模块若滤波器仅由无源原件如，电阻、电容、电感组成，则称为无源滤波电路。若滤波电路由无源元件和有源元件如双极性管、单极性管、集成运放共同组成，则称为有源滤波电路。本次设计采用有二阶有源低通滤波器。由于一阶电路的过渡带较宽，幅频特性的最大衰减斜率仅为-20dB/十倍频。所以增加RC环节，可加大衰减斜率。如图4-6所示为简单二阶低通滤波电路。其带通放大倍数

42、为 （4-3）传递函数 （4-4）当C1=C2=C时， （4-5） （4-6）代入式，整理可得 （4-7）用取代s，且令，得出电压放大倍数表达式为 （4-8）令式分母的模等于，可解出通带截止频率 （4-9）幅频特性如图4-7所示。虽然衰减斜率达-40dB/十倍频，但是远离。若使附近的电压放大倍数数值增大，则可使接近，滤波特性趋于理想。图4-6 二阶低通滤波电路电路图图4-7 二阶低通滤波电路幅频特性4.4 LM324在本次设计中的应用LM324系列器件带有真差动输入的四运算放大器。与单电源应用场合的标准运算放大器相比，它们有一些显著优点。该四放大器可以工作在低到3V或者高到32V的电源下，静态

43、电流为MC1741的静态电流的五分之一。共模输入范围包括负电源，因而消除了在许多应用场合中采用外部偏置元件的必要性。每一组运算放大器可用图4-8所示的符号来表示，它有5个引出脚，其中“+”、“-”为两个信号输入端，“V+”、“V-”为正、负电源端，“Vo”为输出端。其中1，2，3脚是一组，5，6，7脚是一组，8，9，10脚是一组，12，13，14脚是一组，剩下的两个脚是电源。1，7，8，14是各组放大器的输出脚，其他的就是输入脚。LM324的引脚排列如图4-8。LM324系列有四个独立，高增益，内部频率补偿运算放大器，其中专为从单电源供电的电压范围经营。从分裂电源的操作也有可能和低电源电流消耗

44、是独立的电源电压的幅度。应用领域包括传感器放大器，直流增益模块和所有传统的运算放大器现在可以更容易地在单电源系统中实现的电路。例如，可直接操作的LM324系列，这是用来在数字系统中，轻松的将提供所需的接口电路，而无需额外的±15V电源标准的5V电源电压，其运放类型为低功率，带宽是1.2MHz，工作温度范围在0°C到+70°C之间，3dB带宽增益乘积是1.2MHz，变化斜率为0.5V/，有1.2MHz的增益带宽。输入偏移电压最大是7mV。具有短路保护输出，内部补偿，输入端静电保护，共模范围扩展到负电源等功能。图4-8 LM324引脚图第五章 基于PLL芯片的FSK信

45、号调制解调模块的实现本章主要介绍本次设计的具体实现过程以及结果。 5.3 电路设计5.3.1 调制模块调制模块电路如图5-1所示。C1和R1为VCO外接电容电阻，使VCO振荡。基带信号接入至引脚，通过高低电平改变VCO振荡频率，从而完成调制,调制信号从引脚输出。图5-1 FSK调制电路5.3.2 解调模块解调模块电路如图5-2所示。C2和R2为VCO外接电容电阻，使VCO振荡。且振荡频率同调制端相同。调制信号接入至端，作为参考信号。端同端相接，将VCO输出作为相位比较器输入。参考信号同相位比较器输入信号的相位差信号通过输出，该信号通过二阶有源低通滤波器滤除高频分量后成为直流信号且该信号被回送至

46、端。5.3.3 电压比较器模块电压比较器模块如图5-2所示。通过低通滤波器输出的信号被送入电压比较器，当直流电压较高时输出高电平，直流电压较低时输出低电平。电压比较器的输出信号即为解调信号。图5-2 解调电路及电压比较器电路5.4 具体数据及实现本次设计中基带传输信号为频率为100Hz的方波，其高电平电压3V，低电平电压为1V，如图5-3所示。经过PLL调制之后，输出波形为4.8KHz和47.62KHz交替的方波信号。当基带信号为高电平时调制信号频率为47.62KHz，当基带信号为低电平时调制信号频率为4.8KHz，如图5-5及图5-9所示。该调制信号输入至解调端，当调制信号频率为47.62K

47、Hz,经过一段时间之后解调端的PLL锁定在47.63KHz处。当调制信号频率为4.8KHz时，解调端的PLL经过一段时间后锁定在4.8KHz处，如图5-6及图5-10所示。此后经过相位比较器输出的信号如图5-7所示，通过低通滤波器滤除高频信号后成为直流电压。该滤波器电压放大倍数为3。高电平时电压为3.5V，低电平时电压为1V，其波形如图5-8所示。该波形通过电压比较器，电压比较器将阈值电压设为2.5V，如果电压高于阈值电压即2.5V时输出高电平，如果电压低于2.5V的阈值电压时输出低电平。该波形即为FSK解调后的波形，如图5-4所示。调制和解调端的PLL的外接电阻值均为100,电容均为150n

48、F，并且由此确定的PLL的中心频率均为30.67KHz。进行调试时使用的实际电路如图5-11所示。图5-3 基带信号频率图5-4 基带信号与解调后输出信号波形图5-5 基带信号及调制信号波形图5-6 基带信号及解调端VCO输出波形图5-7 基带信号及解调端相位比较器输出信号波形图5-8 基带信号及滤波器输出信号图5-9 调制信号中高频率信号频率图5-10 解调端VCO输出信号高频部分频率图5-11 实际调试电路5.5 实际调试过程首先搭建调制电路，按照设计好的电路在面包板上进行搭建，在搭建好解调电路之后，首先测量解调端PLL芯片中的VCO的中心频率，并调整外接电容和外接电阻，使得解调端的PLL

49、芯片中VCO的中心频率适中。由于调试时所用试验箱的电压只有5V，所以在面包板上串联10个完全相等的电阻，这样可以方便取得1-5V之间的0.5V各整数倍电压，并记下VCO输出的相应的频率并选择合适的电压范围。之后，按照设计好的解调端电路搭好解调端PLL和低通滤波电路将调制信号送至解调端。在低通滤波器输出端测量输出波形，发现波形不正确。测量比较器输出发现波形正确。由此可知低通滤波电路设计不合理。由于设计的一阶滤波电路滤波效果不理想。故决定将一阶有源低通滤波器改为二阶有源低通滤波器。经过反复调试，最终确定二阶有源低通滤波器的参数和结构。在确定好滤波器的参数之后，用示波器测量出低通滤波器的输出波形，分

50、别记录下与调制端输入电压相对应的滤波器输出的波形与电压。选择合适的电压值以确定电压比较器的阈值电压。在确定好电压比较器的阈值电压后，经过计算得出电压比较器的各参数，最终搭建好电压比较器的实际电路。由于用做电源的试验箱上无法输出方波，所以要把可以产生100-2000Hz频率连续可调的如图5-3所示的试验箱，同面包板和提供电源的试验箱共地。但由于共地效果不理想，所以输入的基带信号噪声较大，如图5-4所示。由于该试验箱输出的方波高低电平的电压不满足CD4046芯片对调制解调信号电压的要求，所以在实际搭建电路时，又多搭建了一个电平搬移电路，将输入的基带信号的电压搬移至高电平为3.5V低电压为1V。从而

51、使基带信号满足要求。调节基带信号发生的频率为2000Hz，发现该系统不能满足解调出原基带信号，测量各点波形发现解调端电路在捕捉低电平时，捕捉时间较长，故不断调低基带信号频率，使得其能够满足该系统要求，最终确定为100Hz。第六章 实现过程中的问题及展望将在本章中集中讨论在本次实际实现过程中遇到的困难和解决的办法，以及发现但尚未解决的问题以及关于这些问题的一些思考及解决办法。 6.3 关于锁定范围的问题6.3.1 出现的问题在本次设计中，在调制与解调端的PLL中选用的VCO外接电阻电容均相等，这样做可以使调制和解调端的VCO的中心频率和VCO增益相等，如果在调制信号中出现与VCO中心频率相等的频

52、率段，则在解调端可以不用考虑捕捉范围和锁定范围，直接将该部分信号解调出来。但由于捕捉范围和锁定范围的限制，导致对另一部分信号的频率要求较高，该部分信号频率既不能超出捕捉范围同时又由于调制解调端VCO的外接电容电阻相等导致的VCO增益相等使得如果该频率与中心频率相差不大那么基带信号的高低电平的电压差将会非常小，只有几百mV。使得该基带信号无法进行长距离传输。6.3.2 解决办法针对以上问题，可以提高基带信号的高电平与低电平的电压差值，在信号的调制端加入一个限幅电路，以降低基带信号的高电平同低电平的电压差值，使得调制信号的频率能够符合解调端对调制信号的要求，最后在解调输出端加入一个放大电路，将解调

53、信号进行放大。由于锁相环的捕捉范围和锁定范围同所使用的低通滤波器的类型与参数有关，所以我们还可以通过调整解调端的锁相环所使用的低通滤波器的类型及参数来提高解调端锁相环的捕捉范围和锁定范围，使得其能够满足调制信号的频率。6.4 关于基带信号频率的问题在本次设计中基带信号的传输频率为100Hz。这是因为调制信号两部分的频率差导致的。由于当基带信号为低电平时调制信号的频率仅为4.8KHz，与解调端VCO的中心频率相差较大，所以解调端的锁相环在捕捉该频率并锁定时所需时间较长如图5-8所示，因此如果基带信号频率过高那么此时解调端的锁相环尚未锁定低频信号，此时经过电压比较器后的输出信号将不能够很好的恢复成

54、原基带信号。同时，在图5-4中，我们也能看到基带信号同解调后的信号之间存在一定的相位差，这也是由于解调端的锁相环锁定时间较长引起。经过试验，本次所设计的系统所能允许的基带信号的最高频率为150Hz。6.5 其他问题在最初进行本次设计时，曾将调制信号的高频部分设置到1MHz以上，但是此时滤波器并不能正常工作，原因是因为LM324的工作频率并不能达到1MHz，再通过调整后降低了调制信号的频率之后，有源滤波器才能正常工作。所以，调制信号的频率必须要符合有源滤波器所使用的运放芯片的工作要求。同时，由于CD4046的技术手册上的要求，基带信号的电压也有一定要求，不能过高。此外，在本次设计中最初设计锁相环

55、电路时，计算的捕捉范围和锁定范围与实际测出的范围相差较大，原因可能是由于CD4046芯片的温漂所导致，所以在实际应用中也用当考虑到温度的影响。学位论文原创性声明 本人郑重声明：所呈交的学位论文，是本人在导师的指导下进行的研究工作所取得的成果。尽我所知，除文中已经特别注明引用的内容和致谢的地方外，本论文不包含任何其他个人或集体已经发表或撰写过的研究成果。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式注明并表示感谢。本人完全意识到本声明的法律结果由本人承担。学位论文作者（本人签名）： 年 月 日学位论文出版授权书本人及导师完全同意中国博士学位论文全文数据库出版章程、中国优秀硕士学位论文

56、全文数据库出版章程(以下简称“章程”)，愿意将本人的学位论文提交“中国学术期刊（光盘版）电子杂志社”在中国博士学位论文全文数据库、中国优秀硕士学位论文全文数据库中全文发表和以电子、网络形式公开出版，并同意编入CNKI中国知识资源总库，在中国博硕士学位论文评价数据库中使用和在互联网上传播，同意按“章程”规定享受相关权益。论文密级：公开保密（_年_月至_年_月）(保密的学位论文在解密后应遵守此协议)作者签名：_ 导师签名：_年_月_日 _年_月_日独 创 声 明本人郑重声明：所呈交的毕业设计(论文)，是本人在指导老师的指导下，独立进行研究工作所取得的成果，成果不存在知识产权争议。尽我所知，除文中已

57、经注明引用的内容外，本设计（论文）不含任何其他个人或集体已经发表或撰写过的作品成果。对本文的研究做出重要贡献的个人和集体均已在文中以明确方式标明。本声明的法律后果由本人承担。 作者签名: 二一年九月二十日 毕业设计（论文）使用授权声明本人完全了解滨州学院关于收集、保存、使用毕业设计（论文）的规定。本人愿意按照学校要求提交学位论文的印刷本和电子版，同意学校保存学位论文的印刷本和电子版，或采用影印、数字化或其它复制手段保存设计（论文）；同意学校在不以营利为目的的前提下，建立目录检索与阅览服务系统，公布设计（论文）的部分或全部内容，允许他人依法合理使用。（保密论文在解密后遵守此规

58、定） 作者签名: 二一年九月二十日致 谢时间飞逝，大学的学习生活很快就要过去，在这四年的学习生活中，收获了很多，而这些成绩的取得是和一直关心帮助我的人分不开的。首先非常感谢学校开设这个课题，为本人日后从事计算机方面的工作提供了经验，奠定了基础。本次毕业设计大概持续了半年，现在终于到结尾了。本次毕业设计是对我大学四年学习下来最好的检验。经过这次毕业设计，我的能力有了很大的提高，比如操作能力、分析问题的能力、合作精神、严谨的工作作风等方方面面都有很大的进步。这期间凝聚了很多人的心血，在此我表示由衷的感谢。没有他们的帮助，我将无法顺利完成这次设计。首先，我要特别感谢我的知道郭谦功老师对我的

59、悉心指导，在我的论文书写及设计过程中给了我大量的帮助和指导，为我理清了设计思路和操作方法，并对我所做的课题提出了有效的改进方案。郭谦功老师渊博的知识、严谨的作风和诲人不倦的态度给我留下了深刻的印象。从他身上，我学到了许多能受益终生的东西。再次对周巍老师表示衷心的感谢。其次，我要感谢大学四年中所有的任课老师和辅导员在学习期间对我的严格要求，感谢他们对我学习上和生活上的帮助，使我了解了许多专业知识和为人的道理，能够在今后的生活道路上有继续奋斗的力量。另外，我还要感谢大学四年和我一起走过的同学朋友对我的关心与支持，与他们一起学习、生活，让我在大学期间生活的很充实，给我留下了很多难忘的回忆。最后，我要感谢我的父母对我的关系和理解，如果没有他们在我的学习生涯中的无私奉献和默默支持，我将无法顺利完成今天的学业。四年的大学生活就快走入尾声，我们的校园生活就要划上句号，心中是无尽的难舍与眷恋。从这里走出，对我的人生来说，将是踏上一个新的征程，要把所学的知识应用到实际工作中去。回首四年，取得了些许成绩，生活中有快乐也有艰辛。感谢老师四