毕业设计（论文）数字钟的设计与制作

《毕业设计（论文）数字钟的设计与制作》由会员分享，可在线阅读，更多相关《毕业设计（论文）数字钟的设计与制作（30页珍藏版）》请在装配图网上搜索。

1、陕西国防学院电子工程系毕业论文 陕西国防工业职业技术学院毕业设计论文题 目 数字钟的设计与制作 专 业 电子信息工程技术 班 级 信息3081 姓 名 * 学 号 27# 指导教师 * 陕西国防工业职业技术学院电子工程系毕 业 设 计 任 务 书专业: 电子信息工程技术 班级:信息3081 学生签名: * 一、 毕设题目 数字钟的设计与制作二、 毕设技术指标1、 设计一台能直接显示“时”、“分”、“秒”的数字钟，要求24h为一计时周期；2、 电路发生走时误差时，要求电路具有校时功能；3、 要求电路具有整点报时功能，报时声响为四低一高，最后一响正好为整点。三、 设计与制作要求1、 画出整机电路框

2、图，说明各部分电路的工作原理与要求；2、 通过各部分电路的设计分析，画出数字钟的原理电路，并说明电路的工作原理；3、 电路主要元器件的分析选择与参数的确定；4、 通过电路的仿真与分析，进一步优化电路与元器件参数，画出印制电路板图；5、 印制电路板的制作、电路的装配、调试与检测过程；6、 撰写出设计制作总结报告四、 毕设考核的主要知识与技能本课题涉及了数电、PROTEL、EDA等方面的知识，主要考核电子电路分析与计算机的基本应用能力等。五、 设计时间: 2010 年 11 月 8日 至 2010 年 12 月 31 日六、 指导教师签名: * 摘要数字钟是一种用数字电路技术实现时、分、秒计时的装

3、置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。数字钟适用于自动打铃、自动广播，也适用于节电、节水及自动控制多路电器设备。它是由数子钟电路、定时电路、放大执行电路、电源电路组成。为了简化电路结构，数字钟电路与定时电路之间的连接采用直接译码技术。具有电路结构简单、动作可靠、使用寿命长、更改设定时间容易、制造成本低等优点。目录1 系统原理框图.12方案设计与论证.33工作原理.5 3.1、数字钟的构成.5 3.2、数字中的工作

4、原理.64元器件.105各功能块电路图.12 4.1 通过4511测试数码管的好坏.12 4.2 4060构成脉冲发生及分频.12 4.3 74390 构成十进制计数器.13 4.4 74390构成六进制计数器.14 4.5 74390构成六十进制计数器.14 4.6 双六十进制电路.15 4.7 校时电路.16 4.8 二十四小时计数器.16 4.9 分频晶振电路.17 4.10 整点报时电路.186总接线元件布局简图.197心得与体会.208参考文献.21附录1原件清单.22附录2部分芯片引脚图与功能表.23毕业设计进度表和平时考核周次任务阶段名称及主要内容检查日期检查结果第一周方案设计与

5、论证第二周单元电路的设计1、时间脉冲产生电路的设计第三周2、计数电路的设计第四周3、译码及驱动显示电路第五周4、校时电路的设计第六周5、报时电路设计第七周6、电路总图设计第八周心得与体会与设计整理学生签名: *8 班级: 信息3081平时成绩: 指导教师签名: 2006年11月6日指导教师评语和评分意见学生姓名: 评语: 评分: 指导教师签名: 年 月 日毕业答辩考核和毕业设计成绩学生姓名: 1.答辩评语: 评分: 2.毕业设计成绩:根据学生平时表现、指导教师评语意见，经答辩小组考核，综合评定该 生毕业设计成绩为: 答辩小组: 组长签名: 组员签名: 年 月 日1、系统原理框图数字钟实际上是一

6、个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图1所示为数字钟的一般构成框图。图 1系统原理框图1.1晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768z的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。1.2分频器电路分频器电路将32768HZ的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。1.3时间计数器

7、电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。1.4译码驱动电路译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。1.5整点报时电路一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。2、方案设计与论证方案一：原理：数字钟一般由振荡器、分频器、计数器、译码器、显示

8、器等几部分组成。这些都是数字电路中应用最广的基本电路。石英晶体振荡器产生32768Hz的信号，分频器电路将32768z的高频方波信号经32768经15级2次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。石英晶体振荡器产生的时标信号送到分频器，分频电路将时标信号分成每秒一次的方波秒信号。秒信号送入计数器进行计数，并把累计的结果以“时”、“分”、“秒”的数字显示出来。“秒”的显示由两级计数器和译码器组成的六十进制计数电路实现：“分”的显示电路与“秒”相同，“时”的显示由两级计数器和译码器组成的二十四进制计数电路来实现，所有计时结果由六位数码管显示。方案一方框图如图2.0译

9、 码 显 示 电 路时计数器分计数器秒计数器校时电路石英晶体振器多级分频器 图2.0方案一系统方框图优点：石英钟走 时 准、耗电省、经久耐用为其最大优点。频率长期稳定性极高，Q值高，带宽很窄，有利于选频；体积小，适应现在集成工艺要求 。方案二: 采用NE555定时 器和RC组 成的多谐振荡器作脉冲电路构成的数字种。原理：由555和RC组 成的多谐振荡器可得到1Hz的方波脉冲信号，把脉冲加到秒计数器的输入端，秒 计数 器对脉冲计数，记满60个数复位，同时给分计数器一个信号，分计数器对脉冲计数，记满60个数复位，同时给时计数器一个信号，时计数器对脉冲计数，记满24个数后复位。时间周期是 24个小时

10、。555定时器和RC组成的多谐振荡器的，脉冲信号的精度不高，数字钟走时不是很准确需加上一个调时电路对时间进行调整。方案二的方框图如图2.1所示： 译 码 显 示 电 路时计数器分计数器秒计数器校时电路振荡器 图2.1方案二设计方框图缺点：振荡不稳定。用555组成的脉冲产生电路: R1=15*103，R2=68*103，C=10F，则555所产生的脉冲的为:f=1.43/(R1+2*R2)*103*10*106=0.947Hz,而设计要求为1Hz,因此其误差为5.3%,在精度要求不是很高的时候可以使用。石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路

11、可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.72K之间;对于CMOS门则常在10100M之间。由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关，而且还取决于门电路的阈值电压VTH，由于VTH容易受到温度、电源电压及干扰的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场合。综上分析，选择方案一，石英晶体振荡电路能够作为最稳定的信号源。3、工作原理 3.1 数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，时标准的1HZ时间信号必须做到准确稳定。通常使用石

12、英晶体振荡器电路构成数字钟。图 31所示为数字钟的一般构成框图。图31 数字种组成框图3.1.1晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。3.1.2分频器 分频器电路将32769Hz的高频方波信号经32768（215）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。3.1.3时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数

13、器，而根据设计要求，时个位和时十位计数器为12进制计数器。3.1.4译码驱动电路译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。3.1.5数码管数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管。3.2 数字种的工作原理3.2.1 晶体振荡器电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用门电路构成；另一类是通过CMOS非门构成的电路，如图32所示，从图上可以看出其结构非常简单。该电路广泛使用于各种需要频率稳定及准确

14、的数字电路，如数字钟、电子计算机、数字通信电路等。图 32 CMOS晶体振荡器图32所示电路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻R为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。C1、C2均为30pF，当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10M。较高的反馈电阻有利于提高振荡频率的稳定性。非门电路可选74HC00或74HC04等。电容C、C与晶体构成一个谐振型网络，完成对振荡频

15、率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。3.2.2 分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。为了尽量减少元器件数量，可选用多极2进制计数电路CD4060，CD4060计数为14级2进制计数器，可以将32768HZ的信号分频为2HZ，其内部框图如图33所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此在CP和CP之间接入振荡器外接元件可实现振荡，并利用时计数电路中多一个2分频器（后述）可实现1

16、5级2分频，即可得1HZ信号。图33 CD4060内部框图3.2.3 时间计数电路一般采用10进制计数器来实现时间计数单元的计数功能。为减少器件使用数量，可选74HC390，其内部逻辑框图如图34所示。该器件为双2-5-10异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。 图34 74HC390内部框图秒个位计数单元为10进制计数器，无需进制转换，只需将Q与CP（下降沿有效）相连即可。CP（下降没效）与1Hz秒输入信号相连，Q可作为向上的进位信号与十位计数单元的CP相连。秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为6进制计数器的电路连接方法如图35所示，其中

17、Q可作为向上的进位信号与分个位的计数单元的CP相连。 图35 十进制六进制计数器转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Q作为向上的进位信号应与分十位计数单元的CP相连，分十位计数单元的Q作为向上的进位信号应与时个位计数单元的CP相连。时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为12进制计数器，不是10的整数倍，因此需将个位和位计数单元合并为一个整体才能进行12进制转换。利用1片74HC390实现12进制计数功能的电路如图36所示。另外，图36所示电路中，尚余-2进制计数单元，正好可作为分频器2Hz输出信

18、号转化为1Hz信号之用。图36 十二进制计数器电路3.2.4译码驱动及显示单元计数器实现了对时间的累计以8421BCD码形式输出，为了将计数器输出的8421BCD码显示出来，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般这种译码器通常称为7段译码显示驱动器。常用的7段译码显示驱动器有CD4511。本次设计中选择CD4511作为显示译码电路；选择LED数码管作为显示单元电路。3.2.5校时电路根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。若门电路采用TTL型，则可

19、省去电阻R1和R2。与或非门可选74HC15，非门则可选74HC00或74HC04等。图37所示即为用COMS与或非门实现的时或分校时电路，图中，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1Hz或2Hz（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。如图37所示，当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。显然，这样的校时电路需要两个。图37所示校时电路存在开关抖动问题，使电路无法正常工作，因

20、此实际使用时，须对开关的状态进行消除抖动处理。通常采用基本RS触发器构成开关消抖动电路，如图37所示即为带有该电路的校正电路。另外，在对分进行校时时应不影响时计数器的现状态，即当分校时时，如果产生进位应该不影响时计数的计数或不产生进位作用，因此，可用分校时时RS触发器的0输出状态来封锁。进位输入信号。74HC51正好为33输入的与或非门，多出的输入端可作为封锁信号输入之用。图37 带有消抖动电路的校正电路3.2.6整点报时电路根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。当时间在59分50秒到59分59秒期间时，分十位、分个位

21、和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的Q和Q 、个位的Q和Q及秒计数器十位的Q和Q相与，从而产生报时控制信号。报时电路可选74HC30来构成。74HC30为8输入与非门。选蜂鸣器为电声器件，蜂鸣器是一种压电电声器件，当其两端加上一个直流电压时酒会发出鸣叫声，两个输入端是极性的，其较长引脚应与高电位相连。与非门74HC30输出端应与蜂鸣器的负极相连，而蜂鸣器的正极则应与电源相连。4 、元器件4.1本课程设计共用到材料有网络线2米/人 CD4060集成块1块74HC390集成块3块 74HC51集成块1块共阴八段数码管6个 74HC00集成块4块CD4511集成块6块 镊子1

22、把剪刀1把 10M电阻5个74HC390集成块3块 74HC30集成块1块500电阻14个 30p电容2个32.768k时钟晶体1个 四连面包板1块附：面包板结构图（1）WB1系列面包板之电源座（边系）弹片是由每25个插孔连接在一起的弹片组装而成的。五列为一组，共有两组，组与组不相通，列与列相通，行与行不通。（2）X与Y（3）引脚4.2 集成快引脚排列图5、各功能块电路图5.1通过4511测试数码管的好坏，如图51图51 4511驱动电路5.2 4060构成脉冲发生及分频 如图52图525.3 74390 构成十进制计数器如图53图535.4 74390构成六进制计数器如图54图545.5 7

23、4390构成六十进制计数器如图55图555.6 双六十进制电路如图56 图565.7 校时电路（分校时时，不会进位到小时）如图57 图575.8 十二小时计数器如图58 图585.9 分频晶振电路如图59 图595.10 整点报时电路如图510图5106、总接线元件布局简图总接线电路图要求具有24小时制数字钟，计数器，并具有整点报时功能，分与时校正功能，以及正确的频率（1Hz）。图61电路总图7、心得与体会在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。我也得出结论，不同的电路可以实现同样的功能，我们应该设计最简单，最经济，最实用的电路。当然这个

24、不一定所有条件都符合，找到一个最大限度满足各种条件的方案是我们设计的目标。课程设计是一次难得的锻炼机会，让我能够充分利用所学过的理论知识还有自己的想象的能力，另外还让我们学习查找资料的方法，以及自己处理分析电路，设计电路的能力。我相信是对我的一个很好的提高。平时在学习理论知识的时候，也应该更注重实践，应付考试有考试的方法。这次的课程设计让我懂得了它们在实际中的用途，还有我们身边的很多数字钟电路，这些都是我们自己可以实现的，以前那些神秘的东西在不断的学习过程中变得不再那么神秘，我相信，以后还有更多的谜底被揭开。通过这次课程设计，我还更加深了理论知识的学习。这次的设计电路我用到了计数器、译码器等，

25、通过自己分析和设计更好地运用了它们，而且还学会了它们更多的功能，发现它们的功能远比书上说的多很多，可以利用不同的接法设计出各种各样不同的电路出来。模电课程设计学到得方法在这里可以继续使用，比如MULTISIM等学习软件，给设计提供了很大的便利。碰到的问题越让人绝望，解决问题之后的喜悦程度就越高。作为工科类的学生，以后工作了难免要碰到许许多多的问题，不要绝望，坚持，直到看到胜利的曙光。8、参考文献1 数字电子技术基础康华光 主编 高等教育出版社 。2 电子线路设计实验测试第三版，谢自美 主编，华中科技大学出版社。3 电子线路综合设计实验教程 刘鸣 主编 天津大学出版。23附录1原件清单器件型号用途介绍数量74LS48译码器6BS202数码显示器674HC390N多功能的计数器374LS046反相器174LS002输入与非门374LS084输入与门1Crystal晶振1Buzzer蜂鸣器1Resister100欧姆电阻6Resister3.3K欧姆电阻2Resister1K欧姆电阻1Resister22欧姆电阻11030.01uF电容2Switch开关29013NPN1附录2部分芯片引脚图与功能表74HC390引脚图与功能表图 2 74HC390引脚图与功能表