DSP控制器原理及应用课件素材(上)

《DSP控制器原理及应用课件素材(上)》由会员分享，可在线阅读，更多相关《DSP控制器原理及应用课件素材(上)（177页珍藏版）》请在装配图网上搜索。

1、 1 高等院校电子信息与电气学科特色教材 DSP 控制器原理及应用 张小鸣 主编 清 华 大 学 出 版 社 北京 2 第 1 章 DSP 概述 1.1 DSP 概述 1.1.1 DSP 的两种含义 1.1.2 DSP 芯片组成的数字信号处理系统结构 图 1-1 DSP 数字信号处理系统结构框图 3 1.2 DSP 芯片的发展历程 1.3 DSP 芯片的主要应用领域 1.4 DSP 芯片的分类 1.4.1 按数据格式分类 1.4.2 按用途分类 4 1.5 DSP 芯片的主要特点芯片的主要特点 1.5.1 高集成度 1.5.2 低功耗 1.5.3 高速度 5 1.5.4 开发工具更加完善 1.

2、6 DSP 芯片与单片机的关系 1.6.1 DSP 与 MCU 1.6.2 冯诺伊曼结构与哈佛结构 1.6.3 CISC 与 RISC 1.6.4 DSP 与单片机融合技术 1.6.5 DSP 与 FPGA 融合技术 1.6.6 JTAG 仿真接口 图 1-2 JTAG 标准接口 图 1-3 JTAG 简化接口 6 1.7 数值运算基础 1.7.1 二进制补码的定义 1.7.2 二进制补码运算规则 7 1.7.3 二进制补码运算溢出问题 图 1-4 nn 位乘法用循环加法实现子程序流程图 8 图 1-5 2n/n 位除法用循环减法实现子程序流程图 9 1.7.4 小数点定标与 Q 表示法 1.

3、7.5 二进制补码的真值 1.7.6 二进制浮点数表示法 图 1-6 3 字节浮点数自定义格式 图 1-7 4 字节浮点数自定义格式 10 图 1-8 IEEE 单精度浮点数自定义格式 1.7.7 二进制定点数位长扩展与符号扩展 1.7.8 二进制定点数与十进制实数的转换公式 1.7.9 16 位二进制定点数与 C 语言 int 型变量之间的转换 习题与思考题 11 第 2 章 CPU 结构和存储器配置 2.1 TMS320LF2407A DSP 结构 2.1.1 TMS320LF2407A 结构框图 12 图 2-1 TMS320FL2407A 功能框图 13 2.1.2 TMS320LF2

4、407A 引脚图 图 2-2 TMS320LF2407A 引脚图 14 2.1.3 TMS320LF2407A 引脚功能 15 16 17 18 19 20 21 2.2 TMS320LF2407A 总线结构框图 2.2.1 哈佛总线框图 图 2-3 TMS320C2xx 总线结构框图 2.2.2 多存储器存取与双存取 RAM 图 2-4 双存取 RAM 单周期读写各 1 次示意图 22 2.3 TMS320LF2407A 内部结构 2.3.1 TMS320LF2407A CPU 功能模块结构 图 2-5 TMS320LF2407A DSP CPU 功能模块框图 23 24 25 2.3.2

5、C2xx DSP 内核结构图 图 2-6 TMS320C2xx CPU 结构图 26 2.3.3 中央算术逻辑单元 CALU 及累加器 ACC 图 2-7 TMS320C2xx ARAU 和 AR 结构图 2.3.4 输入定标移位器 2.3.5 输出定标移位器 2.3.6 乘法器 2.3.7 辅助寄存器算术单元 ARAU 与当前 AR 2.3.8 状态寄存器 ST0 和 ST1 图 2-8 ST0 各位定义 27 图 2-9 ST1 各位定义 2.4 TMS320LF2407A 存储器与 I/O 空间 2.4.1 存储器映射图 28 图 2-10 TMS320LF2407A 内存及 I/O 空

6、间映射图 29 图 2-11 2407/LF2407A 的程序存储器映射 30 2.4.2 数据存储器与外设寄存器映射图 图 2-12 TMS320LF240 x 片内外设寄存器映射 31 图 2-13 数据存储器的页面 2.4.3 I/O 空间映射图 图 2-14 TMS320LF2407A I/O 空间地址映射图 32 2.4.4 外部程序存储器扩展技术 33 图 2-15 外部程序存储器接口实例 2.4.5 数据存储器扩展技术 图 2-16 外部数据存储器扩展电路 34 2.4.6 I/O 空间扩展技术 图 2-17 I/O 空间扩展电路 2.5 程序地址控制 2.5.1 程序地址生成器

7、 图 2-18 TMS320C2xx 程序地址生成器框图 35 2.5.2 硬堆栈与微堆栈 习题与思考题 36 第 3 章 寻址方式与指令系统 3.1 寻址方式 3.1.1 立即寻址方式 图 3-1 示例 3-1 中的指令寄存器内容 图 3-2 示例 3-2 中的指令寄存器内容 3.1.2 直接寻址方式 图 3-3 数据页地址 37 图 3-4 采用直接寻址方式的指令寄存器（IR）内容 图 3-5 采用直接寻址方式产生的数据存储器地址 38 3.1.3 间接寻址方式 图 3-6 间接寻址方式中指令寄存器（IR）内容 39 图 3-7 间接寻址无增量或无减量示例 图 3-8 间接寻址变址加 1

8、示例 40 图 3-9 间接寻址变址减 1 示例 图 3-10 间接寻址变址增量示例 图 3-11 间接寻址变址减量示例 图 3-12 间接寻址带有进位反向传送的变址增量 图 3-13 间接寻址带有进位反向传送的变址减量 41 3.2 指令系统 3.2.1 指令集分类与列表 42 43 44 45 46 3.2.2 汇编指令详解 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 图 3-14 BIT 指令测试位码与二进制位数对应关系 图 3-15 BITT 指令测试位码与二进制位数对应关系 65 图 3-16 “LST #0,dma ”

9、指令操作示意图 图 3-17 “LST #1,dma”指令操作示意图 66 图 3-18 采用直接址方式 PSHD 指令的压栈过程 67 图 3-19 采用间接址方式 PSHD 指令的压栈过程 图 3-20 PUSH 将 ACC 低 16 位压栈过程 68 69 70 71 3.2.3 汇编指令语法 72 73 3.3 伪指令 3.3.1 段定义伪指令 3.3.2 初始化常数伪指令 3.3.3 设置段程序计数器伪指令 3.3.4 引用文件伪指令 3.3.5 符号定义伪指令 3.3.6 其他伪指令 3.3.7 存储器分配伪指令 74 3.3.8 段分配伪指令 75 3.4 宏指令 3.4.1 宏

10、定义 3.4.2 宏调用 习题与思考题 76 77 第 4 章 DSP 程序结构与设计方法 4.1 CC 集成开发环境 4.1.1 CC4.10 的安装与配置 图 4-1 CC2000 在桌面上的图标 图 4-2 CC2000 设置界面图 图 4-3 一个多 CPU 硬件仿真的 CC2000 设置 78 图 4-4 sdopts.cfgSDConfig 对话窗口 图 4-5 Setup CC2000 配置界面 79 4.1.2 主要菜单及功能介绍 图 4-6 CC2000 集成调试环境界面 4.1.3 CC 建立工程文件的步骤 4.1.4 CC 下工程文件设计结构 图 4-7 CC4.10 下

11、汇编与 C 源程序的工程文件目录结构 80 4.2 DSP 汇编源程序设计方法 4.2.1 COFF 公共目标文件格式 图 4-8 目标文件与存储器之间的关系 81 4.2.2 链接器命令文件 82 4.2.3 头文件 83 84 85 86 87 88 89 4.2.4 模块化设计举例 图 4-9 汇编源文件产生可执行文件流程图 图 4-10 数码管接口电路框图 图 4-11 8 位数码管内部接口电路框图 图 4-12 共阳极数码管 8 段 LED 内部框图 90 91 92 93 94 95 96 4.3 DSP C 源程序设计方法 4.3.1 C 编译器运行支持库 97 4.3.2 C

12、编译器创建的段 98 99 4.3.3 C 源程序使用的链接器命令文件 100 4.3.4 C 标识符及数据类型 4.3.5 C 存储器模式 101 4.3.6 C 编译器寄存器使用约定 102 4.3.7 函数结构和调用约定 图 4-13 调用一个函数的堆栈 103 4.3.8 汇编语言与 C 语言接口规则 4.3.9 中断服务 C 程序设计 104 4.3.10 I/O 变量 C 声明语句 4.3.11 避免编译器优化 volatile 关键字 105 106 107 108 109 110 111 112 113 114 4.4 C2xx 常用 C 库函数 4.4.1 通用实用程序库函数

13、 115 116 4.4.2 浮点数学运算库函数 117 118 119 4.4.3 输入输出宏库函数 4.4.4 字符功能库函数 120 121 122 123 124 4.4.5 C 库函数应用举例 125 126 127 128 习题与思考题 第 5 章 初始化配置与中断系统 5.1 系统硬件配置结构 129 图 5-1 LF240 xDSP 器件结构 5.2 系统配置寄存器 5.2.1 系统控制与状态寄存器 1 注： R=可读,W=可写,C=清除,-0=复位后的值。 130 5.2.2 系统控制与状态寄存器 2 注： R=可读,W=可写,C=清除,-0=复位后的值。 5.2.3 器件标

14、识号寄存器 注： R=可读,-x=硬连线器件指定的 DIN 值。 131 5.3 看门狗定时器控制寄存器 5.3.1 看门狗定时器概述 5.3.2 看门狗定时器工作原理 图 5-2 看门狗模块结构框图 132 5.3.3 看门狗控制寄存器 注： R=可读,-0=复位后的值。 注： R=可读,-0=复位后的值。 注： R=可读,C=写 1 清除,W=可写,WC=当 SCSR2 寄存器的 WD OVERRIDE 位等于 1 时写访问,-0=复位后的值。 133 5.3.4 WCDR 初始化 134 5.4 低功耗模式低功耗模式 5.4.1 时钟域 5.4.2 唤醒低功耗模式 5.4.3 FLASH

15、 断电 135 5.5 等待状态发生器控制寄存器 5.5.1 用 READY 信号产生等待状态 5.5.2 用等待状态发生器产生等待状态 注： 0=读出为 0,W=写访问,-n=复位后的值。 5.5.3 WSGR 初始化 5.6 中断源优先级和中断向量表 136 137 138 139 5.7 外设中断扩展控制器 图 5-3 外设中断扩展模块框图 140 5.7.1 中断层次 5.7.2 中断请求结构 5.7.3 中断应答 5.8 中断向量 图 5-4 可屏蔽中断 XINT1（高优先级模式）产生一个中断的过程 5.8.1 假中断向量 5.8.2 中断服务程序软件层次 5.8.3 不可屏蔽中断

16、5.8.4 全局中断使能位 141 5.9 中断响应流程 图 5-5 外设模块的中断响应流程 5.10 中断等待时间 5.11 ISR 代码实例 142 143 5.12 CPU 中断控制寄存器 5.12.1 CPU 中断标志寄存器 注： 0=读出为 0,R=可读,W1C=写 1 清除该位,-0=复位后的值。 5.12.2 CPU 中断屏蔽寄存器 注： 0=读出为 0,R=可读,W=可写。各位的值不受器件复位影响。 5.13 外设中断寄存器 5.13.1 外设中断向量寄存器 注： R=可读,-0=复位后的值。 5.13.2 外设中断请求寄存器 0 注： R=可读,W=可写,-0=复位后的值。

17、144 5.13.3 外设中断请求寄存器 1 注： R=可读,W=可写,-0=复位后的值。 145 5.13.4 外设中段请求寄存器 2 注： R=可读,W=可写,-0=复位后的值。 146 5.13.5 外设中断应答寄存器 0 注： R=可读,W=可写,-0=复位后的值。 5.13.6 外设中断应答寄存器 1 注： R=可读,W=可写,-0=复位后的值。 147 5.13.7 外设中断应答寄存器 2 注： R=可读,W=可写,-0=复位后的值。 148 5.14 复位和无效地址检测 5.14.1 复位信号源 图 5-6 外部复位引脚和看门狗定时器复位逻辑与 5.14.2 上电复位电路 图 5

18、-7 R-C 上电复位电路 149 5.14.3 无效地址检测 5.15 外引脚中断控制寄存器 5.15.1 外引脚中断 1 控制寄存器 注： R=可读,W=可写,C=写 1 进行清除,-0=复位后的值。 5.15.2 外引脚中断 2 控制寄存器 注： R=可读,W=可写,C=写 1 进行清除,-0=复位后的值。 5.16 锁相环时钟电路 150 5.16.1 锁相环时钟模块电路 图 5-8 锁相环时钟模块电路图 5.16.2 外部滤波器电路 151 图 5-9 可选的滤波电路 5.16.3 外部参考晶振时钟 5.16.4 外部参考振荡器时钟 图 5-10 外部参考晶振电路 图 5-11 外部

19、参考时钟输入电路 5.16.5 PLL 旁路方式 5.17 TMS320LF2407A 公共初始化程序举例 5.17.1 汇编源程序开头公共初始化程序 152 5.17.2 C 语言源程序开头公共初始化程序 153 习题与思考题 第 6 章 通用数字输入输出引脚 6.1 通用 I/O 引脚寄存器概述 图 6-1 复用 I/O 引脚结构图 154 6.2 I/O 引脚复用控制寄存器 6.2.1 I/O 端口复用控制寄存器 A 注： R=可读,W=可写,-0=复位后的值。 6.2.2 I/O 端口复用控制寄存器 B 注： R=可读,W=可写,-n=复位后的值,n=0 或 1。 155 6.2.3

20、I/O 端口复用控制寄存器 C 注： R=可读,W=可写,-n=复位后的值,n=0 或 1。 156 6.3 数据和方向控制寄存器 6.3.1 I/O 端口 A 数据和方向控制寄存器 注： R=可读,W=可写,-0=复位后的值,-+=根据不同引脚的状态确定这些位的复位值。 6.3.2 I/O 端口 B 数据和方向控制寄存器 注： R=可读,W=可写,-0=复位后值,-+=根据不同引脚的状态确定这些位的复位值。 157 6.3.3 I/O 端口 C 数据和方向控制寄存器 注： R=可读,W=可写,-0=复位后的值,-x=无定义,-+=根据不同引脚的状态确定这些位的复位值。 6.3.4 I/O 端

21、口 D 数据和方向控制寄存器 注： R=可读,W=可写,-0=复位后的值,-+ =根据不同引脚的状态确定这些位的复位值。 158 6.3.5 I/O 端口 E 数据和方向控制寄存器 注： R=可读,W=可写,-0=复位后的值,-x=无定义,-+=根据不同引脚的状态确定这些位的复位值。 6.3.6 I/O 端口 F 数据和方向控制寄存器 注： R=可读,W=可写,-0=复位后的值,-+=根据不同引脚的状态确定这些位的复位值。 159 6.4 通用 I/O 端口配置实例 160 161 6.5 通用 I/O 引脚应用举例 6.5.1 通用 I/O 查询输入 162 163 图 6-2 光耦隔离输入

22、信号接口 6.5.2 通用 I/O 引脚输出 图 6-3 输入信号和 LED 的接口 164 165 习题与思考题 第 7 章 事件管理器 7.1 事件管理器模块概述 166 7.1.1 事件管理器结构 图 7-1 事件管理器 EVA 结构框图 167 图 7-2 事件管理器 EVB 结构框图 168 7.1.2 事件管理器引脚 7.1.3 功率驱动保护中断 7.1.4 EV 寄存器 7.1.5 EV 中断 169 7.2 事件管理寄存器 170 171 7.3 通用定时器 7.3.1 通用定时器概述 图 7-3 GP 定时器结构框图（x=2 或 4,当 x=2 时 y=1 且 n=2； 当

23、x=4 时 y=3 且 n=4） 图 7-4 定时器 x 计数寄存器（x=1,2,3,4） 图 7-5 定时器 x 比较器寄存器（x=1,2,3,4） 172 图 7-6 定时器 x 周期寄存器（x=1,2,3,4） 7.3.2 通用定时器计数操作 图 7-7 通用定时器连续递增计数模式（TxPR=3 或 2） 图 7-8 通用定时器定向的增/减计数模式（TxPR=3,预定标因子为 1） 173 图 7-9 通用定时器连续增/减计数模式（TxPR=3 或 2） 174 7.3.3 通用定时器比较操作 图 7-10 连续增计数模式的通用定时器产生一个非对称波形 图 7-11 连续增/减计数模式的

24、通用定时器产生一个对称波形 175 7.3.4 定时器控制寄存器 注： R=可读,W=可写,-0=复位后的值。+在 TICON 和 T3CON 中为保留位。 注： R=可读,W=可写,-0=复位后的值,-1=复位后的值。 注： R=可读,W=可写,-0=复位后的值,-1=复位后的值。 7.3.5 通用定时器的 PWM 输出 7.3.6 通用定时器复位 7.4 比较单元 7.4.1 比较单元概述 176 图 7-12 比较单元功能结构图 7.4.2 比较单元寄存器 注： R=可读,W=可写,-0=复位后的值。 注： R=可读,W=可写,-0=复位后的值。 注： R=可读,W=可写,-0=复位后的值。 177 注： R=可读,W=可写,-0=复位后的值。