多功能数字计时器设计

《多功能数字计时器设计》由会员分享，可在线阅读，更多相关《多功能数字计时器设计（18页珍藏版）》请在装配图网上搜索。

1、电工电子综合实验报告多功能数字计时器设计 2011-1-1目录 摘要 关键词3一、实验目的3二、设计内容简介3三、设计功能要求3四、设计电路原理图4五、电路逻辑总原理图及工作原理4六、各单元电路原理及逻辑设计51.秒脉冲信号发生电路52.计时电路63.译码显示电路74.清零电路85.校分电路96.报时电路107附加电路11七、实验中遇到的问题（产生原因及解决方法）12八、实验总结及体会13附录：1.参考文献143.元器件清单144.芯片管脚图及功能表142.电路总图17多功能数字计时器设计摘 要:数字计时器由秒脉冲信号发生器、计时电路、译码显示电路、校分电路、清零电路、报时电路等几部分单元电路

2、组成，设计完成后可实现多种功能的综合应用。本文首先介绍了实验内容与设计的功能要求,然后较详细地阐述了各单元电路的相关原理，并对相关电路图进行了分析。关键词:脉冲信号发生电路、计时电路、报时电路、校分电路、清零电路、起停电路 正 文:一、实验目的1 掌握常见集成电路的工作原理和使用方法。2 学会单元电路的设计方法。二、设计内容简介本实验采用中小规模集成电路设计一个数字计时器。数字计时器是由脉冲发生电路，计时电路，译码显示电路，和控制电路等几部分组成。其中控制电路由清零电路，校分电路和报时电路组成。三、设计功能要求1、设计一个脉冲发生电路，为计时器提供秒脉冲、为报时电路提供驱动蜂鸣器的脉冲信号（f

3、1=1Hz,f2=1KHz,f3=2KHz）。2、设计一个计时电路，完成0分00秒9分59秒的计时功能。3、设计报时电路，使数字计时器从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1kHz），9分59秒发高音（频率2kHz）。4、设计校分电路，在任何时候，拨动校分开关，可以2HZ进行校分。5、设计清零电路，具有开机自动清零功能，并且在任何时候，按动清零开关，可以进行计时器清零。6、系统级联调试，将以上电路进行级联完成计时器的所有功能。7、可增加数字计时器附加功能，例如数字计时器定时功能、电路起停功能、电路采用动态显示等。四、设计电

4、路原理图 数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，其中控制电路按照设计要求可以由校分电路、清零电路和报时电路组成。具体的原理框图如下：五、电路逻辑总原理图及工作原理工作原理：由振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。秒计数器记满60后向分计数器进位。计数器的输出经译码器送显示器。记时出现误差时可以用校时电路进行校分，校秒。扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。六、各单元电路原理及逻辑设计1.秒脉冲发生电路脉冲信号发生电路完成为计时电路提供计数脉冲的功能。实验中采用32768Hz的石英晶体多谐振荡器作为

5、脉冲信号源。经分频器CD4060的多级分频，从Q14Q4可分别获得2，4，8，1024,2048Hz等不同频率的输出信号。再将2Hz的脉冲信号经二分频电路得到1Hz的秒脉冲信号。D触发器可实现倍频器。将D触发器的端与D端扭接在一起实现倍频器，则Q端的输出信号即为1Hz的秒脉冲信号。另外，4060的管脚Q4和管脚Q5提供2kHZ，1kHZ备用。器件：32768Hz晶体管、20M电阻、20PF电容、10PF电容、CC4060、74LS74。2.计时电路 计时电路由分计数器、秒十位计数器、秒个位计数器构成。分计数器和秒个位计数器用CD4518BCD码计数器直接实现十进制计数功能；秒十位计数器由74L

6、S161做成一个从00000101的模六计数器实现。连接时，脉冲信号发生器生成的1HZ脉冲信号送入秒个位计数器（CD4518A）的CP端，秒个位单元中的输出Q1、Q4通过一个与非门接入74LS161的时钟端作为时钟信号完成秒个位与十位的级联（接与非门是因为74LS161的CLK是上升沿触发，而1Q4在90的跳变时是下降沿 “1001”“0000”）。秒十位记数的模六用反馈置数法，2Q1和2Q3通过一与非门接入置数端，同时数据输入端均接地，实现00000101的模六功能。将计数位2Q1、2Q3与非后作为驱动信号送入分计数器（CD4518B）的EN端，完成分计数。则数字计数器整体的计数功能即可实现

7、。1Hz时钟信号器件:CD4518、74LS161、74LS00秒个位输出秒十位输出分位输出3.译码显示电路显示电路采用三片CD4511显示译码器和三个七段共阴数码管，电路从0分00秒计到9分59秒。四线七线译码器CD4511的，分别接高电平， LE端接低电平，此时器件处于译码状态。电路连接过程中将CD4518计数器输出QA，QB，QC，QD与译码器CD4511的输入A，B，C，D对接。由于LED数码管实际上是一组发光二极管，因此将译码器的输出a，b，c，d，e，f，g分别与数码管的相应端对接。连接CD4511与显示器时，应当在两者的管脚之间串上300的电阻，用来限流。器件: CC4511、3

8、00电阻、LED共阴数码管。原理图:接计时电路5、清零电路 该电路完成开机清零和控制清零功能。其中秒个位和分位的清零端即CC4518的管脚7和15（高电平有效）接在第一个非门之后，秒十位74LS161的清零端即管脚1（低电平有效）接在第二个非门之后。刚开机时，由于电容上的电压不能突变，电容两端为低电平，经过第一个非门输出高电平，接到CC4518的管脚7和15，实现秒个位和分位的清零。在经过第二个非门输出低电平，接到74LS161的管脚1，实现秒十位的清零。开机后，开关打开为正常工作状态，按下开关后，电容被短路，第一个非门的输入端为低电平，两个非门的输出端分别为高电平和低电平，原理同上，实现控制

9、清零功能 （异步清零）。器件：CC4069、10K电阻、22F电容。接4518清零端（分位和秒个位）接74161清零端（秒十位）4、校分电路当校分电路开关打开时，计数器正常计数；当开关合上时，秒个位和秒十位正常计数，分位进行快速校分，即分计数器可以不受秒计数器的进位信号的控制。其工作原理是：当校分开关打开即在“1”电平，与非门2被选通，与非门1被封锁，秒进位产生的脉冲送至分计数器的时钟端；当开关关闭即在“0”电平时，与非门1被选通，与非门2被封锁，校分信号送至分计数器的时钟端。由于校分电路的信号直接送到分计数器的时钟端，开关的颤动产生的脉冲会导致分计数器的触发，从而影响校分功能，所以对校分开关

10、应加一个RS锁存器构成消颤开关。器件：22f电容，10k电阻，74LS00消颤开关接74LS161LD引脚接分位时钟端输入2Hz计数脉冲6.报时电路该电路完成报时功能。设计要求为在9分53秒、9分55秒、9分57秒各报出一个低音，在9分59秒报出一个高音。具体设计过程如下：各时刻各位对应的二进制码如下图：时间（DEC）分位（BIN）秒十位(BIN)秒个位（BIN）9:531001010100119:551001010101019:571001010101119:591001010110011将秒个位的3（0011）、5（0101）、7（0111）取或，通过卡诺图的化简可得应该从秒个位取1Q1（

11、1Q2+1Q3）21Q1（1Q2+1Q3）&分位的9（1001）&秒十位的5（0101），所得的结果和1KHz的信号与就可得到在9分53秒、9分53秒、9分57秒报出低音的驱动信号。3分位的9（1001）&秒十位的5（0101）&秒个位的9（1001）&2KHz的信号与就得到在9分59秒报出高音的驱动信号。4将2和3中得到的信号取或，就可以得到最终的报时驱动信号。器件：74LS21、74LS32、蜂鸣器、三极管。原理图：秒个位D秒个位A2kHz信号秒个位A1kHz信号秒个位B秒个位C分位D分位A秒十位C秒十位A7.起停原理及电路图(7分57秒自动停止5秒)自动起停就是在某一个设定时刻自动停止，

12、在设定好的一定时间后，记时又自动重新开始，在此过程中无须人工干预。此次自动起停功能具体设计为：在7分57秒自动停止5秒后又重新开始计数。根据74161的功能表，当没到设定的停止时间时，LOAD一直是“0”信号输入，使得在置数输入端预置的0111置数至端，由端与1Hz求与后输入秒个位的CP端，正常计数。直至7分57秒，“1”信号输入LOAD，74161在1Hz的脉冲信号下，0111，1000，1001，1010，1011计数，端输出“0”信号，1Hz的信号无法进入秒个位的信号端，正好五秒的等待，端重新输出为“1”。完成自动起停功能。原理图: 1Hz信号连接秒个位时钟信号输入端秒个位A秒个位B秒个

13、位C秒十位A秒十位C分位C分位B分位A七、实验中遇到的问题（产生原因及解决方法）1、在接完秒脉冲发生电路之后,用示波器观察输出端口信号发现输出波形不是一条规则的上下跳变的直线,谐波分量较多,原因是受到外界干扰较大,后来将电路进行优化,能直接用管脚相连的地方尽量不用导线,最后问题圆满解决,在示波器上观察到规则的上下跳变波形。2、在接完显示电路后进行调试，发现秒十位上的数为一个不变的数，不能完成计数功能。经检查发现74LS161的一些不用的管脚没有连接高电平而是直接悬空，在将暂时用不到的引脚重新连接高电平后，秒十位能完成模六计数功能。3、在连接好较分电路进行测试时,发现合上较分开关后分为始终显示8

14、(即所有数码管均被点亮)不变。重新连线后问题依旧存在,最后发现原来是本来应该接2Hz信号的端口错接到了2kHz上,以至分为变化太快给人以始终全亮的感觉。改接回2Hz信号后较分正常。4、连接好报时电路进行测试时，不能在设计的时间点报时，而是在每分钟的20秒到30秒时间段内持续报时，经检查电路，原来是将本应该从4511芯片输入端引出的分、秒各位信号错误地从4511的输出口的对应位置引出，经改接回来后报时正常。八、实验总结体会实验过程总体来说还算顺利，由于大二下学期模电实验使用的是相同的电路板等实验仪器，对于电路的搭建方法和注意事项已基本熟悉，第一天不到一个小时即完成了9分59秒计时电路的搭建和调试

15、，但后来由于较分电路的消颤开关的设计有问题花费了大量时间进行改进和调试，另外报时电路部分线路由于疏忽接错了位置也耗费了不少时间。最终于第二天顺利完成所有电路（附加电路是起停）。相比于前面的模电实验，这次实验综合性较强，最大难点在于没有现成的电路，所有的电路都需要自己根据要求进行设计。其实本次实验真正花在实验室中搭建电路的时间只是九牛一毛，而实验前的准备阶段才是真正的考验。对于我这种之前几乎没有任何电路设计经验的人来说设计过程之艰难与痛苦可想而知。首先先要查阅资料熟悉所给的每一个芯片的功能和使用方法，然后针对要求设计电路并用软件仿真，在此期间查阅了大量资料也参考了一些他人的方案，经过讨论、修改最

16、终完成总电路的设计，可谓千呼万唤始出来完成了电路的设计，也算是跨过了最大的难关，接下来就是进实验室搭建电路。搭建电路最重要的就一个 “稳”字，切忌心浮气躁。首先脑海中必须思路清晰：自己正在搭建电路的哪一块，下一步要连哪根线，同时每连完一块芯片后最好能检查一下，毕竟如果因为一些小失误最后不得不返工就因小失大了。在每搭建完一部分电路后要及时进行调试检测，比如搭完脉冲产生电路后可以用示波器观察脉冲输出端是否有5V的1Hz脉冲，再如搭完显示电路后即可检验电路是否正常（此时没有用到的芯片的引脚要根据功能相应置1或置0）。9分59秒计时功能是这次实验的最基本功能，在它能正常工作的前提下才能向下进行搭建。在

17、电路搭建过程中如果发现之前的电路有问题经简单调试或检查无过的情况下最好是把相应模块线都拔了重新连接，毕竟线实在太多，检查起来力不从心而且很容易产生浮躁情绪，进而形成恶性循环。这次试验中也让我了解到有许多小窍门可以用来方便检查错误。如元件的布局要合理，并且元件之间的连线要做到尽量少交叉，连线要清晰；不同功能的元件或者端口之间可以用不同的颜色的线加以区分；整个实验的电路比较复杂，但都是建立在简单的单一功能基础上的，因此每一部分的电路是下一步的基础，一定要做到每一部分线路正确，然后再开始下一部分电路的连接。全部连好之后，要认真检查，无误后再加电源，以免烧毁元件。 总之本次实验对于我的自学解决问题的能

18、力和理论结合实践能力都是一次绝佳的锻炼，最后在此感谢老师给予的指导和建议以及同学给予的帮助！附录1、参考文献电子线路实践教程 王建新 姜萍 编著 科学出版社数字电路 蒋立平 编著 兵器工业出版社2、总电路图3、元器件清单工具：剪刀、镊子、剥线钳 元器件清单：名称型号数量显示字共阴3译码器CC45113BCD码计数器CC45181四位二进制计数器74LS1612分频器CC40601D触发器74LS741非门CC40691二入与非门74LS002四入与门74LS212二入或门74LS321晶振32768Hz1蜂鸣器1电容10p120p122u2电阻3302110k222M14、芯片管脚图及功能表 功能表：CC4518逻辑功能表输入输出CrCPEN清零10000计数01BCD码加法记数保持00保持计数00BCD码加法记数保持01保持74LS74逻辑功能表输入输出CP清零置“”送“”送“”保持保持不允许不确定74LS161逻辑功能表输入输出清零RD预置LDEPET时钟CP预置数输入A BCDABCD0XXXXXXXX000010XXABCDABCD110XXXXXX保持11X0XXXXX保持1111XXXX计数CD4511是BCD锁存/7段译码器/驱动器，常用的显示译码器件，MAX7219和他功能差不多。 总图：18