计算机组成原理教材习题解答

《计算机组成原理教材习题解答》由会员分享，可在线阅读，更多相关《计算机组成原理教材习题解答（24页珍藏版）》请在装配图网上搜索。

1、真诚为您提供优质参考资料，若有不当之处，请指正。计算机组成原理 蒋本珊编著 教材习题解答 第1章 概论 电子数字计算机和电子模拟计算机的区别在哪里？解：电子数字计算机中处理的信息是在时间上离散的数字量，运算的过程是不连续的；电子模拟计算机中处理的信息是连续变化的物理量，运算的过程是连续的。 冯 诺依曼计算机的特点是什么？ 其中最主要的一点是什么？解：冯 诺依曼计算机的特点如下： 计算机（指硬件）应由运算器、存储器、控制器、输入设备和输出设备五大基本部件组成； 计算机内部采用二进制来表示指令和数据； 将编好的程序和原始数据事先存入存储器中，然后再启动计算机工作。第 点是最主要的一点。 计算机的硬

2、件是由哪些部件组成的？ 它们各有哪些功能？解：计算机的硬件应由运算器、存储器、控制器、输入设备和输出设备五大基本部件组成。它们各自的功能是： 输入设备：把人们编好的程序和原始数据送到计算机中去，并且将它们转换成计算机内部所能识别和接受的信息方式。 输出设备：将计算机的处理结果以人或其他设备所能接受的形式送出计算机。 存储器：用来存放程序和数据。 运算器：对信息进行处理和运算。 控制器：按照人们预先确定的操作步骤，控制整个计算机的各部件有条不紊地自动工作。 什么叫总线？ 简述单总线结构的特点。解：总线是一组能为多个部件服务的公共信息传送线路，它能分时地发送与接收各部件的信息。单总线结构即各大部件

3、都连接在单一的一组总线上，这个总线被称为系统总线。CPU 与主存、CPU 与外设之间可以直接进行信息交换，主存与外设、外设与外设之间也可以直接进行信息交换，而无须经过CPU 的干预。 简单描述计算机的层次结构，说明各层次的主要特点。解：现代计算机系统是一个硬件与软件组成的综合体，可以把它看成是按功能划分的多级层次结构。第 级为硬件组成的实体。第 级是微程序级。这级的机器语言是微指令集，程序员用微指令编写的微程序一般是直接由硬件执行的。第 级是传统机器级。这级的机器语言是该机的指令集，程序员用机器指令编写的程序可以由微程序进行解释。第 级是操作系统级。从操作系统的基本功能来看，一方面它要直接管理

4、传统机器中的软硬件资源，另一方面它又是传统机器的延伸。第 级是汇编语言级。这级的机器语言是汇编语言，完成汇编语言翻译的程序叫做汇编程序。第 级是高级语言级。这级的机器语言就是各种高级语言，通常用编译程序来完成高级语言翻译的工作。第 级是应用语言级。这一级是为了使计算机满足某种用途而专门设计的，因此这一级语言就是各种面向问题的应用语言。 计算机系统的主要技术指标有哪些？解：计算机系统的主要技术指标有：机器字长、数据通路宽度、主存容量和运算速度等。机器字长是指参与运算的数的基本位数，它是由加法器、寄存器的位数决定的。数据通路宽度是指数据总线一次所能并行传送信息的位数。主存容量是指主存储器所能存储的

5、全部信息量。运算速度与机器的主频、执行什么样的操作、主存本身的速度等许多因素有关。第2章 数据的机器层次表示2-1 设机器数的字长为8位（含1位符号位），分别写出下列各二进制数的原码、补码和反码。 0， -0，0.1000，-0.1000，0.1111，-0.1111,1101，-11010原码：00000000 补码：00000000 反码：00000000-0原码：10000000 补码：00000000 反码：111111110.1000原码：0.1000000 补码：0.1000000 反码：0.1000000-0.1000原码：1.1000000 补码：1.1000000 反码：1.

6、01111110.1111原码：0.1111000 补码：0.1111000 反码：0.1111000-0.1111原码：1.1111000 补码：1.0001000 反码：1.00001111101 原码：00001101 补码：00001101 反码：00001101-1101 原码：10001101 补码：11110011 反码：111100102-2写出下列各数的原码、补码和反码原码：0.0111补码：0.0111反码：0.0111原码：0.0100补码：0.0100反码：0.0100原码：0.0001补码: 0.0001反码：0.0001原码：00000补码：00000反码：0000

7、0原码：10000补码：00000反码：11111原码：1.0001补码：1.1111反码：1.1110原码：1.0100补码：1.1100反码：1.1011原码：1.0111补码：1.0100反码：1.10002-3已知下列数的原码表示，分别写出它们的补码表示。X原=0.10100，X原=1.10111x补=0.10100，x补=1.010012-4已知下列数的补码表示，分别写出它们的真值。=0.10100,2- 一个n 位字长的二进制定点整数，其中 位为符号位，分别写出在补码和反码两种情况下：（） 模数； （） 最大的正数；（） 最负的数； （） 符号位的权；（） 的表示形式；（） 的表示

8、形式。解：第3章 指令长度和机器字长有什么关系？ 半字长指令、单字长指令、双字长指令分别表示什么意思？解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以大于或小于机器字长。通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。 零XXX指令的操作数来自哪里？ 一XXX指令中，另一个操作数的XXX通常可采用什么寻址方式获得？ 各举一例说明。解：双操作数的零XXX指令的操作数来自堆栈的栈顶和次栈顶。双操作数的一XXX指令的另一个操作数通常可采用隐含寻址方式获得，即将另一操作数预先存放在累加器

9、中。例如，前述零XXX和一XXX的加法指令。 某机为定长指令字结构，指令长度 位；每个操作数的XXX码长 位，指令分为无操作数、单操作数和双操作数三类。若双操作数指令已有K 种，无操作数指令已有L种，问单操作数指令最多可能有多少种？ 上述三类指令各自允许的最大指令条数是多少？指令系统解： X （ K） jL k双操作数指令的最大指令数： 。单操作数指令的最大指令数： （假设双操作数指令仅 条，为无操作数指令留出 个扩展窗口） 。无操作数指令的最大指令数： 。其中 为表示某条二XXX指令占用的编码数， 为表示某条单XXX指令占用的编码数。此时双操作数和单操作数指令各仅有 条。 设某机为定长指令字

10、结构，指令长度 位，每个XXX码占 位，试提出一种分配方案，使该指令系统包含： 条三XXX指令， 条二XXX指令， 条单XXX指令。解： 条三XXX指令 XXX YYY ZZZ XXX YYY ZZZ 条二XXX指令 XXX YYY XXX YYY 条单XXX指令 XXX XXX 指令格式同上题，能否构成：三XXX指令 条，单XXX指令 条，零XXX指令 条？ 为什么？解：三XXX指令 条 XXX YYY ZZZ XXX YYY ZZZ单XXX指令 条 XXX YYY只能再扩展出零XXX指令 条，所以不能构成这样的指令系统。 指令中XXX码的位数与直接访问的主存容量和最小寻址单位有什么关系？解

11、：主存容量越大，所需的XXX码位数就越长。对于相同容量来说，最小寻址单位越小，XXX码的位数就越长。 设某机字长 位，CPU 有 个 位的通用寄存器，设计一个能容纳 种操作的单字长指令系统。（） 如果是存储器间接寻址方式的寄存器 存储器型指令，能直接寻址的最大主存空间是多少？（） 如果采用通用寄存器作为基址寄存器，能直接寻址的最大主存空间又是多少？解：因为计算机中共有 条指令，所以操作码占 位； 个通用寄存器，寄存器编号占 位；其余部分为XXX码或标志位。（） 如果是存储器间接寻址方式的寄存器 存储器型指令，操作码 位，寄存器编号 位，间址标志 位，XXX码 位，直接寻址的最大主存空间是 字。

12、（） 如果采用通用寄存器作为基址寄存器，EA （Rb ） A ，能直接寻址的最大主存空间是 字。 已知某小型机字长为 位，其双操作数指令的格式如下： OP R A其中：OP 为操作码，R 为通用寄存器XXX。试说明下列各种情况下能访问的最大主存区域有多少机器字？（） A 为立即数。（） A 为直接主存单元XXX。（） A 为间接XXX（非多重间址） 。（） A 为变址寻址的形式XXX，假定变址寄存器为R （字长为 位） 。解：（） 个机器字。（） 个机器字。（） 个机器字。（） 个机器字。14. 假定某机的指令格式如下： 11 109 8 7 6 5 0OPI1I2Z/CA其中：Bit11=1

13、：间接寻址；Bit8 =1：变址寄存器I1寻址；Bit7 =1：变址寄存器I2寻址；Bit6（零页现行页寻址）：Z/C=0，表示0页面；Z/C=1，表示现行页面，即指令所在页面。若主存容量为 212个存储单元，分为26个页面，每个页面有26个字。设有关寄存器的内容为（PC）=0340Q （I1）=1111Q （I2）=0256Q试计算下列指令的有效XXX。（1） 1046Q（2） 2433Q（3） 3215Q（4） 1111Q解：（1）1046Q=001 000 100 110 因为4个标志位均为0，故为直接寻址，EA=A=0046Q。（2）2433Q=010 100 011 011因为 Bi

14、t8（I1）=1，故为变址寄存器1寻址，EA=（I1）+A=1111+33=1144Q。（3）3215Q=011 010 001 101因为 Bit7（I2）=1，故为变址寄存器2寻址，EA=（I2）+A=025615=0273Q。（4）1111Q=001 001 001 001因为 Bit6（Z/C ）=1，故为当前页寻址，EA =（PC）HA=0311=0311Q。15. 假定指令格式如下： 15 12 11 10 9 8 7 0 O PI1I2Z/CD/IA其中：D/I为直接/间接寻址标志，D/I=0表示直接寻址，D/I=1表示间接寻址。Bit11=1：变址寄存器I1寻址；Bit10=1

15、：变址寄存器I2寻址；Bit9（零页现行页寻址）：Z/C=0，表示0页面；Z/C=1，表示现行页面，即指令所在页面。若主存容量为216个存储单元，分为28个页面，每个页面有28个字。设有关寄存器的内容为（I1）=002543Q （I2）=063215Q （PC）=004350Q试计算下列指令的有效XXX 。（1）152301Q（2）074013Q（3）161123Q（4）140011Q解 ：（1）152301Q=1 101 010 011 000 001因为 Bit10（I2）=1，故为变址寄存器2寻址，EA=（I2）+A=063215301=063516Q。（2）074013Q=0 111

16、100 000 001 011因为 Bit11（I1） =1，故为变址寄存器1寻址，EA=（I1）+ A=002543Q013=002556Q。（3）161123Q =1 110 001 001 010 011因为 Bit9（Z /C ）=1，故为当前页寻址，EA=（PC）/A =004123Q。（4）140011Q=1 100 000 000 001 001因为4个标志位均为0，故为直接寻址，EA =A=000011Q。 举例说明哪几种寻址方式除去取指令以外不访问存储器？ 哪几种寻址方式除去取指令外只需访问一次存储器？ 完成什么样的指令，包括取指令在内共访问 次存储器？解：除去取指令以外不访

17、问存储器：立即寻址，寄存器寻址。除去取指令外只需访问一次存储器：直接寻址，寄存器间接寻址，变址寻址，基址寻址，相对寻址，页面寻址。二级间接寻址包括取指令在内共访问 次存储器。20什么叫主程序和子程序？ 调用子程序时还可采用哪几种方法保存返回XXX？ 画图说明调用子程序的过程。解：主程序就是指通常的程序，而子程序是一组可以公用的指令序列，只要知道子程序的入口XXX就能调用它。保存返回XXX的方法有多种：（） 用子程序的第一个字单元存放返回XXX。转子指令把返回XXX存放在子程序的第一个字单元中，子程序从第二个字单元开始执行。返回时将第一个字单元XXX作为间接XXX，采用间址方式返回主程序。（）

18、用寄存器存放返回XXX。转子指令先把返回XXX放到某一个寄存器中，再由子程序将寄存器中的内容转移到另一个安全的地方。（） 用堆栈保存返回XXX。调用子程序的过程如图唱 所示，此时返回XXX保存在堆栈中。图唱 主程序调用子程序的过程第4章 数值的机器运算 已知X 和Y ，试用它们的变形补码计算出X Y ，并指出结果是否溢出。（） X ，Y 解：（） X补 ，Y 补 ， Y 补 X补 Y 补 X Y 补结果正溢 已知：X ，Y 求： X补， X补， X补， Y补， Y补， Y 补。解：X补 X补 ， X补 ， X补 Y 补 Y补 ， Y补 ， Y 补 分别用原码乘法和补码乘法计算X Y 。（） X

19、 ，Y 解：（） 原码乘法：所以X Y X Y 补码乘法：所以X Y 补 X Y 分别用原码和补码加减交替法计算X Y 。（） X ，Y 解：（） 原码除法：因为Qs Xs 磑Y s 磑 所以XY 补码除法：所以XY 补 XY 第5章存储系统和结构 如何区别存储器和寄存器？ 两者是一回事的说法对吗？解：存储器和寄存器不是一回事。存储器在CPU 的外边，专门用来存放程序和数据，访问存储器的速度较慢。寄存器属于CPU 的一部分，访问寄存器的速度很快。 存储器的主要功能是什么？ 为什么要把存储系统分成若干个不同层次？ 主要有哪些层次？解：存储器的主要功能是用来保存程序和数据。存储系统是由几个容量、速

20、度和价存储系统和结构格各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。把存储系统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓存和主存间称为Cache 主存存储层次（Cache 存储系统） ；主存和辅存间称为主存 辅存存储层次（虚拟存储系统） 。 什么是半导体存储器？ 它有什么特点？解：采用半导体器件制造的存储器，主要有MOS 型存储器和双极型存储器两大类。半导体存储器具有容量大、速度快、体积小、可靠性高等特点。半导体随机存储器存储的信息会因为断电而丢失。 说明存取周

21、期和存取时间的区别。解：存取周期是指主存进行一次完整的读写操作所需的全部时间，即连续两次访问存储器操作之间所需要的最短时间。存取时间是指从启动一次存储器操作到完成该操作所经历的时间。存取周期一定大于存取时间。 一个K 的存储芯片需要多少根XXX线、数据输入线和输出线？解：需要 根XXX线， 根数据输入和输出线。 一个容量为K 位的存储器，其XXX线和数据线的总和是多少？ 当选用下列不同规格的存储芯片时，各需要多少片？存储系统和结构K 位，K 位，K 位，K 位，K 位，K 位。解：XXX线 根，数据线 根，共 根。若选用不同规格的存储芯片，则需要：K 位芯片 片，K 位芯片 片，K 位芯片 片

22、，K 位芯片 片，K 位芯片 片，K 位芯片 片。 现有 的存储芯片，若用它组成容量为K 的存储器。试求：（） 实现该存储器所需的芯片数量？（） 若将这些芯片分装在若干块板上，每块板的容量为K ，该存储器所需的XXX线总位数是多少？ 其中几位用于选板？ 几位用于选片？ 几位用作片内XXX？解：（） 需 的芯片 片。（） 该存储器所需的XXX线总位数是 位，其中 位用于选板， 位用于选片， 位用作片内XXX。 已知某机字长 位，现采用半导体存储器作主存，其XXX线为 位，若使用K 的SRAM 芯片组成该机所允许的最大主存空间，并采用存储模板结构形式。（） 若每块模板容量为K ，共需多少块存储模板

23、？（） 画出一个模板内各芯片的连接逻辑图。解：解：（1） 根据题干可知存储器容量为216 64KB ， 64KB/4KB=16，故共需16块存储模板。（2） 一个模板内各芯片的连接逻辑图如所示： 用容量为K 的DRAM 芯片构成KB 的存储器。（） 画出该存储器的结构框图。图唱 存储器的逻辑结构图解：（） 存储器的结构框图如图唱 所示。 什么是高速缓冲存储器？ 它与主存是什么关系？ 其基本工作过程如何？解：高速缓冲存储器位于主存和CPU 之间，用来存放当前正在执行的程序段和数据中的活跃部分，使CPU 的访存操作大多数针对Cache 进行，从而使程序的执行速度大大提高。高速缓冲存储器的存取速度接

24、近于CPU 的速度，但是容量较小，它保存的信息只是主存中最急需处理的若干块的副本。当CPU 发出读请求时，如果Cache 命中，就直接对Cache 进行读操作，与主存无关；如果Cache 不命中，则仍需访问主存，并把该块信息一次从主存调入Cache 内。若此时Cache 已满，则须根据某种替换算法，用这个块替换掉Cache 中原来的某块信第6章中央处理器 控制器有哪几种控制方式？ 各有何特点？解：控制器的控制方式可以分为 种：同步控制方式、异步控制方式和联合控制方式。同步控制方式的各项操作都由统一的时序信号控制，在每个机器周期中产生统一数目的节拍电位和工作脉冲。这种控制方式设计简单，容易实现；

25、但是对于许多简单指令来说会有较多的空闲时间，造成较大数量的时间浪费，从而影响了指令的执行速度。异步控制方式的各项操作不采用统一的时序信号控制，而根据指令或部件的具体情况决定，需要多少时间，就占用多少时间。异步控制方式没有时间上的浪费，因而提高了机器的效率，但是控制比较复杂。联合控制方式是同步控制和异步控制相结合的方式。 什么是三级时序系统？解：三级时序系统是指机器周期、节拍和工作脉冲。计算机中每个指令周期划分为若干个机器周期，每个机器周期划分为若干个节拍，每个节拍中设置一个或几个工作脉冲。 控制器有哪些基本功能？ 它可分为哪几类？ 分类的依据是什么？解：控制器的基本功能有：（） 从主存中取出一

26、条指令，并指出下一条指令在主存中的位置。（） 对指令进行译码或测试，产生相应的操作控制信号，以便启动规定的动作。（） 指挥并控制CPU 、主存和输入输出设备之间的数据流动。控制器可分为组合逻辑型、存储逻辑型、组合逻辑与存储逻辑结合型 类，分类的依据在于控制器的核心 微操作信号发生器（控制单元CU）的实现方法不同。 中央处理器有哪些功能？ 它由哪些基本部件所组成？解：从程序运行的角度来看，CPU 的基本功能就是对指令流和数据流在时间与空间上实施正确的控制。对于冯 诺依曼结构的计算机而言，数据流是根据指令流的操作而形成的，也就是说数据流是由指令流来驱动的。中央处理器由运算器和控制器组成。 中央处理

27、器中有哪几个主要寄存器？ 试说明它们的结构和功能。解：CPU 中的寄存器是用来暂时保存运算和控制过程中的中间结果、最终结果及控制、状态信息的，它可分为通用寄存器和专用寄存器两大类。通用寄存器可用来存放原始数据和运算结果，有的还可以作为变址寄存器、计数器、XXX指针等。专用寄存器是专门用来完成某一种特殊功能的寄存器，如程序计数器PC 、指令寄存器IR 、存储器XXX寄存器MAR 、存储器数据寄存器MDR 、状态标志寄存器PSWR 等。 以一条典型的单XXX指令为例，简要说明下列部件在计算机的取指周期和执行周期中的作用。（） 程序计数器PC ；（） 指令寄存器IR ；（） 算术逻辑运算部件ALU

28、；（） 存储器数据寄存器MDR ；（） 存储器XXX寄存器MAR 。解：（） 程序计数器PC ：存放指令XXX；（） 指令寄存器IR ：存放当前指令；（） 算术逻辑运算部件ALU ：进行算逻运算；（） 存储器数据寄存器MDR ：存放写入或读出的数据指令；（） 存储器XXX寄存器MAR ：存放写入或读出的数据指令的XXX。8. 以单XXX指令“加（INC A）”为例，该指令分为 个周期：取指周期、分析取数周期、执行周期。 个周期完成的操作如表唱 所示。表6唱2 加1 指令完成的操作取指周期，析取数周期，行周期PC （PC） MAR IR 指令 MDR IR ALU （PC） （A） MAR 指令

29、XXX MAR A MAR MDR 指令 MDR （A） MDR （A） MDR 什么是指令周期？ 什么是CPU 周期？ 它们之间有什么关系？解：指令周期是指取指令、分析取数到执行指令所需的全部时间。CPU 周期（机器周期）是完成一个基本操作的时间。一个指令周期划分为若干个CPU 周期。 指令和数据都存放在主存，如何识别从主存储器中取出的是指令还是数据？解：指令和数据都存放在主存，它们都以二进制代码形式出现，区分的方法为：（） 取指令或数据时所处的机器周期不同：取指周期取出的是指令；分析取数或执行周期取出的是数据。（） 取指令或数据时XXX的来源不同：指令XXX来源于程序计数器；数据XXX来源

30、于XXX形成部件。 CPU 中指令寄存器是否可以不要？ 指令译码器是否能直接对存储器数据寄存器MDR 中的信息译码？ 为什么？ 请以无条件转移指令JMP A 为例说明。解：指令寄存器不可以不要。指令译码器不能直接对MDR 中的信息译码，因为在取指周期MDR 的内容是指令，而在取数周期MDR 的内容是操作数。以JMP A 指令为例，假设指令占两个字，第一个字为操作码，第二个字为转移XXX，它们从主存中取出时都需要经过MDR ，其中只有第一个字需要送至指令寄存器，并且进行指令的译码，而第二个字不需要送指令寄存器。 CPU 结构如图-30 所示，其中有一个累加寄存器AC 、一个状态条件寄存器和其他

31、个寄存器，各部件之间的连线表示数据通路，箭头表示信息传送方向。（） 标明 个寄存器的名称。（） 简述指令从主存取出送到控制器的数据通路。（） 简述数据在运算器和主存之间进行存取访问的数据通路。图唱 某机CPU 结构解：（） 这 个寄存器中，a 为存储器数据寄存器MDR ，b 为指令寄存器IR ，c 为存储器XXX寄存器MAR ，d 为程序计数器PC 。（） 取指令的数据通路：PC MAR MM MDR IR（） 数据从主存中取出的数据通路（设数据XXX为X） ：X MAR MM MDR ALU AC数据存入主存中的数据通路（设数据XXX为Y） ：Y MAR ，AC MDR MM 什么是微命令和

32、微操作？ 什么是微指令？ 微程序和机器指令有何关系？ 微程序和程序之间有何关系？解：微命令是控制计算机各部件完成某个基本微操作的命令。微操作是指计算机中最基本的、不可再分解的操作。微命令和微操作是一一对应的，微命令是微操作的控制信号，微操作是微命令的操作过程。微指令是若干个微命令的集合。微程序是机器指令的实时解释器，每一条机器指令都对应一个微程序。微程序和程序是两个不同的概念。微程序是由微指令组成的，用于描述机器指令，实际上是机器指令的实时解释器，微程序是由计算机的设计者事先编制好并存放在控制存储器中的，一般不提供给用户；程序是由机器指令组成的，由程序员事先编制好并存放在主存储器中。 什么是垂

33、直型微指令？ 什么是水平型微指令？ 它们各有什么特点？ 又有什么区别？解：垂直型微指令是指一次只能执行一个微命令的微指令；水平型微指令是指一次能定义并能并行执行多个微命令的微指令。垂直型微指令的并行操作能力差，一般只能实现一个微操作，控制 个信息传送通路，效率低，执行一条机器指令所需的微指令数目多，执行时间长；但是微指令与机器指令很相似，所以容易掌握和利用，编程比较简单，不必过多地了解数据通路的细节，且微指令字较短。水平型微指令的并行操作能力强，效率高，灵活性强，执行一条机器指令所需微指令的数目少，执行时间短；但微指令字较长，增加了控存的横向容量，同时微指令和机器指令的差别很大，设计者只有熟悉

34、了数据通路，才有可能编制出理想的微程序，一般用户不易掌握。 水平型和垂直型微程序设计之间各有什么区别？ 串行微程序设计和并行微程序设计有什么区别？解：水平型微程序设计是面对微处理器内部逻辑控制的描述，所以把这种微程序设计方法称为硬方法；垂直型微程序设计是面向算法的描述，所以把这种微程序设计方法称为软方法。在串行微程序设计中，取微指令和执行微指令是顺序进行的，在一条微指令取出并执行之后，才能取下一条微指令；在并行微程序设计中，将取微指令和执行微指令的操作重叠起来，从而缩短微周期。第7章 外部设备 外部设备有哪些主要功能？ 可以分为哪些大类？ 各类中有哪些典型设备？解：外部设备的主要功能有数据的输

35、入、输出、成批存储以及对信息的加工处理等。外部设备可以分为五大类：输入输出设备、辅助存储器、终端设备、过程控制设备和脱机设备。其典型设备有键盘、打印机、磁盘、智能终端、数模转换器和键盘 软盘数据站等。 说明磁介质存储器的存储原理。解：磁介质存储器的存储过程是一种电磁转换的过程。在磁介质存储器中，信息是记录在一薄层磁性材料上的，这个薄层称为磁层。磁层与所附着的载体称为记录介质或记录媒体。磁头是磁记录设备的关键部件之一，是一种电磁转换元件，能把电脉冲表示的二进制代码转换成磁记录介质上的磁化状态，即电 磁转换；反过来，能把磁记录介质上的磁化状态转换成电脉冲，即磁 电转换。 主存储器与磁介质存储器在工

36、作速度方面的指标有什么不同？ 为什么磁盘存储器采用两个以上的指标来说明其工作速度？解：主存储器速度指标主要有存取速度和存取周期，而磁介质存储器速度指标为平均存取时间，这是因为磁介质存储器采用顺序存取或直接存取方式。磁盘存储器的平均存取时间至少应当包括平均寻道时间和平均等待时间两部分，因为磁盘存储器首先需要将磁头移动到指定的磁道上，然后将记录块旋转到磁头的下方才能进行读写。 某磁盘组有六片磁盘，每片可有两个记录面，存储区域内径为cm ，外径为cm ，道密度 道cm ，位密度 bcm ，转速 rmin 。试问：（） 共有多少个存储面可用？（） 共有多少个圆柱面？（） 整个磁盘组的总存储容量有多少？

37、（） 数据传送率是多少？（） 如果某文件长度超过一个磁道的容量，应将它记录在同一存储面上还是记录在同一圆柱面上？ 为什么？（） 如果采用定长信息块记录格式，直接寻址的最小单位是什么？ 寻址命令中如何表示磁盘XXX？解：（） （面） ，共有 个存储面可用。（） （道） ，共有 个圆柱面。（） （位） 。（） 数据传送率 （bs） （Bs） 。（） 记录在同一圆柱面上。因为这样安排存取速度快。（） 如果采用定长信息块记录格式，直接寻址的最小单位是扇区。磁盘XXX为：驱动器号、圆柱面号、盘面号、扇区号。7. 某磁盘存储器的转速为3000r/min，共有4个盘面，5道/mm，每道记录信息12288B，

38、直径为230mm ，共有275道。试问 ：（1） 该磁盘存储器的存储容量是多少 ？（2） 最高位密度和最低位密度是多少 ？（3） 磁盘的数据传送率是多少 ？（4） 平均等待时间是多少 ？解 ：（1） 磁盘存储器的容量 4 275 12288B 13516800B（2） 最高位密度D1每道信息量 内圈圆周长=12288（ 最小磁道直径） 17B/mm 。最低位密度D2每道信息量 外圈圆周长=12288（ 最大磁道直径） 11.5B/mm 。（3） 磁盘数据传输率C 50 12288 614400B /s 。（4）平均等待时间=1（2r）=1（250）=10ms 键盘属于什么设备？ 它有哪些类型？

39、 如何消除键开关的抖动？ 简述非编码键盘查询键位置码的过程。解：键盘是计算机系统不可缺少的输入设备。键盘可分为两大类型：编码键盘和非编码键盘。非编码键盘用较为简单的硬件和专门的键盘扫描程序来识别按键的位置。消除键开关抖动的方法分硬件和软件两种。硬件的方法是增设去抖电路；软件的方法是在键盘程序中加入延时子程序，以避开抖动时间。键盘扫描程序查询键位置码的过程为： 查询是否有键按下。 查询已按下键的位置。 按行号和列号求键的位置码。第8章 输入输出系统 什么是计算机的输入输出系统？ 输入输出设备有哪些编址方式？ 有什么特点？解：计算机的输入输出系统包括输入输出接口和输入输出信息传送控制方式等，它们是

40、整个计算机系统中最具有多样性和复杂性的部分。输入输出设备有两种编址方式：IO 映射方式（独立编址）和存储器映射方式（统一编址） ，独立编址的优点是IO 指令和访存指令容易区分，外设XXX线少，译码简单，主存空间不会减少，缺点是控制线增加了IO 读和IO 写信号；统一编址的优点是总线结构简单，全部访存类指令都可用于控制外设，可直接对外设寄存器进行各种运算，占用主存一部分XXX，缩小了可用的主存空间。 什么是IO 接口？ IO 接口有哪些特点和功能？ 接口有哪些类型？解：IO 接口是主机和外设之间的交接界面，通过接口可以实现主机和外设之间的信息交换。接口的基本功能有：实现主机和外设的通信联络控制；

41、进行XXX译码和设备选择；实现数据缓冲；完成数据格式的变换；传递控制命令和状态信息。接口按数据传送方式分类，有串行接口和并行接口；按控制方式分类，有程序查询接口、程序中断接口、DMA接口；按灵活性分类，有可编程接口和不可编程接口；按通用性分类，有通用接口和专用接口；按IO 信号分类，有数字接口和模拟接口；按应用分类，有运行辅助接口、用户交互接口、传感接口、控制接口。 并行接口和串行接口实质上的区别是什么？ 其界面如何划分？ 各有什么特点？解：有串行接口和并行接口。两者的实质区别在于外设和接口一侧的传送方式不同，而在主机和接口一侧，数据总是并行传送的。在并行接口中，外设和接口间的传送宽度是一个字

42、节（或字）的所有位，一次传输的信息量大，但数据线的数目将随着传送数据宽度的增加而增加。在串行接口中，外设和接口间的数据是一位一位串行传送的，一次传输的信息量小，但只需一根数据线。在远程终端和计算机网络等设备离主机较远的场合下，用串行接口比较经济划算。 IO 数据传送可以采用哪些方式？ 它们各有什么特点及应用场所？ 试比较之。解：主机和外设之间的信息传送控制方式，经历了由低级到高级、由简单到复杂、由集中管理到各部件分散管理的发展过程，按其发展的先后次序和主机与外设并行工作的程度，可以分为 种。程序查询方式是主机与外设间进行信息交换的最简单方式，输入和输出完全是通过CPU 执行程序来完成的。这种方

43、式控制简单，但外设和主机不能同时工作，系统效率很低，因此，仅适用于外设的数目不多、对IO 处理的实时要求不高、CPU 的操作任务比较单一、并不很忙的情况。程序中断方式无需等待查询，外设在做好输入输出准备时，向主机发中断请求，主机接到请求后就暂时中止原来执行的程序，转去执行中断服务程序对外部请求进行处理，在中断处理完毕后返回原来的程序继续执行。程序中断不仅适用于外部设备的输入输出操作，也适用于对外界发生的随机事件的处理。由于完成一次程序中断还需要许多辅助操作，因此主要适用于中、低速外设。DMA 方式是在主存和外设之间开辟直接的数据通路，可以进行基本上不需要CPU介入的主存和外设之间的信息传送，这

44、样不仅能保证CPU 的高效率，而且能满足高速外设的需要。DMA 方式只能进行简单的数据传送操作，在数据块传送的起始和结束时还需CPU 及中断系统进行预处理和后处理。IO 通道控制方式是DMA 方式的进一步发展，在系统中设有通道控制部件，每个通道挂若干外设，主机在执行IO 操作时，只需启动有关通道，通道将执行通道程序，从而完成IO 操作。 程序查询方式、程序中断方式、DMA 方式各自适用什么范围？ 下面这些结论正确吗？ 为什么？（） 程序中断方式能提高CPU 利用率，所以在设置了中断方式后就没有再应用程序查询方式的必要了。（） DMA 方式能处理高速外部设备与主存间的数据传送，高速工作性能往往能

45、覆盖低速工作要求，所以DMA 方式可以完全取代程序中断方式。解：程序查询方式、程序中断方式、DMA 方式各自适用的范围见前述。（） 不正确。程序查询方式接口简单，可用于外设与主机速度相差不大，且外设数量很少的情况。（） 不正确。DMA 方式用于高速外部设备与主存间的数据传送，但DMA 结束时仍需程序中断方式做后处理。 什么是中断？ 外部设备如何才能产生中断？解：中断是指：计算机执行现行程序的过程中，出现某些急需处理的异常情况和特殊请求，CPU 暂时中止现行程序，而转去对随机发生的更紧迫的事件进行处理，在处理完毕后，CPU 将自动返回原来的程序继续执行。外部设备（中断源）准备就绪后会主动向CPU

46、 发出中断请求。通常由外设的完成信号将相应的中断请求触发器置成“”状态，表示该中断源向CPU 提出中断请求。 中断为什么要判优？ 有哪些具体的判优方法？ 各有什么优缺点？解：当多个中断源同时发出中断请求时，CPU 在任何瞬间只能响应一个中断源的请求，所以需要把全部中断源按中断的性质和轻重缓急安排优先级，以保证响应优先级别最高的中断请求。中断判优的方法可分为：软件判优法和硬件判优法。前者简单，可以灵活地修改中断源的优先级别，但查询、判优完全是靠程序实现的，不但占用CPU 时间，而且判优速度慢。后者可节省CPU 时间，速度快，但是需要硬件判优电路，成本较高。 CPU 响应中断应具备哪些条件？解：

47、CPU 接收到中断请求信号； CPU 允许中断； 一条指令执行完毕。 什么叫中断隐指令？ 中断隐指令有哪些功能？ 中断隐指令如何实现？解：CPU 响应中断之后，经过某些操作，转去执行中断服务程序。这些操作是由硬件直接实现的，称为中断隐指令。中断隐指令并不是指令系统中的一条真正的指令，它没有操作码，所以中断隐指令是一种不允许、也不可能为用户使用的特殊指令。其所完成的操作主要有： 保存断点； 暂不允许中断； 引出中断服务程序。 什么是中断向量？ 中断向量如何形成？ 向量中断和非向量中断有何差异？解：中断向量是指向量中断在中断事件在提出中断请求时，通过硬件向主机提供的中断向量XXX。中断向量由中断源

48、的有关硬件电路形成。向量中断和非向量中断的区别在于：前者是指那些中断服务程序的入口XXX是由中断事件自己提供的中断；后者是指中断事件不能直接提供中断服务程序入口XXX的中断。 在程序中断处理中，要做到现行程序向中断服务程序过渡和中断服务程序执行完毕返回现行程序，必须进行哪些关键性操作？ 一般采用什么方法实现这些操作？解：最关键的操作有保存断点，适时开、关中断，保护和恢复现场等，其中部分工作由硬件完成，部分工作由软件完成。 假设有 、 两个设备，其优先级为设备 设备 ，若它们同时提出中断请求，试说明中断处理过程，画出其中断处理过程示意图，并标出断点。解：中断处理过程示意图见图唱 。中断处理过程示

49、意图 现有A 、B 、C 、D 共 个中断源，其优先级由高向低按A 、B 、C 、D 顺序排列。若中断服务程序的执行时间为s ，请根据图唱 所示时间轴给出的中断源请求中断的时刻，画出CPU 执行程序的轨迹。解：CPU 执行程序的轨迹如图唱 所示。 设某机有 级中断：L 、L 、L 、L 、L ，其中断响应优先次序为：L 最高、L 次之、 、L 最低。现在要求将中断处理次序改为L L L L L ，试问：（） 各级中断服务程序中的各中断屏蔽码应如何设置（设每级对应一位，当该位为“” ，表示中断允许；当该位为“” ，表示中断屏蔽） ？中断请求时间轴CPU 执行程序的轨迹（） 若这 级同时都发出中断

50、请求，试画出进入各级中断处理过程示意图。解：（） 各级中断服务程序中的各中断屏蔽码设置如表唱 所示。中断屏蔽码程序级别屏蔽码 级 级 级 级 级第 级 第 级 第 级 第 级 第 级 （） 级中断同时发出中断请求，各级中断处理过程示意如图唱 所示。中断处理过程示意 实现多重中断应具备何种条件？ 如有A 、B 、C 、D 共 级中断，A 的优先级最高，B 次之， ，D 最低。如在程序执行过程中，C 和D 同时申请中断，该先响应哪级中断？如正在处理该中断时，A 、B 又同时有中断请求，试画出该多级中断处理的流程来。解：多重中断又称为中断嵌套，在执行某个中断服务程序的过程中，CPU 可去响应级别更高的中断请求。多级中断处理的流程如图唱 所示。多级中断处理的流程 CPU 响应DMA 请求和响应中断请求有什么区别？ 为什么通常使DMA 请求的优先级高于中断请求？解：对中断请求的响应时间只能发生在每条指令执行完毕时，而对DMA 请求的响应时间可以发生在每个机器周期结束时。DMA 方式常用于高速外设的成组数据传送，如果不及时处理将丢失信息，所以DMA 请求的优先级应高于中断请求。24 / 24