基于DSP数据采集电路设计

《基于DSP数据采集电路设计》由会员分享，可在线阅读，更多相关《基于DSP数据采集电路设计（15页珍藏版）》请在装配图网上搜索。

1、学 号 09750208DSP原理及应用课程设计设计说明书基于DSP数据采集电路设计起止日期： 2012 年 12 月 17 日 至 2012 年 12月 22 日学生姓名王永健班级09电气2班成绩指导教师(签字) 控制与机械工程学院2012年 12 月 22 日天津城市建设学院课程设计任务书2012 2013 学年第 一 学期 控制与机械工程 学院 电气工程及其自动化 专业 09电气2 班级课程设计名称： DSP原理及应用 设计题目： 基于DSP数据采集电路设计 完成期限：自 2012 年 12 月 17 日至 2012 年 12 月 22 日共 1 周设计依据、要求及主要内容（可另加附页）

2、：一、课程设计的目的通过本课程设计，锻炼学生查阅资料、方案比较、运用知识的能力。使学生掌握C54系列DSP 芯片的结构、原理和典型应用，并且能够熟悉DSP的开发流程和基本的设计方法，既巩固所学的基础理论知识， 又为学生日后从事开发设计奠定基础。 二、课程设计的内容及要求 选择合适的器件，了解元器件的工作原理，进行数据采集电路设计，完成1、硬件电路设计2、编写A/D数据采集程序。3、书写设计说明书三、参考资料：1、吴冬梅 张玉杰 北京大学出版社 DSP技术及应用2、戴明桢 周建江 北京航天航空大学出版社 TMS320C54X DSP结构、原理及应用3、王安民 陈明欣 清华大学出版社 TMS320

3、C54X XDSP实用技术4、苏涛 .DSP实用技术 .西安:西安电子科技大学出版社指导教师（签字）： 教研室主任（签字）： 批准日期： 2012 年 12 月 22 日目录一、摘要：3二、基本理论4三、选择芯片51、TMS320c541652、DAC762553、AD78645四、硬件结构及其工作原理61、元器件工作原理6（1） AD78646（2） TMS320c54硬件结构82、DSP与AD7864的接口电路93、DAC7625与TMS320VC5416接口设计10五、A/D数据采集程序设计121、程序设计思想122、程序流程图12六、心得体会13参考文献14一、摘要：通过利用TI公司的

4、TMS320c5416和DAC7625相组合连接成的数据采集系统和AD7864，利用AD、I/O口等方面知识，组成DSP数据采集电路。利用c语言编程设计A/D数据采集程序，从硬件和软件两个方面的设计进行阐述，介绍了存储器模块、A/D、D/A模块以及接口等硬件电路和TMS320c54x02 DSP软件开发流程进行了分析研究和设计。在采集信号时需要前向通道AD输入和后向通道通道DA使DSP芯片和实际系统连接起来，最终形成了数据采集系统。关键字：AD7864，TMS320c5416，DAC7625，数据采集二、基本理论数据采集：由于一个模拟信号在时间上是连续的，而数字信号要求在时间上是离散的，这就要

5、求系统每经过一个固定的时间间隔对模拟信号进行测量。这种测量就叫做采样。这个时间周期就叫做采样周期，它的倒数称为采样频率。 采样频率满足采样定理：对于一个模拟信号，如果能够满足采样频率大于或等于模拟信号中最高频率分量的两倍，那么依据采样后得到的离散序列就能够没有失真地恢复出模拟信号。 量化：所谓量化就是把采集到的数值送到量化器（A/D转换器）编码成数字，每个数字代表一次采样所获得的声音信号的瞬间值。量化时，把整个幅度划分为几个量化级（量化数据位数），把落入同一级的样本值归为一类，并给定一个量化值。量化级数越多，量化误差就越小，声音质量就越好。目前常用量化数据位来表示量化级，例如数据位为8位，则表

6、示个量化级，最高量化级有个（65536个）等级。量化过程存在量化误差，反映到接收端，这种误差作为噪声再生，称为量化噪声。增加量化位数能够把噪声降低到无法察觉的程度，但随着信号幅度的降低，量化噪声与信号之间的相关性变得更加明显。 编码：将取得的量化数值转换为二进制数数据的过程，把数字数据转换成某种数字脉冲信号常见的有两类：不归零码和曼彻斯特编码5。DSP的含义：数字信号处理强调的是对以数字形式表现的信号进行处理的理论和方法。（包括采集，变换，滤波，估值，增强，压缩，识别等处理过程）。数字信号处理器强调的是通过专用集成电路芯片，利用数字信号处理的理论，在芯片上实现某种数字信号处理的算法。DSP技术

7、是指利用专用或通用数字信号处理芯片，通过数字计算的方法对信号进行处理本系统通过选择合适的元器件组成数据采集系统。DSP系统的核心部分是DSP芯片，但是DSP芯片能处理的信号必须是数字的，而实际系统中的信号一般都是模拟信号。所以在采集信号时需要前向通道AD输入和后向通道通道DA使DSP芯片和实际系统连接起来。根据以上叙述得出系统的结构框图如图图一、DSP数据采集结构图三、选择芯片1、TMS320c5416C54x采用先进的修正哈佛结构，片内共有8条总线（1条程序存储器总线、3条数据存储器总线和4条地址总线）、CPU、在片内存储器和在片外围电路等硬件，加上高度专业化的指令系统，使C54x具有功耗小

8、、高度并行等优点。C54x以性价比高著称，可以满足众多领域的实时处理要求。2、DAC7625DAC7625是具有12位数据并行输入、4路模拟输出的数模转换器，捡了时间是10us，功耗为20mw，电源可采用单电源供电(+5V)和双电源供电(5V)供电。特点是低功耗支持单操作和双操作，双寄存器数据输入。3、AD7864AD7864是一种高速、低功耗、可以4通道同时采样的A/D转换器。它的主要特性有：高速12位A/D转换器；同时采样4个输入通道，并具有4个采样、保持放大器；0.35ms采样保持获取时间，每一个通道转换时间1.65ms；可以通过软件或者硬件的方法选取用于采样的通道；单电源供电(+5V)

9、；多个转换电压范围；具有高速并行接口，可以与处理器直接连接；低功耗，每通道功耗90mW；对于每一个模拟输入通道均有过压保护电路。AD7864 4通道同时工作时，最大采样率可以高达130KHz。四、硬件结构及其工作原理1、元器件工作原理（1） AD7864特点：高速 (1.65us)12位ADC四同步采样输入、四采样保持放大器、0.35 us 采样时间、1.65 us 转换时间通道转换顺序可由硬件或软件选择、单电源供电输入范围选择: AD7864-1 10V 5V、AD7864-3 2.5VAD7864-2 0 - 2.5V , 0 5V高速并行接口可以和3V处理器接口、低功耗 典型值为90mW

10、、省电模式 典型值为5uA模拟输入端过电压保护芯片的工作原理：ADS7864包含两个可以同时工作的12位A/D转换器。其个保持信号(HOLDA,HOLDB,HOLDC)选择输入的多路开关并且启动A/D转换。这个保持信号同时有效就可以同时保持路输入信号，转换的数据分别存放在个寄存器中。模拟信号输入：模拟信号输入一般有两种方法，即单端输入和差分输入。单端输入时-IN输入端保持在共模电压，+IN输入模拟信号；差分输入时，输入信号的幅值为+IN和-IN输入的差。双极性输入的信号，如2.5V, 5V, 10V,可以通过如下的电路将其转换成0V5V的输入范围。启动A/D转换：当保持信号HOLDX变为低电平

11、时，对应的输入信号立即被保持，只要这时ADC是空闲的,即可进行A/D转换。如果这时已有其它的通道处于保持态，则该通道将等待前面的通道完成转换后才能进行 A/D转换。如果在一个时钟周期各通道都处于保持态时，则通道A先转换，接着通道B，最后是通道C。另外，如果一个通道正在进行A/D转换时，该通道又产生了保持有效信号，则这次保持信号无效。在通道没有启动一次新的转换时，保持信号可以保持低电平，但是要启动一次新的转换时，则要使保持控制信号HOLDX先变为高电平（15ns），然后再变为低电平才会有效。数据输出：ADS7864有16位输出数据线，其中D15表明数据是否有效(有效为“1”)，D14、D13、D

12、12用于表示通道(如表1所示)，其余的D11D0为该通道转换的数据值。16位输出数据为三态，当微处理器或DSP读数据时，RD、CS控制信号应为低电平。图二、AD7864管脚及结构图引脚功能描述：1.BUSY输出. CONVST 的上升沿触发BUSY至高电平直到所有被选择的通道转换结束.2.FRSTDATA 输出.当FRSTDATA为高时,表示输出数据寄存器的指针指向寄存器1.3. CONVST 输入.当CONVST从低到高发生跳变时,所有被选择的通道开始转换.4. CS 输入.片选信号,低电平有效. 5. RD 输入.和CS联合使用,执行读操作.此时WR必须为高电平.6. WR 输入.7-10

13、. SL1SL4.当H/S SEL为低时转换顺序可以通过这四个引脚来选择.11. H/S SEL 输入.当该脚接低电平时,转换顺序可以通过SL1SL4来选择.接高电平时,转换顺序可以通过通道选择寄存器来控制.12. AGND 模拟地.接系统模拟地.13-16. VIN4X, VIN3X 模拟输入端.17. AGND 模拟地.1821. VIN2X, VIN1X 模拟输入端.22. STBY 正常操作接高电平.23. VREF GND 参考地.接系统模拟地 .24. VREF 在此脚和AGND之间接一0.1?F的去藕电容.25. AVDD 模拟电源输入, +5.0 V? 5%.26. AGND

14、模拟地. DAC 电路的模拟参考地.27. INT/EXT 时钟选择输入.接低电平时,使用内部时钟.反之则使用外部时钟.28. CLKIN 时钟输入.29-34. DB11DB6. 三态TTL输出.35. DVDD 数字电源输入, +5.0 V? 5%. 在此脚和AGND之间应跨接一0.1?F去藕电容. DVDD和AVDD应在外部接在一起.36. VDRIVE 此脚为DB0-DB11, BUSY, EOC和FRSTDATA提供驱动电压.通常和DVDD接在一起.此脚也应接0.1?F电容.若要和3V处理器或DSP接口,则应接3 V? 10%.37. DGND 数字地. 此脚应在AGND 脚上和系统

15、模拟地接在一起.38,39 DB5, DB440-43 DB3DB0.双向数据总线.当读操作时,为输出.在CS和WR有效时,通道选择寄存器可以通过DB3DB0编程, DB0代表通道1, DB3代表通道4.44 EOC 转换结束信号.每一通道转换结束后,由此脚输出低电平来表示.（2） TMS320c54硬件结构哈佛总线结构，四套总线（数据+地址）可同时进行对程序指令读取和数据的存取，两次读操作和一次写操作。包括8 条16 比特宽度的总线，其中：一条程序总线（PB），三条数据总线（CB、DB、EB） ，四条地址总线（PAB CAB DAB EAB），ARAU0和ARAU1可以在一个周期产生两个数据

16、地址，PB可以把程序存储器的操作数直接给到乘加器，连同双操作数的特点，支持在一个周期内执行三操作数指令，片上总线DB和EB结合实现对片上外设的读取改进的哈佛结构，程序存储器和数据存储器可以部分共享。TMS320c54CPU结构：(1) l40比特的ALU ，其输入来自16比特立即数、16比特来自数据存储器的数据、暂时存储器、T中的16比特数、数据存储器中两个16比特字、数据存储器中32比特字、累加器中40比特字。(2) l2个40比特的累加器，分为三个部分，保护位（3932 比特）、高位字（3116比特）、低位字（150 比特）。(3)l桶型移位器，可产生0到31比特的左移或0到16比特的右移

17、。(4)l7x17比特的乘法器(5)l40比特的加法器(6)l比较选择和存储单元CSSU(7)l数据地址产生器DAGEN(8)l程序地址产生器PAGENC54x的外设：(1)l通用I/O 引脚，XF 和BIO；(2)l定时器；(3)l PLL 时钟产生器；(4)l HPI 口8 比特或16 比特；(5)l同步串口；(6)l带缓存串口BSP；(7)l多路带缓存串口McBSP；(8)l时分复用串口TDM；(9)l可编程等待状态产生器；(10)l可编程bank switching 模块；(11)l 外部总线接口；(12)l IEEE1149.1 标准JTAG 口。依赖其并行的工艺特性和片上RAM 双

18、向访问的性能，在一个机器周期内，C54x 可以执行4 条行并行存储器操作：取指令，两操作数读，一操作数写。使用片内存储器有三个优点:高速执行（不需要等待）,低开销,低功耗。C54x程序存储区有片内ROM 、DARAM、 SARAM ，这些区域可以通过软件配置到程序空间。当地址落在这些区域内，自动对这些区域进行访问，当地址落在这些区域以外，自动产生对外部存储器的访问。C54x有三个状态和控制寄存器，分别为：状态寄存器ST0 (MMR:06h)，状态寄存器ST1 (MMR:07h)，处理器工作方式状态寄存器PMST (MMR:1Dh) C54X的寻址空间：C54x系列DSP存储器分为三个独立选择的

19、空间;程序存储空间(64K)存放待执行的指令和执行中所用的系数(常数)，可使用片内或片外的RAM、ROM或EPROM等来构成。数据存储空间(64K)存放需要程序处理的数据或程序处理后的结果，可使用片内或片外的RAM和ROM来构成。I/O存储空间(64K)存放与映象外围接口相关的数据，也可以作为附加的数据存储空间使用。DSP内部集成了DARAM、SARAM和ROM，用户可以将双存取RAM(DARAM)和单存取RAM(SARAM)配置为数据存储器或程/数据存储器。可以将ROM配置成程序存储器或程序/数据存储器。片内存储器：不需要插入等待状态，成本低，功耗小；片外存储器：存储空间大。片上外围电路：所

20、有的DSP芯片都有丰富的片内外设，C54x芯片的片内外设包括以下几种：(1)通用的I/O接口(2)定时器(3)时钟发生器(4)主机接口（HPI）(5)软件可编程等待状态发生器(6)可编程分区逻辑(7)串行口(8)DMA控制器。C54x具有高速全双工串行接口，用来与其它C54x器件、编码解码器、串行A/D等器件连接。C54x串行口有四种形式：(1) 标准同步串行口（SSSP）(2) 缓冲串行口（BSP）(3) 多通道缓冲串行口(McBSP)(4) 时分多路串行口（TDM）DSP中断：与其他CPU的中断一样，DSP的中断也是一种由硬件或软件驱动的信号。中断信号使DSP暂停正在执行的程序，并转移执行

21、中断服务程序。中断服务程序结束后返回继续执行原来被暂停的程序。C54x既支持软件中断，也支持硬件中断：1、软件中断：由程序指令（INTR，TRAP、RESET）触发的中断信号。2、硬件中断：由外围设备触发的中断信号。这种硬件中断又有两种形式：（1）受外部中断口信号触发的外部中断信号。（2）受片内外围电路信号触发的内部硬件中断。当同时有多个硬件中断出现时，将按照优先级的高低进行处理，按优先级可以将中断分为两类：第一类：可屏蔽中断。可以用软件屏蔽或开放的硬件和软件中断,C54x最多可支持16个用户可屏蔽中断。第二类：非屏蔽中断。这类中断是不可屏蔽的。C54x对这类中断总是响应的，并从主程序转移到中

22、断服务程序。C54x的非屏蔽中断包括所有的软件中断以及两个外部硬件中断：RS和NMI。2、DSP与AD7864的接口电路AD7864具有片内时钟、读写允许逻辑、多种通道选择方式以及内部精确的2.5V参考电压，这使得其与高速处理器的接口变得非常简单。考虑到实际工程中要求的工作电压、转换精度以及系统硬件设计的便利等因素，在硬件系统中选用AD7864-1。DSP选用TI公司的TMS320C54AD7864转换后的数据读取有两种方法，即转换中读取数据和转换后读取数据。转换中读取数据是在下一个通道转换结束之前读取前一个通道的数据。转换后读取数据是在全部通道均转换结束后，才读取数据。在此硬件系统中，采用转

23、换后读取数据的方式。其具体工作过程如下：当转换起始信号有效时(上升沿)，所有采样保持器进入保持状态，开始对选择的通道采样。Busy输出信号在转换起始信号上升沿时被触发为高电 平，并在转换过程中一直保持为高，当全部通道转换结束后，才变为低电平。转换结束信号在被选择的通道中每一个通道转换结束时均有效。各个通道转换后的数据 保存在AD7864内部相应的锁存器中。所有通道转换结束后，当读信号和片选信号有效时，就可以并行地从数据总线上读取数据。数据读取时，按照转换顺序进 行读取，每次读取后自动修改内部锁存器指针(指向存放下一个转换结束的数据锁存器)。当所有通道数据均读取后，内部锁存器指针自动复位(指向存

24、放第一个转 换结束的数据锁存器)。图三、DSP与AD7864的接口电路 根据上述AD7864的工作原理，DSP与AD7864的接口电路如图1所示。 AD7864的软硬选择信号/S SEL置低，这时被选择的转换通道就由硬件通道信号的状态来决定，由于需要对4路信号进行采样，所以把全部置高，即4路通道全部选通。DSP与AD7864具体逻辑控制关系由CPLD来完成。 AD7864的12位数据线DB0-DB11经过缓存与DSP数据线的低12位D0-D11相连，DSP另外高4位则始终为逻辑低；对于正数， 这种数据扩展不会产生影响，而对于负数，则需要在软件上进行一定的处理。DSP的通用I/O引脚XF接到AD

25、7864的引脚，XF信号由软件控制来启动 AD7864的模数转换。DSP的I/O空间选择信号引脚和地址线A15的逻辑组合作为AD7864的片选信号。当有效，即为低电平时，如果地址线A15 为低，则AD7864被片选。此时可以对AD7864进行读写操作，AD7864的地址为# 7FFF。DSP读写信号RW 和AD7864的片选信号的组合作为AD7864的读信号。当AD7864被片选，且RW为高时，就可以从AD7864读取数据，此时AD7864的写信 号必须为高电平。DSP的存储器选通信号和读信号经过逻辑与后作为缓存的使能信号，分别控制DSP外部程序和A/D转换数据从缓存中送到DSP的数据总线 上

26、去。3、DAC7625与TMS320VC5416接口设计TMS320VC5416片上提供3个MCBSP口，该串行口是一种高速、同步、带缓冲的串行接口，它支持多种通信方式，在硬件连接上可以配置为SPI接口，该串口可以根据设计者的不同需求方便的与其它器件接口。MCBSP口物理上包括6 个引脚， 分别是串行数据发送信号DX、串行数据接收信号RX、发送时钟信号CLKX、接收时钟信号CLKR、发送帧同步信号FSX 和接收帧同步信号FSR。由于MCBSP内带有一个可编程的采样和帧同步时钟产生器，所以串口接收、发送时钟和帧同步等信号既可由内部产生，也可以由外部输入。可以看出，该串口接口方便简单，可以实现器件

27、间高速通信，尤其对于高分辨率的A/D转换器件大多采用MCBSP接口。它的主要特点如下：全双工的串行通信；连续的发送和接收数据流功能；具有外部时钟输入或内部可编程时钟两种时钟控制方式；可独立编程的发送和接收帧同步；多通道数据传输（最多可达128个通道）； 可选的数据宽度：8、12、16、24、32位；用于数据压缩的律和A律压缩扩展；可编程的时钟和帧同步极性。MCBSP发送接收原理如图所示。图四、接口原理图在发送数据时，首先将要发送的数据写到发送寄存器中，若发送移位寄存器为空（说明上一次发送的数据已经由DX引脚送出）， 则将发送寄存器中的数据拷贝到发送移位寄存器中；然后在发送帧同步FSX和发送时钟

28、CLKX 的作用下，将发送移位寄存器中的数据逐位移到DX引脚输出。在数据从发送寄存器复制到发送移位寄存器后， 就可以将下一个要发送的数据写到发送寄存器中，从而可以保证数据的连续发送。串口接收数据的原理与发送基本类似， 区别是数据移动方向相反，并且多通道串口的接收带三个缓冲器。对于同步串口的控制主要通过片上MCBSP控制寄存器及子地址寄存器来完成。配置FSR、FSX、CLKR、CLKXY引脚为输入还是输出以及它们的极性；配置传输数据是单相位还是双相位帧同步；配置每帧所包含的数据个数；配置传输数据的字宽（若为双相位帧同步，每一相位对应的字宽可设为不一样）； 配置第一个帧同步之后的帧同步是否被忽略；

29、配置数据位的延迟；配置数据的符号扩展方式；配置所选择的传输通道；若采用内部产生时钟和帧同步信号，还需要对时钟和帧同步产生器进行配置。对于DSP和MCBSP之间数据传输一般采用的DMA通道和中断技术来完成。图五、数模转换系统的电路原理图DSP输出数字信号通过总线传输至DAC7625,由于TMS320VC5416与DAC7625的信号电平不同。两者的数据线之间需要加入74LVTH16245做电平转换。在DAC7625的输出端，为了增加输出功率，连接一个运放TLC2274，输出范围0+5V。五、A/D数据采集程序设计1、程序设计思想模数转换相对于计算机来说是一个较为缓慢的过程。一般采用中断方式启动转

30、换或保存结果，这样在CPU忙于其他工作时可以少占用处理时间。设计转换程序应首先考虑处理过程如何与模数转换的时间相匹配，根据实际需要选择适当的触发转换的手段，也要能及时地保存结果。本程序采用定时器启动采样开始的中断程序设计，定时器设置采样时间15.625kHz（64us），采样通道设置为A0和A1。由于ADS7864芯片的A/D转换精度是12位的，转换结果的最高位表示转换值是否有效（1有效），第1214位表示转换的通道号，低12位为转换数值，所以在保留时应该注意去出结果的低12位，再根据提高4位进行相应保存。2、程序流程图程序代码：#defineTIM*（int*）0x24 ； #defineP

31、RD*（int*）0x25#defineTCR*（int*）0x26#defineIMR*（int*）0x0#defineIFR*（int*）0x1#definePMST*（int*）0x1dIoport unsigned int port0003,port0004,port0002; 定义一个地址为0x0003、0x0004、0x0002的端口#define AD_DATA port2 ； #define AD_SEL port3#define AD_HOLD port4void interrupt time(void); int *ptr,k; unsigned int uWork; ma

32、in()int i,j;asm(“ssbx INTX”); k=0;ptr=(int*)0x3000; for(i=0;i=0x200)K=0;AD_HOLD=0;for(uWork=0;uWork10;uWork+);AD_HOLD=1;六、心得体会通过本课程设计，锻炼了自己查阅资料、方案比较、运用知识的能力。使自己掌握C54系列DSP 芯片的结构、原理和典型应用，并且能够熟悉DSP的开发流程和基本的设计方法，既巩固所学的基础理论知识， 又为自己日后从事开发设计奠定基础。 在做课设的过程中遇到了很多问题，让自己头疼好一阵。后来经过自己研究学习，上网查资料一个个解决了，通过课设我了解了A/D软件、DSP软件的工作原理，初步了解了数据采集程序，让自己体会到了自己解决困难的快乐。参考文献1、吴冬梅 张玉杰 北京大学出版社 DSP技术及应用2、戴明桢 周建江 北京航天航空大学出版社 TMS320C54X DSP结构、原理及应用3、王安民 陈明欣 清华大学出版社 TMS320C54X XDSP实用技术4、苏涛 .DSP实用技术 .西安:西安电子科技大学出版社14