第2章TMS320C54x的硬件结构原理

《第2章TMS320C54x的硬件结构原理》由会员分享，可在线阅读，更多相关《第2章TMS320C54x的硬件结构原理（178页珍藏版）》请在装配图网上搜索。

1、第二章第二章 TMS320C54x的结构原理的结构原理 本章主要介绍本章主要介绍TMS320C54X DSP的内部结的内部结构和工作原理，包括构和工作原理，包括CPU结构、总线结构、结构、总线结构、存储体结构和外围设备等。存储体结构和外围设备等。重点：重点： CPU和外设的寄存器设置和外设的寄存器设置第二章第二章 TMS320C54x的结构原理的结构原理 本章内容：本章内容：1. TMS320系列系列DSP概述概述TI市场地位：l1.DSP产品全球第一l2.模拟产品全球第一l3.无线产品全球第一l4.图形计算器全球第一l5.硬盘产品全球第一TMS320系列DSP的分类和用途 集成了集成了fla

2、sh存储器、高速存储器、高速A/D转换器以及可靠的转换器以及可靠的CAN模块及数字马达控制的外围模块，适用于运动控制领模块及数字马达控制的外围模块，适用于运动控制领域。域。 包括包括TMS320C5X /C54X/ C55X 成本低，经济性好，成本低，经济性好，主要用于个人电子类产品主要用于个人电子类产品 。 TMS320C62X/C67X , C64x，在时钟频率为，在时钟频率为1.1GHz时，时，每秒可执行每秒可执行90亿条指令，适合进行复杂运算处理。亿条指令，适合进行复杂运算处理。 （1）TMS320C2000系列系列TMS320C20Xl20X是2000系列中早期的产品主要特点：主要特

3、点：TMS320C24X24X系列在20X的基础上，增加功能： TMS320C28X28X系列是目前数字控制领域中性能最好的DSP芯片。与24X相比做了如下的改进：General Purpose Input Output 多通道缓多通道缓冲串行口冲串行口。是在标准是在标准串行接口串行接口的基础之的基础之上对功能上对功能进行扩展，进行扩展，因此，具因此，具有与标准有与标准串行接口串行接口相同的基相同的基本功。本功。SCI是用于多是用于多处理器之间处理器之间的异步串行的异步串行通信通信,SPI则是用于则是用于CPU与外设与外设之间的同步之间的同步串行通信串行通信 DSESSSCSIP数据暂存器数据

4、暂存器执执 行行 部部 件件控控 制制 电电 路路指令译码器指令译码器总线总线接口接口控制控制电路电路AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器组寄存器组BIUABDBCB地地址址加加法法器器指指令令队队列列PSW标志寄存器标志寄存器EU运运算算器器DSESSSCSIP数据暂存器数据暂存器执执 行行 部部 件件控控 制制 电电 路路指令译码器指令译码器总线总线接口接口控制控制电路电路AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器组寄存器组ABDBCB地地址址加加法法器器指指令令队队列列PSW标志寄存器标志寄存器运运算算器器ATMPPSWBSP

5、DPTRRAMPCROMP1P2P3P0定时定时中断中断串口串口IRPLAID振振荡荡X1X2 PSEN RST ALE EAP0P1P2P3ALU（2）TMS320C5000系列系列TMS320C55XTMS320C55X主要特点主要特点TMS320C55X主要特点（续）主要特点（续）l大容量大容量RAM（128K）和）和ROM（32K）；）；l功耗更低，功耗更低，1.26v的内核工作电压，的内核工作电压，3.3v外设工外设工作电压；作电压；l价格便宜，第一款低于价格便宜，第一款低于5美元的双核美元的双核DSP；l采用新型生产工艺，芯片体积小。采用新型生产工艺，芯片体积小。（3）TMS320

6、C6000系列系列（4）TMS320C5000+ARM7DSP+ARM RISC多应用于多媒体设备多应用于多媒体设备TI DSP命名方式命名方式DSP常见封装形式常见封装形式DSP常见封装形式（续）常见封装形式（续） DSP常见封装形式（续）常见封装形式（续）2. TMS320C54x数字信号处理器数字信号处理器 lC54x数字信号处理器是数字信号处理器是TI公司公司1996年推出的年推出的 新一代定点数字信号处理器。它采用先进的新一代定点数字信号处理器。它采用先进的修修 正哈佛结构正哈佛结构，片内共有，片内共有8条总线（条总线（1条程序总线、条程序总线、 3条数据总线和条数据总线和4条地址总

7、线条地址总线），高度并行的算），高度并行的算 术逻辑单元术逻辑单元ALU，专用硬件逻辑，片内存储，专用硬件逻辑，片内存储 器，片内外设，再加上专用的指令系统，使器，片内外设，再加上专用的指令系统，使 C54x芯片速度更高，操作更灵活，非常适用于芯片速度更高，操作更灵活，非常适用于 远程通信等实时嵌入式应用的需要。远程通信等实时嵌入式应用的需要。 C54x的硬件结构框图 C54xDSP特点特点l改进的哈佛结构和改进的哈佛结构和8总线结构总线结构： 使处理器的性能大大提高，实现高度并行操作。使处理器的性能大大提高，实现高度并行操作。例如：可以在一条指令中，同时执行例如：可以在一条指令中，同时执行2

8、次读操作次读操作和和1次写操作。次写操作。C54xDSP特点（续）特点（续）l独立的独立的DMA总线和控制器总线和控制器：独立的独立的DMA总线，与总线，与CPU的程序、数据总的程序、数据总线并行工作，在不影响线并行工作，在不影响CPU工作的条件工作的条件下，下，DMA速度目前已达速度目前已达800Mbyte/sC54xDSP特点（续）特点（续）l数据地址发生器（数据地址发生器（DAG）：v在通用在通用CPU中，数据地址的产生和数据中，数据地址的产生和数据的处理都由的处理都由ALU来完成来完成v在在DSP中，设置了专门的数据地址发生中，设置了专门的数据地址发生器（实际上是专门的器（实际上是专门

9、的ALU），来产生所），来产生所需要的数据地址，节省公共需要的数据地址，节省公共ALU的时间的时间C54xDSP特点（续）特点（续）lPLL（phase-locked loop ）锁相环）锁相环l定时器定时器（Timer）l软件可编程等待状态发生器软件可编程等待状态发生器lJTAG（符合（符合IEEE1149.1标准）仿真接口标准）仿真接口电气电子工程师协会电气电子工程师协会(Institute of Electrical and Electronics Engineers) 3.总线结构总线结构3.总线结构总线结构l八组八组16-bit总线：总线： 程序总线（程序总线（PB）传送从程序存储器

10、来的指令代码和立）传送从程序存储器来的指令代码和立即数。即数。 三组数据总线（三组数据总线（CB，DB和和EB）连接各种元器件，如）连接各种元器件，如CPU、数据地址产生逻辑、程序地址产生逻辑，片内、数据地址产生逻辑、程序地址产生逻辑，片内外设和数据存储器。外设和数据存储器。CB和和DB总线传送从数据存储器总线传送从数据存储器读读出的操作数。出的操作数。EB总线传送总线传送写写入到存储器中的数据。入到存储器中的数据。 四组地址总线（四组地址总线（PAB，CAB，DAB和和EAB）传送执行）传送执行指令和读写数据所需要的地址。指令和读写数据所需要的地址。3.总线结构总线结构 各种读/写方式用到的

11、总线4.存储器与存储空间存储器与存储空间片内存储器介绍片内存储器介绍片内存储器介绍（续）片内存储器介绍（续）片内片内ROM空间分配空间分配片内片内ROM的分块操作的分块操作片内片内RAM的分块操作的分块操作程序存储空间和数据存储空间程序存储空间和数据存储空间PMST和存储空间分配关系和存储空间分配关系数据存储空间分页管理数据存储空间分页管理程序存储空间分页管理程序存储空间分页管理C5402分页扩展程序存储空间图（1）C5402分页扩展程序存储空间图（2）C5402分页扩展程序存储空间图（3）存储器映射存储器映射CPU寄存器寄存器存储器映射存储器映射CPU寄存器功能简介（寄存器功能简介（1）l辅

12、助寄存器（辅助寄存器（AR0AR7）：8个个16位的辅助寄位的辅助寄存器可以由中心算术逻辑单元存器可以由中心算术逻辑单元CALU访问，也访问，也可以由辅助寄存器算术单元可以由辅助寄存器算术单元ARUA修改，主要修改，主要功能是产生功能是产生16位的数据地址，也可以作为通用位的数据地址，也可以作为通用寄存器和计数器使用。寄存器和计数器使用。lT寄存器（寄存器（TREG）：主要用于存放乘法指令：主要用于存放乘法指令的一个乘数，也可以为移位指令存放移位计数，的一个乘数，也可以为移位指令存放移位计数，还可以存放指数运算指令还可以存放指数运算指令EXP的指数值等。的指数值等。存储器映射存储器映射CPU寄

13、存器功能简介（寄存器功能简介（2）l状态转移寄存器（状态转移寄存器（TRN）：在执行比较指令：在执行比较指令CMPS时，可以通过该寄存器位值的变化来判时，可以通过该寄存器位值的变化来判断比较结果。断比较结果。l堆栈指针寄存器（堆栈指针寄存器（SP）：用于存放栈顶的：用于存放栈顶的16位地址。位地址。l循环缓冲区长度寄存器（循环缓冲区长度寄存器（BK）：用来在循环：用来在循环寻址时确定循环缓冲区的大小。寻址时确定循环缓冲区的大小。存储器映射存储器映射CPU寄存器功能简介（寄存器功能简介（3）l块循环寄存器（块循环寄存器（BRC,RSA,REA）：在执行块：在执行块循环指令时由循环指令时由BRC确

14、定一块代码需要循环的确定一块代码需要循环的次数；由次数；由RSA指定需要循环块的起始地址，由指定需要循环块的起始地址，由REA指定循环块的结束地址。指定循环块的结束地址。l中断寄存器（中断寄存器（IMR,IFR）：中断屏蔽寄存器：中断屏蔽寄存器IMR用于屏蔽指定的中断，中断状态寄存器用于屏蔽指定的中断，中断状态寄存器IFR用来表示各个中断的当前状态。用来表示各个中断的当前状态。存储器映射外围电路寄存器存储器映射外围电路寄存器I/O存储空间如：如：PORTR PA, SMEM ; PA为端口地址，为端口地址，SMEM为内存地址为内存地址 PORTW SMEM, PA;5.中央处理单元（中央处理单

15、元（CPU）v通用微处理器的通用微处理器的CPU由由ALU和和CU组成，其组成，其算术运算和逻辑运算通过软件来实现，如算术运算和逻辑运算通过软件来实现，如加法需要加法需要10个机器周期，乘法是一系列的个机器周期，乘法是一系列的移位和加法，需要数十个机器周期。移位和加法，需要数十个机器周期。vDSP的的CPU设置硬件乘法器，可以在单周设置硬件乘法器，可以在单周期内完成乘法和累加期内完成乘法和累加CPU的基本组成CPU状态和控制寄存器状态和控制寄存器 40位算术逻辑单元（位算术逻辑单元（ALU） 40位累加器位累加器A和和B桶形移位寄存器桶形移位寄存器乘法器乘法器/加法器单元加法器单元比较、选择和

16、存储单元（比较、选择和存储单元（CSSU）指数编码器指数编码器算术逻辑单元（ALU）和累加器lTMS320C54x使用使用40位算术逻辑单元（位算术逻辑单元（ALU）和两个和两个40位累加器（位累加器（ACCA和和ACCB）来完成）来完成算术运算和逻辑运算，且大多数都是单周期指算术运算和逻辑运算，且大多数都是单周期指令。令。ALU功能框图16位数据的符号位数据的符号位扩展：位扩展：（1）当）当ST1寄存寄存器中的器中的SXM=0时；时；高位全部添高位全部添0（2）当）当ST1寄存寄存器中的器中的SXM=1，进行符号位扩展，进行符号位扩展，正数全部添正数全部添0；负；负数全部添数全部添1溢出处理

17、累加器累加器A和和B累加器内容保存累加器内容保存l 例如：累加器例如：累加器A=FF 4321 1234H移位移位vDSP可以在一个机器周期内左移或右移多个可以在一个机器周期内左移或右移多个bit，可以用，可以用来对数字定标，使之放大或缩小，以保证精度和防止溢来对数字定标，使之放大或缩小，以保证精度和防止溢出；还可以用来作定点数和浮点数之间的转换出；还可以用来作定点数和浮点数之间的转换v例：例：vADD A，4，B; 累加器累加器A右移右移4位后加到累加器位后加到累加器BvADD A，ASM，B;累加器累加器A按按ASM指定的位数移位指定的位数移位 v 后加到累加器后加到累加器B桶形移位寄存器

18、l桶形移位寄存器的输入可以为：桶形移位寄存器的输入可以为：l从从DB获得的获得的16位操作数；位操作数；l从从DB和和CB获得的获得的32位操作数；位操作数；l从累加器从累加器A或或B获得的获得的40位操作数。位操作数。l桶形移位寄存器的输出连到桶形移位寄存器的输出连到ALU或经或经EB总线总线写入指定存储单元。写入指定存储单元。桶型移位器功能框图 乘法器/加法器单元lC54x CPU有一个有一个17x17位的硬件乘法器，与位的硬件乘法器，与40位的专位的专用加法器相连，可以在单周期内完成一次乘法累加运用加法器相连，可以在单周期内完成一次乘法累加运算。乘法器的输出经小数算。乘法器的输出经小数/

19、整数乘法（整数乘法（FRCT/INT）输）输入控制后加到加法器的一个输入端，加法器的另一个入控制后加到加法器的一个输入端，加法器的另一个输入端来自累加器输入端来自累加器A或或B。l加法器还包括零检测器、舍入器（二进制补码）及溢加法器还包括零检测器、舍入器（二进制补码）及溢出出/饱和逻辑电路。饱和逻辑电路。乘法器/加法器单元功能框图 乘/加单元实现XiYi运算过程比较、选择和存储单元功能框图 比较、选择和存储单元功能框图例如，用例如，用CMPS指令对累加器指令对累加器A中中AH和和AL的内容进行比较，的内容进行比较，并将较大的数存放到指定单元并将较大的数存放到指定单元CMPS A，*AR1；（A

20、H）（AL），则（），则（AH）*AR1，TRN左移左移1位，低位补位，低位补0，TC置置0（AH）A处理器方式状态寄存器处理器方式状态寄存器PMST的位结构的位结构状态寄存器PMST利用辅助寄存器进行间接寻址示意图利用辅助寄存器进行间接寻址示意图影响影响TC位的指令位的指令利用利用DP进行直接寻址进行直接寻址LD #4LD #4，DP DP ；指；指向页向页4 4（0200h-0200h-027Fh027Fh）ADD 9hADD 9h，A A ；将；将数据页数据页4 4中地址中地址9h9h的的数据加给数据加给AccA利用利用SP进行直接寻址进行直接寻址循环对循环对XF位置位置1和清和清0，

21、控制控制LED亮灭亮灭*循环对循环对XF位置位置1和清和清0，用示波器可以在，用示波器可以在XF脚检测到电平高低周期性变化，常用于脚检测到电平高低周期性变化，常用于检测检测DSP是否工作是否工作*CodeStart: ;程序入口程序入口SSBX XF ;XF置置1RPT #999 ;重复执行下面一条指令重复执行下面一条指令1000次次NOP ;空指令产生延时空指令产生延时RSBX XF ;XF清清0RPT #999 ;重复执行重复执行1000次空指令产生延时次空指令产生延时NOP B CodeStart ;跳转到程序开头循环执行跳转到程序开头循环执行.end NOP指令执行时间为一个时钟周期，

22、设指令执行时间为一个时钟周期，设DSP工作频率是工作频率是50MHz，可以估算出，可以估算出XF引脚电平引脚电平的变化频率约为：的变化频率约为：50M/2000=25kHz 用两级减一计数器来增长延时时间用两级减一计数器来增长延时时间CodeStart: ;程序入口程序入口 SSBX XF ;XF置置1 CALL Delay ;调用延时程序调用延时程序 RSBX XF ;XF清清0 CALL Delay ;调用延时程序调用延时程序 B CodeStart ;跳转到程序开头循环执行跳转到程序开头循环执行 Delay: STM #999,AR1 ;循环次数循环次数1000LOOP1: STM #4

23、999, AR2 ;循环次数循环次数5000LOOP2: BANZ LOOP2,*AR2- ;如果如果AR2不等于不等于0，AR2减减1，再判断，再判断 BANZ LOOP1,*AR1- ;如果如果AR1不等于不等于0，AR1减减1,跳转到跳转到LOOP1 RET按此法延时的近似公式为：按此法延时的近似公式为：4*(AR2+1)*(AR1+1)时钟时钟周期周期,当当DSP工作在工作在50MHz(时钟周期时钟周期20ns),AR1=999, AR2=4999时时,延时约为延时约为400ms，则，则LED闪烁的周期为闪烁的周期为800ms，频率，频率1.25Hz.6.程序地址生成器程序地址生成器程

24、序计数器程序计数器PCl 加载地址到加载地址到PC的几种途径的几种途径操操 作作 加加载载到到 PC 的的地地址址 复位 PC=FF80h 顺序执行指令 PC=PC+1 分支转移 用紧跟在分支转移指令后面的 16 位立即数加载 PC 由累加器分支转移 用累加器 A 或 B 的低 16 位加载 PC 块重复循环 假如 BRAF=1(块重复有效)， 当 PC+1 等于块重复结束地址(REA)+1 时，将块重复起始地址(RSA)加载 PC 子程序调用 将 PC+2 压入堆栈， 并用紧跟在调用指令后面的 16 位立即数加载 PC。返回指令将栈顶弹出至 PC，回到原先的程序处继续执行 从累加器调用子程序

25、 将 PC+1 压入堆栈，用累加器 A 或 B 的低 16 位加载 PC。返回指令将栈顶弹出至 PC，回到原先的程序处继续执行 硬件中断或软件中断 将 PC 压人堆栈，用适当的中断向量地址加载 PC。中断返回时，将栈顶弹出至 PC，继续执行被中断了的程序 BACC src B pmad CALL pmad CALA src INTR K分支转移操作l （1）无条件分支转移）无条件分支转移；此时；此时PC=pmad，pmad为一个为一个16位位 的地址，程序转移到在此地址处的的地址，程序转移到在此地址处的 指令开始执行。指令开始执行。例如：例如： ；src为累加器（为累加器（A/B）；此时把累加

26、）；此时把累加 器低器低16位中的值作为指令地址加载位中的值作为指令地址加载 到到PC，程序从此地址处的指令开，程序从此地址处的指令开 始执行。始执行。例如：例如：ld #80h,a bacc a；从；从0 x80起始的内存处开始程序。起始的内存处开始程序。 （2）条件分支转移）条件分支转移；cond作为转移条件，如果作为转移条件，如果 cond成立，则成立，则PC=pmad， 即从此地址处的指令开始执即从此地址处的指令开始执 行。行。；sind为一个操作数，若此为一个操作数，若此 操作数不为操作数不为0，则，则PC=pmad。调用和返回调用和返回l （1）无条件调用返回）无条件调用返回l无条

27、件调用和返回指令有以下几种：无条件调用和返回指令有以下几种：；将返回地址压入堆栈，；将返回地址压入堆栈，pmad加载加载 PC。；将返回地址压入堆栈，累加器低；将返回地址压入堆栈，累加器低 16位加载位加载PC。；用栈顶的返回地址加载；用栈顶的返回地址加载PC。；返回地址加载；返回地址加载PC，并开放中断。，并开放中断。（2）条件调用返回）条件调用返回l条件调用和返回指令有两种：条件调用和返回指令有两种：如果指令规定的条件得到满如果指令规定的条件得到满 足，则先将返回地址压入堆足，则先将返回地址压入堆 栈，然后用所指定的地址加栈，然后用所指定的地址加 载载PC。；如果指令中的条件得到满足，则将

28、；如果指令中的条件得到满足，则将 栈顶的返回地址加载栈顶的返回地址加载PC。条件指令中的条件判断条件指令中的条件判断操操 作作 数数 符符 号号 条条 件件 说说 明明 AEQ A=0 累 加 器 A 等 于 0 BEQ B=0 累 加 器 B 等 于 0 ANEQ A0 累 加 器 A 不 等 于 0 BNEQ B0 累 加 器 B 不 等 于 0 ALT A0 累 加 器 A 小 于 0 BLT B0 累 加 器 B 小 于 0 ALEQ A0 累 加 器 A 小 于 等 于 0 BLEQ B0 累 加 器 B 小 于 等 于 0 AGT A0 累 加 器 A 大 于 0 BGT B0 累

29、 加 器 B 大 于 0 AGEQ A0 累 加 器 A 大 于 等 于 0 BGEQ B0 累 加 器 B 大 于 等 于 0 见书附录见书附录C条件指令中的条件判断（续）条件指令中的条件判断（续）操作数符号操作数符号 条条 件件 说说 明明 AOV AOV=1 累加器 A 溢出 BOV BOV=1 累加器 B 溢出 ANOV AOV=0 累加器 A 不溢出 BNOV BOV=0 累加器 B 不溢出 C C=1 ALU 进位位置 1 NC C=0 ALU 进位位清成 0 TC TC=1 测试/控制标志置 1 NTC TC=0 测试/控制标志清成 0 BIO BIO 低 BIO 信号为低电平

30、NBIO BIO 高 BIO 信号为高电平 UNC 无 无条件操作 多重条件指令中的条件组合见书见书P214 图图6-1多重条件组合要求多重条件组合要求条件执行指令XCXC 1, BLT ；若累加器若累加器B小于小于0则执行下面一条指令则执行下面一条指令NEG B ； 累加器累加器B求负求负DST B, DATA；把累加器把累加器B值存储到一值存储到一DATA开始开始 的连续两个内存单元的连续两个内存单元条件存储指令条件存储指令条件存储指令条件存储指令 说说 明明 SACCD src, Xmem, cond 如果条件满足，(src)(ASM16)Xmem， 否则(Xmem) Xmem STRC

31、D Xmem, cond 如果条件满足，(T) Xmem， 否则(Xmem) Xmem SRCCD Xmem, cond 如果条件满足，(BRC) Xmem， 否则(Xmem) Xmem 重复操作指令重复操作指令重复操作指令（续）重复操作指令（续）需重复的需重复的内容内容复位操作复位操作l 硬件复位（硬件复位（/RS）是一个不可屏蔽的外部中断，）是一个不可屏蔽的外部中断，正常的复位操作是上电后至少保持正常的复位操作是上电后至少保持5个时钟周个时钟周期的低电平，以确保数据、地址以及控制线的期的低电平，以确保数据、地址以及控制线的正确配置。复位后变高电平，处理器从正确配置。复位后变高电平，处理器从

32、FF80H处取指，即处取指，即PC= FF80H 。l 软件复位（软件复位（RESET指令）是一个不可屏蔽的指令）是一个不可屏蔽的软件中断，该指令执行后软件中断，该指令执行后PC= FF80H 。中断操作中断操作l 中断是由硬件驱动或软件驱动的信号。中断使中断是由硬件驱动或软件驱动的信号。中断使DSP暂停正在执行的程序，并进入中断服务程序。暂停正在执行的程序，并进入中断服务程序。软件中断：软件中断：INTR、TRAP、RESET硬件中断：硬件中断：l受外部中断口信号触发的外部硬件中断受外部中断口信号触发的外部硬件中断。l受片内外围电路信号触发的内部硬件中断受片内外围电路信号触发的内部硬件中断。

33、中断类型中断类型 ：可屏蔽中断可屏蔽中断 、非屏蔽中断非屏蔽中断 中断操作中断操作1. 可屏蔽中断：可屏蔽中断：DSP芯片根据型号不同，所支持的芯片根据型号不同，所支持的可屏蔽中断数目也不尽相同，以可屏蔽中断数目也不尽相同，以C5402为例，其支为例，其支持的可屏蔽中断为：持的可屏蔽中断为：（1）INT0INT3：四级片外中断四级片外中断（2）RINT0、XINT0：片内串口片内串口0收、发中断收、发中断（3）RINT1、XINT1：片内串口片内串口1收、发中断收、发中断（4）TINT0、TINT1：片内定时器片内定时器0、1的定时中断的定时中断（5）HPINT：主机接口中断主机接口中断（6）

34、DMAC0DMAC5：6通道通道DMA中断中断中断操作中断操作可屏蔽中断是否被响应，取决于三要素：可屏蔽中断是否被响应，取决于三要素：对对INTM位和位和STM寄存器进行设置，寄存器进行设置，开开指定放对应的可屏蔽中断：指定放对应的可屏蔽中断：STM #0008h，IMR ；开放定时开放定时0中断中断RSBX INTM ；全局开放中断全局开放中断中断操作中断操作2. 不可屏蔽中断：不可屏蔽中断：DSP总是会响应这些中断，不可总是会响应这些中断，不可屏蔽中断包括：屏蔽中断包括：（1）所有的软件中断）所有的软件中断（2）由）由/RS引脚引入的硬件复位中断引脚引入的硬件复位中断（3）由非屏蔽中断引脚

35、）由非屏蔽中断引脚/NMI引入的外部中断引入的外部中断 不可屏蔽中断不受不可屏蔽中断不受INTM和和IMR的限制。的限制。中断操作中断操作软件中断：软件中断：（1）软件中断指令：）软件中断指令：INTR k； 当当CPU响应响应INTR中断时，中断时，INTM位被置位被置1，屏蔽其他可屏蔽中，屏蔽其他可屏蔽中断。指令中的操作数断。指令中的操作数k是中断号（是中断号（P109），表示），表示CPU所要转移的所要转移的中断向量的位置。中断向量的位置。（2）软件中断指令：）软件中断指令：TRAP k； 功能和功能和INTR指令相同，区别是执行指令相同，区别是执行TRAP指令指令不影响不影响INTM的

36、的位值。位值。（3）软件复位指令：）软件复位指令：RESET； 是一个不可屏蔽的软件中断，该指令是一个不可屏蔽的软件中断，该指令影响状态寄存器影响状态寄存器ST0和和ST1，但不影响，但不影响PMST寄存器寄存器。中断处理步骤（中断处理步骤（1）C54X中断分为三个阶段：中断分为三个阶段：第一阶段：第一阶段：接受中断请求接受中断请求当硬件或软件指令请求中断时，当硬件或软件指令请求中断时，CPU中的中的IFR相应位置相应位置1。IFR中断标志寄存器，当有中断请求出现时中断标志寄存器，当有中断请求出现时IFR中的对应中的对应中断标志位置中断标志位置1，有四种情况会清除该中断标志位：，有四种情况会清

37、除该中断标志位：（1）该中断得到该中断得到CPU处理；处理；（2）DSP硬件复位；硬件复位；（3）重新将重新将1写入该位，以清除尚未处理完的中断；写入该位，以清除尚未处理完的中断；（4）利用利用INTR指令执行该位中断的中断号；指令执行该位中断的中断号；P107STM #0008h，IFR ；清除尚未处理完的定时中断清除尚未处理完的定时中断INTR 19 ；利用利用INTR指令指令清除尚未处理清除尚未处理；完的定时中断完的定时中断中断处理步骤（中断处理步骤（2）中断处理步骤（中断处理步骤（3）l第三阶段：第三阶段：执行中断服务程序执行中断服务程序（1）PC值入栈，作为中断返回地址；值入栈，作为

38、中断返回地址；（2）将中断向量地址加载）将中断向量地址加载PC；（3）获取位于该向量地址的分支转移指令；）获取位于该向量地址的分支转移指令；（4）执行该转移指令，转到中断服务程序；）执行该转移指令，转到中断服务程序；（5）中断服务程序结束，执行中断返回指令；）中断服务程序结束，执行中断返回指令；（6）从堆栈顶部弹出返回地址；）从堆栈顶部弹出返回地址；（7）回到主程序继续执行。）回到主程序继续执行。中断处理步骤（中断处理步骤（4）l中断向量地址的产生中断向量地址的产生 中断向量的地址（中断向量的地址（16位）由位）由PMST寄存器中的寄存器中的IPTR位和左位和左移两位后的中断号共同组成移两位后

39、的中断号共同组成.如：如：IPTR=001H；/INT0的中断号的中断号=16（10H）则：则：IPTR作为中断向量地址的高作为中断向量地址的高9位位 /INT0的中断号的中断号10H左移两位后作为中断向量地址低左移两位后作为中断向量地址低7位位故：故：该中断向量地址为：该中断向量地址为：00C0H程序举例程序举例编写计算编写计算 的主要程序的主要程序 .bss x，4 ；为；为x建立建立4个单元，放置个单元，放置x1、x2、x3、x4 .bss y，1 ；为；为y建立一个单元，放置建立一个单元，放置y STM #x，AR1 ；将；将x1的地址传给的地址传给AR1 STM #3，AR2 ；将循

40、环次数；将循环次数3传给传给AR2 LD #0，A ；对累加器；对累加器A清零清零loop：ADD *AR1+，A ；对；对x1、x2、x3、x4循环累加，结循环累加，结 果放在果放在A中中 BANZ loop， *AR2- ；检查循环是否结束；检查循环是否结束 STL A，y ；将结果存入；将结果存入y中中41iixy利用单条指令的重复操作对数组进行初始化利用单条指令的重复操作对数组进行初始化x50，0，0，0，0思考：用思考：用RPTZ指令实现上述功能。指令实现上述功能。利用块重复操作对数组利用块重复操作对数组x5中的每个元素加中的每个元素加1 7.流水线流水线l C54X有一个有一个6级

41、深度的指令流水线。这级深度的指令流水线。这6级流水线级流水线彼此是独立的。在任何一个机器周期内，可以有彼此是独立的。在任何一个机器周期内，可以有1至至6条不同的指令在同时工作，每条指令工作在不同的流条不同的指令在同时工作，每条指令工作在不同的流水线上。这水线上。这6级流水线的功能如下：级流水线的功能如下： l 预取指和取指是指令的取指顺序。第预取指和取指是指令的取指顺序。第3级是对指令进级是对指令进行译码，产生执行指令所需要的一系列控制信号。接行译码，产生执行指令所需要的一系列控制信号。接着的两级是寻址并读出操作数。着的两级是寻址并读出操作数。流水线冲突流水线冲突 解决流水线冲突办法解决流水线

42、冲突办法解决流水线冲突办法解决流水线冲突办法引起流水线冲突的硬件引起流水线冲突的硬件8.在片外围电路在片外围电路通用通用I/O引脚引脚和和XF定时器定时器时钟发生器时钟发生器串行口串行口主机接口主机接口软件可编程等待状态发生器软件可编程等待状态发生器可编程分区转换逻辑可编程分区转换逻辑不同不同子系列子系列器件器件差别差别通用通用I/O引脚引脚BIO和和XF定时器定时器时钟发生器时钟发生器串行口串行口8.1 通用通用I/O引脚引脚8.2 定时器定时器l片内定时器是一个软件可编程定时器，可以用片内定时器是一个软件可编程定时器，可以用来周期的产生中断。来周期的产生中断。l片内定时器有三个存储器映像寄

43、存器：片内定时器有三个存储器映像寄存器：l三个映像寄存器在数据存储空间的地址分别为三个映像寄存器在数据存储空间的地址分别为0024h、0025h和和0026h8.2 定时器控制寄存器（定时器控制寄存器（TCR）TCR0026h15 12保留保留 11Soft 10Free 9 6PSC 5TRB 4TSS 3 0TDDR 保留位保留位软件调试控制位软件调试控制位 预定标预定标计数器计数器 重新重新加载位加载位 停止停止状态位状态位 分分 频频系系 数数 8.2 条件定时器控制寄存器（条件定时器控制寄存器（TCR）的功能）的功能8.2 定时器工作原理定时器工作原理8.2 定时中断的周期定时中断的

44、周期8.2 定时中断的周期定时中断的周期 ，要求得到，要求得到2ms定时中断定时中断则：则：200ns*(1+TDDR)*(1+PRD) =2msTDDR可选可选9PRD可选可选9998.2 定时器的用法定时器的用法8.2 定时器初始化程序实现定时器初始化程序实现STM #0000h，SWWSR；不插等待周期不插等待周期STM #0010h，TCR ；TSS=1（TCR第第4位位TSS置置1）STM #X，PRD ；加载定时器周期寄存器（加载定时器周期寄存器（PRD=X）；定时中断周期；定时中断周期=CLKOUT（TDDR+1） （PRD+1）STM #0C2Yh，TCR ；定时分频系数；定时

45、分频系数TDDR初始化为初始化为Y ；TSS=0，启动定时器工作，启动定时器工作 ；TRB=1，当，当TIM减到减到0后重新加载后重新加载PRD ；Soft=1，Free=1定时器遇到断点后继续运行定时器遇到断点后继续运行STM #0008h，IFR ；清除尚未处理完的定时中断清除尚未处理完的定时中断STM #0008h，IMR ；开放定时中断开放定时中断RSBX INTM ；开放中断（状态寄存器；开放中断（状态寄存器ST1的的INTM位复位）位复位）8.2 定时器应用定时器应用定时器中断定时器中断CodeStart: ;程序入口程序入口 SSBX XF ;XF置置1 CALL Delay ;

46、调用延时程序调用延时程序 RSBX XF ;XF清清0 CALL Delay ;调用延时程序调用延时程序 B CodeStart ;跳转到程序开头循环执行跳转到程序开头循环执行 Delay: STM #999,AR1 ;循环次数循环次数1000LOOP1: STM #4999, AR2 ;循环次数循环次数5000LOOP2: BANZ LOOP2,*AR2- ;如果如果AR2不等于不等于0，AR2减减1，再判断，再判断 BANZ LOOP1,*AR1- ;如果如果AR1不等于不等于0，AR1减减1,跳转到跳转到LOOP1 RET方波发生器原理；方波发生器原理；软件循环延时，定软件循环延时，定时

47、不准确；且占用时不准确；且占用CPU开销。开销。8.2 定时器应用定时器应用定时器中断定时器中断XF_Flag .word 1 ；当前；当前XF的电平标志，的电平标志，；如果；如果XF_Flag=1,则则XF=1 STM #XF_Flag，AR2 ；AR指向指向XF标志标志 STM #0000h，SWWSRSTM #0010h，TCR STM #79，PRD STM #0C29h，TCR STM #0008h，IFR STM #0008h，IMR RSBX INTMend：NOPB end PSHM ST0 ;本中断程序影响本中断程序影响TC，位于，位于ST0中中;判断当前判断当前XF状态并作

48、电平变化状态并作电平变化BITF *AR2，#1 ;IF XF_Flag=1 then TC=1 else TC=0BC ResetXF，TC ;IF TC=1 then XF=0 else XF=1setXF: SSBX XF ;置置XF为高电平为高电平ST #1，*AR2 ;相应修改标志相应修改标志B NextResetXF:RSBX XF ;置置XF为低电平为低电平ST #0，*AR2 ;相应修改标志相应修改标志Next:POPM ST0RETE .end 8.3 时钟发生器时钟发生器l时钟发生器的时钟源由以下两种方式输入：时钟发生器的时钟源由以下两种方式输入：1）晶体振荡器，接在）晶体

49、振荡器，接在X1和和X2之间；之间；2）将外部时钟信号接到）将外部时钟信号接到X2引脚，引脚，X1悬空。悬空。内部晶体振荡电路内部晶体振荡电路外部时钟源电路外部时钟源电路8.3 CPU时钟频率产生时钟频率产生CPUCPU时钟频率时钟频率CLKOUT内部晶体振荡频率内部晶体振荡频率外部时钟频率外部时钟频率CLKINCLKIN? ?8.3 硬件配置的硬件配置的PLL引脚状态引脚状态时钟方式时钟方式CLKMDCLKMD1 1CLKMDCLKMD2 2CLKMDCLKMD3 3选择方案选择方案1 1选择方案选择方案2 20 00 00 0工作频率工作频率= =外时钟外时钟3 3工作频率工作频率= =外

50、时钟外时钟5 51 11 10 0工作频率工作频率= =外时钟外时钟2 2工作频率工作频率= =外时钟外时钟4 41 10 00 0工作频率工作频率= =内振荡器内振荡器3 3工作频率工作频率= =内振荡器内振荡器5 50 01 10 0工作频率工作频率= =外时钟外时钟1.51.5工作频率工作频率= =外时钟外时钟4.54.50 00 01 1工作频率工作频率= =外时钟外时钟/2/2工作频率工作频率= =外时钟外时钟/2/21 11 11 1工作频率工作频率= =内振荡器内振荡器/2/2工作频率工作频率= =内振荡器内振荡器/2/21 10 01 1工作频率工作频率= =外时钟外时钟1 1

51、工作频率工作频率= =外时钟外时钟1 10 01 11 1停止方式停止方式停止方式停止方式P59 表表2-148.3 软件可编程软件可编程PLL8.3 时钟方式寄存器时钟方式寄存器(CLKMD)各位的定义各位的定义PLLMUL15 12PLLDIV2PLLCOUNT11PLLON/OFF10 3PLLNDIV10PLLSTATUS时钟发生时钟发生器选择位器选择位乘数乘数除数除数计数器计数器通通/ /断位断位 工作工作状态位状态位P 608.3 时钟方式寄存器时钟方式寄存器(CLKMD)各位段的功能各位段的功能8.3 PLL分频倍频系数表分频倍频系数表PLLNDIV PLLDIV PLLMUL

52、乘 系 数* 0 X 014 0.5 0 X 15 0.25 1 0 014 PLLMUL+1 1 0 15 1 1 1 0 或偶数 (PLLMUL+1)2 1 1 奇数 PLLMUL4 *CLKOUTCLKIN乘系数 8.3 软件可编程软件可编程PLL的编程考虑的编程考虑8.3设计举例（设计举例（1） STM #0010 0001 0100 1111 b，CLKMD8.3设计举例（设计举例（2） 与 例与 例 1 不 同 ， 从不 同 ， 从 P L L 方 式 变 为方 式 变 为 D I V 方 式 时 没 有方 式 时 没 有 STM #0B，CLKMD；切换到；切换到DIVtest：

53、 LDM CLKMD，A AND #01B，A；测试；测试STATUS位位 BC test，ANEQ；若不为；若不为0则等待则等待 STM #0B，CLKMD；若为；若为0，关，关PLL8.3设计举例（设计举例（3） 8.4 C54串行口串行口l串行口可以与编码解码器串行口可以与编码解码器,串行模数串行模数(A/D)转换器以及其他串行系转换器以及其他串行系统进行通信。统进行通信。8.4 C54串行口串行口带缓冲的串行口（带缓冲的串行口（BSP）：）：由标准同步串行口和一个自动缓冲单元（由标准同步串行口和一个自动缓冲单元（ABU）组成。）组成。ABU的功能是控制串行接口与内部的功能是控制串行接口

54、与内部C54x DSP存储器之间的存储器之间的数据传送，且不需要数据传送，且不需要CPU的干预。的干预。时分复用（时分复用（TDM）串行口：）串行口：允许允许C54x DSPC54x DSP与与7 7个其他器件进行时分串行通信。个其他器件进行时分串行通信。当缓冲串口和时分串口工作在标准方式下与标准串口功能当缓冲串口和时分串口工作在标准方式下与标准串口功能相同，下面讨论标准串口工作方式。相同，下面讨论标准串口工作方式。 接收通道接收通道发送通道发送通道引引 脚脚说说 明明引脚引脚说说 明明CLKR接收时钟信号接收时钟信号CLKX发送时钟信号发送时钟信号DR接收串行数据信号接收串行数据信号DX发送

55、串行数据信号发送串行数据信号FSR接收帧同步信号接收帧同步信号FSX发送帧同步信号发送帧同步信号 SPCH15Free仿真仿真控制控制14Soft仿真仿真控制控制13RSRFULL接收移位接收移位寄存器寄存器满满12XSREMPTY发送移位发送移位寄存器寄存器空空11XRDY发送发送准备准备好好10RRDY接收接收准备准备好好9IN1发送发送时钟时钟状态状态8IN0接收接收时钟时钟状态状态SPCL7RRST接收接收复位复位6XRST发送发送复位复位5TXM发送发送模式模式4MCM时钟时钟选择模式选择模式3FSM帧帧同步同步模式模式2FO数据数据格式格式1DLB数据数据回送回送模式模式0Res保

56、留保留 SPC用于控制串行口的操作。用于控制串行口的操作。 SPCL7RRST6XRST5TXM4MCM3FSM2FO1DLB0RESR/WRSPCL7RRST6XRST5TXM4MCM3FSM2FO1DLB0RESR/WRSPCL7RRST6XRST5TXM4MCM3FSM2FO1DLB0RESR/WRSPCL7RRST6XRST5TXM4MCM3FSM2FO1DLB0RESXRST：发送复位位。发送复位位。R/WRIN0：接收时钟状态位。接收时钟状态位。 用于显示接收时钟用于显示接收时钟CLKR当前状态。当前状态。SPCH15Free14Soft13RSRFULL12XSREMPTY11X

57、RDY10RRDY9IN18IN0R/WRSPCH15Free14Soft13RSRFULL12XSREMPTY11XRDY10RRDY9IN18IN0XRDY：发送准备好位。发送准备好位。 用于检测发送寄存器用于检测发送寄存器DXR发送数据的状态。发送数据的状态。 XRDY由由0变变1，表示表示DXR中的内容已复制到发送移中的内容已复制到发送移位寄存器位寄存器XSR中，同时串行口产生发送中断中，同时串行口产生发送中断XINT。R/WRSPCH15Free14Soft13RSRFULL12XSREMPTY11XRDY10RRDY9IN18IN0R/WRSPCH15Free14Soft13RSR

58、FULL12XSREMPTY11XRDY10RRDY9IN18IN0Free、Soft：仿真控制位。仿真控制位。 用于调试程序遇到断点时用于调试程序遇到断点时决定串行口的时钟状态。决定串行口的时钟状态。FreeSoft串行时钟状态串行时钟状态00立即停止串行口时钟，结束传输数据。01接收数据不受影响，若正在发送数据，则等待当前数据发送后停止。1x出现断点，时钟不停，数据继续移位。R/WR 串口初始化步骤：串口初始化步骤： 复位，并且把复位，并且把0038H(或或0008H)写到写到SPC，初始化串行接口。，初始化串行接口。 把把00C0H写到写到IFR，清除任何挂起的串行接口中断。，清除任何挂

59、起的串行接口中断。 把把00C0H和和IMR求或求或逻辑运算，使能串行接口中断。逻辑运算，使能串行接口中断。 清除清除ST1的的INTM位，使能全局中断。位，使能全局中断。 把把00F8H(或或00C8H)写入写入SPC，启动串行接口。，启动串行接口。 把第一个数据写到把第一个数据写到DXR。例：例：STM #0038H ，SPC ；串口初始化；串口初始化STM #00C0H ，IFR ；清除挂起的串口中断；清除挂起的串口中断OR #00C0H ，IMR ；使能中断；使能中断 RSBX INTM ；使能全局中断；使能全局中断STM #00F8H ，SPC ；开始串口传输；开始串口传输STM DATA1，DXR ；写第一个数据到；写第一个数据到DXRTMS320C5402管脚示意图表2-5 TMS320VC5402引脚说明1表2-5 TMS320VC5402引脚说明2表2-5 TMS320VC5402引脚说明3表2-5 TMS320VC5402引脚说明4表2-5 TMS320VC5402引脚说明5表2-5 TMS320VC5402引脚说明6表2-5 TMS320VC5402引脚说明7表2-5 TMS320VC5402引脚说明8本章重点本章重点