微机(微型计算机技术及应用)填空题及答案(最终版)

《微机(微型计算机技术及应用)填空题及答案(最终版)》由会员分享，可在线阅读，更多相关《微机(微型计算机技术及应用)填空题及答案(最终版)（14页珍藏版）》请在装配图网上搜索。

1、微机(微型计算机技术及应用)填空题及答案(最终版) 微机(微型计算机技术及应用)填空题及答案(最终版) 第1章 微型计算机概述 1. 微型计算机中各部件是通过总线构成一个整体的 2. _微处理器_是微型计算机的核心。 3. 总线根据其规模、用途和应用场合可分为_数据总线、_地址总线_和_掌握总线。 4. 微型计算机由_CPU_、存储器、输入/输出接口 和_系统总线_组成。 5. 以微型计算机为主体，配上系统软件、应用软件和外设之后，就成了微型计算机系统。 6. 微型计算机的主要性能指标有CPU的位数、CPU的主频、内存容量和速度、硬盘容量。 第2章 16位和32位微处理器 1. Intel 8

2、086CPU是_16_位微处理器，有_16_根数据总线和_20根地址总线，存储器寻址 的空间为_1MB_,端口寻址空间为_64KB_。8088CPU有8根数据总线。 2. 输入/输出端口有两种编址方法，既I/O端口与存储单元统一编址和I/O端口单独编址。 前一种编址的主要优点是功能强和指令敏捷。后一种编址的主要优点是指令运行速度快 和增加了程序的可读性 。 3. 所谓最小模式，就是在系统中只有8086一个微处理器 4. 所谓最大模式是在系统中包含两个或多个微处理器（8086,其他称协处理器 5. 8086工作在最大模式下，引脚MN/MX*接低（高/低）电平。 6. 8086/8088CPU的数

3、据线和地址线是以_分时复用_方式轮番用法的。 7. 8086中的BIU由_4_个_16_位段寄存器、一个16_位指令指针、6_字节指令队列、_20_ 位地址加法器和掌握电路组成。 8. 8086/8088供应的能接受外中断恳求信号的引脚是INTR和NMI。两种恳求信号的主要不 同之处在于NMI引脚引入的中断不受中断允许标记位IF的屏蔽 。 9. 8086/8088的存储器是分段的，因此存储单元的物理地址是由段地址 和段内偏移量组 合而成的。 10. 对于8086CPU，物理地址是由段基址和偏移地址两部分构成，若某存储单元的段基址为 2021H，偏移地址为1122H，则该存储单元的物理地址为21

4、122H 。 11. 8086的中断向量表位于内存的03FFH_区域，它可以容纳_256个中断向量，每一个 微机(微型计算机技术及应用)填空题及答案(最终版) 向量占_4_个字节。 12. 8086微机系统中的一个中断向量占4个存储单元，假定某中断对应的中断向量存放在 0000:002C H；那么该中断向量对应的中断类型号为0B_H，若该向量对应的中断处理子程序放在0080：0402H开头的内存区域中，则根据地址由低到高的挨次写出其相应的存储单元的内容为_02H_、_04H_、_80H_、00H_。 13. 8086CPU中典型总线周期由_4_个时钟周期组成，其中T1期间，CPU输出地址信息；

5、 如有必要时，可以在_T3和T4_两个时钟周期之间插入1个或多个TW等待周期。 14. 从编程结构看，8086CPU可分为两个独立的工作部件_执行部件_和_总线接口部件_。 15. 8086中，BIU部件完成与存储器、I/O端口传送数据的功能，EU部件完成_执行指令功 能。 16. 8086中引脚BHE信号有效的含义表示数据线D15D0上的高8位数据有效_。 17. 8086正常的存储器读/写总线周期由_4_个T状态组成，ALE信号在_T1_状态内有效，其 作用是_允许地址锁存器对地址进行锁存_。 18. 从产生中断的方法来分，中断可分为硬件中断和软件中断。 19. 在8086 CPU中,NM

6、I中断被称为_非屏蔽中断_,其中断类型号是 02H_。 20. 可屏蔽中断从CPU的_INTR_引脚进入，只有当中断允许标记IF为1_时，该中断才能得 到响应。 21. 8086中地址/ 为提高总线驱动力量，应配置_总线收发器_。 22. 上电复位时，若CPU的CS=0FFFFH，IP=0000H，则第一条指令从FFFF0H处取。 23. 8086/8088CPU 复位后的系统启动地址为FFFF0H 。 24. 当复位信号（RESET）来到时，CPU便结束当前操作并对标记寄存器，IP，DS，ES，SS 及指令队列_清零_，而将CS设置为FFFFH_。 25. CPU在执行OUT DX，AL指令

7、时，_DX_寄存器的内容送到地址总线上，_AL_寄存器的内 容送到数据总线上。 微机(微型计算机技术及应用)填空题及答案(最终版) 26. 8086/8088的中断响应了两个总线周期，从_INTA引脚输出了两个负脉冲。 27. CPU响应8259A中断，在_TNTA_引脚上输出2_个负脉冲，在第_2_个负脉冲期间读入 中断类型码。 第4章 存储器 1. 8086/8088CPU允许的最大存储空间为 1M ，其地址编号从0 H到 FFFFF H。 2. 存储器的扩展有_字扩展_、位扩展_、字位同时扩展_三种方式。 3. CPU访问存储器时，实现片选信号的方法有全译码法、部分译码_和线选法_。 4

8、. 有地址重迭现象的译码方式为_线选法_和部分译码法。 5. 依据用途和特点分类可将存储器分为_内部存储器_和_外部存储器。 6. 一般微型计算机的存储器系统主要由CPU、_主存_、高速缓存，帮助存储器及管理这 些存储器的硬件和软件组成。 7. 某RAM芯片的存储容量是4K8位，该芯片引脚中有_12_根地址线，_8_根数据线。 8. 构成64K*8的存储系统，需8K*1的芯片_64_片。 9. 保证动态RAM中的内容不消逝，需要进行_刷新_操作。 10. 在存储器的层次化结构中，存储器可以分为Cache 、 内存和辅存三级。 11. 在存储器的层次结构中,越远离CPU的存储器，其存取速度 越慢

9、 ，存储容量_越大 ， 价格_越廉价 。 第5章 微型计算机和外设的数据传输 1. CPU和外设之间的数据传送方式有无条件方式、查询方式_,_中断方式_和_DMA方式_。 2. 状态信息表示外设当前所处的工作状态，例如READY表示输入设备已预备好信息，BUSY 表示输出设备是否能接收数据。 3. 掌握信息是由CPU发出的，用于掌握外设接口工作方式以及外设的启动和停止的信息。 4. 为保证信息正常传送，通常采纳就绪和忙 信号作为接口芯片占外围设备的联络信号，实 现微处理器与外围设备交换信息。 5. CPU与I/O接口间的信号一般包括 数据信号 ，状态信号和掌握信号3种类型。 6. 能支持查询传

10、送方式的接口电路中，至少应当有 数据 端口和状态 端口。 7. 若要实现存储器与存储器、存储器与外设之间挺直进行数据交换（不通过CPU）应采纳的 方法是DMA方式。 微机(微型计算机技术及应用)填空题及答案(最终版) 8. 在中断方式下，当_接口_已经有数据要往CPU输入或者预备好接收数据时，接口会向CPU 发一个_中断恳求_信号；在DMA方式下，外设要求传输数据时，接口会向_DMA掌握器发_DMA恳求_信号。 第6章 串并行通信和接口技术 1. 串行通信可分为两种类型，即同步通信和_异步通信_。 2. 串行异步接口在接收时是由_接收移位_寄存器将串行数据转换成并行数据。在发送时， 是由发送移

11、位寄存器将并行数据转换成串行数据。 3. RS-232C规定用法25 根插针的标准连接头；最高传输速率是20kbps。 4. InteL8255A是一个并行接口芯片 5. 8251芯片中设立了_奇/偶错、帧格式错 和溢出错 三种出错标记 6. 8255A掌握字的最高位D7= 1 时，表示该掌握字为方式选择掌握字 7. 8255A的端口C按位置位复位掌握字中的 D0 位决定对端口C的某一位置位或复位。 8. 8255A的端口A的工作方式是由方式掌握字的D6和D5 位决定。 9. 8255A的端口B的工作方式由方式选择掌握字的D2 位决定。 10. RS-232C是应用于串行二进制交换的数据通信设

12、备和数据终端设备之间的标准接口。 11. Intel 8251A工作在异步方式时，每个字符的数据位长度为58位，停止位的长度为1 位、1.5位或2位 。 12. 异步通信中相邻中两个字符之间间隔可以是任意长度， 以便使它有力量处理定时的串行数据。 13. 8255 有3 种工作方式, 其中方式2 只允许A 口用法。 14. 8255A内部包括两组掌握电路，其中A组掌握端口A和端口C的高4位的工作方式和读 /写操作，B组掌握 端口B和端口C的低4位的工作方式和读/写操作 。 15. 8255A的A端口有3 种工作方式，它们分别是基本的输入/输出方式 、选通的输入/输出方式和双向传输方式 。 第7

13、章 中断掌握器 微机(微型计算机技术及应用)填空题及答案(最终版) 1. 对于8259A的中断恳求寄存器IRR，当某一个IRI端呈现高电平常，则表示该端口有中断 恳求。 2. 8259A有两种中断触发方式边缘触发和电平触发 。 3. 一片8259 A能管理 8 级中断，最多可以用9 片8259A来构成64级的主从式中断系统。 4. 8259A的INT是和CPU的 INTR端相连，用来向CPU发出中断恳求；INTA用来接收来自 CPU的中断应答的信号。 5. 8259A由IRR、PR 、ISR组成，用来接收和处理从引脚IR7IR0进入的中断。 6. 8259A共有7个可编程的寄存器，它们分别用于

14、接受CPU送来的_初始化 指令字和_操作 指令字。 7. 设8086系统中采纳单片8259A，其8259A的ICW2=32H，则对应IR5的中断类型号为_35_H， 它的中断入口地址在中断向量表中的地址为D4(35*4)_H。 8. 在特别全嵌套方式下，8259 可响应_同级_中断恳求。 9. 8259A芯片包含 2 个端口地址，它进行中断结束处理的方式有中断自动结束方式(ICW4)、 _一般的中断结束方式(OCW2)_、 特别的中断结束方式(OCW2) 三种。 10. 多片8259A级连时，主片8259A的CAS2CAS0应连至从片8259A的_CAS0-CAS2_引脚； 从片8259A的I

15、NT应连至主片8259A的_IR0IR7的其中一个引脚；主片8259A的INT 应连至CPU的_INTR_引脚 11. CPU响应中断后将_FR标记_寄存器入栈保存，然后自动将_IF_标记和_TF_标记复位。若 要实现中断嵌套，必需在中断服务子程序中执行一条_STI_指令。 12. 8259在初始化时，有两个指令字_ICW1_、_ICW2_必需设置。 13. 当一个级联的8259系统中，一个中断处理程序结束时，要发出_2_次中断结束指令。 14. 中断返回指令是_IRET，该指令将堆栈中保存的断点弹出后依次装入_指令指针_寄存 器和_代码段_寄存器中，将堆栈中保存的标记装入_标记寄存器_中。

16、第8章 DMA掌握器 1. DMA掌握器可以像CPU一样得到_总线_掌握权，DMA掌握器中和某个接口的联系的部分 称为_通道_。 2. 8086/8088在最小方式下有关总线恳求的信号引线是HOLD_和HLDA_。 3. DMA掌握器内部包含一个 掌握寄存器、一个状态寄存器、一个地址寄存器和一个字节 微机(微型计算机技术及应用)填空题及答案(最终版) 计数器。 4. DREQ是DMA恳求信号， DACK是DMA应答 信号。 5. 为了使DMA掌握器正常工作，要对DMA掌握器进行初始化，初始化过程包含两方面： 将数据传输缓冲区的起始地址或结束地址送到地址寄存器；将传输的字节数、字数、或双字数送到

17、计数器。 6. 8237A在DMA传输时，每传输1个字节，当前字节计数器的值自动减1，当由0减到FFFFH 时，产生计数结束信号EOP*。 7. 8237A工作在主模块时，DB0DB7输出的是地址寄存器中的高八位地址信号。 8. 8237A有 单字节传输、块传输、恳求传输和级联传输工作模式。 9. 8327A的优先级管理方式有_固定优先级方式_和循环优先级方式。 10. 8237A有_4个DMA通道，可以由_5_片8237A构成两级DMA系统，共16个DMA通道。 11. 8237A在进行内存到内存的传输时，固定用法通道0_和通道1 。 12. DMA写操作把数据从_I/O接口_传到_内存；D

18、MA读操作把数据从存储器传到_I/O接口。 第9章 计时器/定时器 1. 8253-5内部有三个结构完全相同的计数器。 2. 当计数/定时器8253工作在方式0时，掌握信号GATE变为低电平后，对计数器的影响 是计数停止 。 3. 计数/定时器的门控信号是由外部设备送来的，作为对时钟的掌握信号。 4. 计数/定时器信号OUT输出高电平信号时，表明计数执行单元计数值减1，已等于0 。 5. 计数/定时器8253内部计数器的执行部件，事实上是16位减法计数器，他的初始值是 由程序供应。 6. 要使8253定时/计数器的OUT输出100HZ的方波，计数频率为100KHZ，则计数的初值 应为1000。

19、 7. 8253在进行计数时，事实上是对输出 信号线上的信号进行计数。 8. 假设8253的CLK0接1.5MHz的时钟，欲使OUT0产生频率为300KHz的方波信号，则8253 微机(微型计算机技术及应用)填空题及答案(最终版) 的计数值应为5 ，应选用的工作方式是模式3 。 9. 一个8253芯片占用了4个端口地址，其中包含了3个独立的计数器/定时器，每个计数 /定时器均为16位。 10. 当8253的可编程定时/计数器工作在方式0，在初始化编程时，一旦写入掌握字之后， OUT端变为低电平。 11. 8253芯片可采纳硬件启动的方式是 模式5 。 12. 在8253的六种工作方式中，输出周期性信号的是模式2、模式3。 13. 在8253的六种工作方式中，由GATE的上升沿启动计数的是模式1、模式5。 14. 在对8253的某个计数器的计数值进行读出之前，需要进行锁存。 15. 设8253芯片中某一计数器的口地址为40H，掌握口地址为43H，计数频率为2MHz，当 计数器为0时，产生中断信号。试计算，序列程序所决定的中断周期是 32.767 ms。 MOV AL,00110110B OUT 43H,AL MOV AL,OFFH OUT 40H,AL OUT 40H,AL