EDA设计 六位频率计的设计

《EDA设计 六位频率计的设计》由会员分享，可在线阅读，更多相关《EDA设计 六位频率计的设计（14页珍藏版）》请在装配图网上搜索。

1、EDA 技术课程设计报告技术课程设计报告 课题名称：课题名称：六位频率计的设计六位频率计的设计指导教师：指导教师： 学生班级：学生班级：XXXXXX学生姓名：学生姓名：XXXXXX学号：学号： XXXXXXXXXXXXXXXXXX学生院系：学生院系：XXXXXX电子工程系电子工程系2010 年年 6 月月 10 日日- 1 -目目 录录一一 概述概述 .- 1 -（一）设计背景及意义.1（二）设计任务与要求.1二二 六位频率计的工作原理六位频率计的工作原理.1三三 六位频率计的设计与仿真六位频率计的设计与仿真 .- 2 -（一）六位十进制频率计的设计与仿真.2（二）六位十六进制频率计的设计与仿

2、真.- 4 -四四 调试过程、测试结果及分析调试过程、测试结果及分析.7（一）六位十进制频率计的调试过程、测试结果与分析.- 7 -（二）六位十进制频率计扩展功能的调试过程、测试结果与分析.9（三）六位十六进制频率计的调试过程、测试结果与分析.10五五 课程设计体会课程设计体会 .- 12 -六六 参考文献参考文献.12- 0 -六位频率计的设计六位频率计的设计一一 概述概述 1.1 设计背景及意义 EDA 技术是以大规模可编程逻辑器件为设计载体，以硬件语言为系统逻辑描述的主要方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件设计的电子系

3、统到硬件系统的设计，最终形成集成电子系统或专用集成芯片的一门新技术。其设计的灵活性使得 EDA 技术得以快速发展和广泛应用。在电子领域内，频率是一种最基本的参数，并与其他许多电参量的测量方案和测量结果都有着十分密切的关系。由于频率信号抗干扰能力强、易于传输，可以获得较高的测量精度。因此，频率的测量就显得尤为重要，测频方法的研究越来越受到重视。频率计作为测量仪器的一种，常称为电子计数器，它的基本功能是测量信号的频率和周期频率计的应用范围很广，它不仅应用于一般的简单仪器测量，而且还广泛应用于教学、科研、高精度仪器测量、工业控制等其它领域。在数字电路中，数字频率计属于时序电路，它主要由具有记忆功能的

4、触发器构成。在计算机及各种数字仪表中，都得到了广泛的应用。在 CMOS 电路系列产品中，数字频率计时量程最大、品种很多的产品，是计算机、通讯设备、音频视频的科研生产领域不可缺少的测量仪器，并且与许多电参量的测量方案、测量结果都有十分密切的关系。因此，频率的测量就显得更为重要。本设计设计 6 位频率计，以触发器和计数器为核心，由信号输入、触发、计数、数据处理和数据显示等功能模块组成。本次采用 QuartusII 的宏元件和VHDL 语言设计两种方法来设计 6 位频率计，提高了测量频率的范围。 1.2 设计任务与要求1.21 设计任务:采用原理图设计并制作六位十进制频率计，用 VHDL 语言方法设

5、计并制作六位十六进制频率计。 1.22 设计要求:a) 参考信号频率为 1Hz;b) 测量频率范围：六位十进制频率计：1Hz100kHz； 六位十六进制频率计：1Hz4MHz；c) 结果能用数码显示器显示二二 六位频率计的工作原理六位频率计的工作原理2.1 频率计的设计框图数字频率计的关键组成部分包括测频控制信号发生器、计数器、锁存器、- 1 -译码驱动电路和显示电路，其原理框图如图 1 所示。2.2 频率计的工作原理根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为 1 秒的输入信号脉冲计数允许的信号；1 秒计数结束后，计数值锁入锁存器的锁存信号并为下一测频计数周期作准备的计

6、数器清零信号。三三 六位频率计的设计与仿真六位频率计的设计与仿真3.1 六位十进制频率计的设计与仿真六位十进制频率计的设计与仿真3.1.1 2 位十进制计数器的设计与仿真 利用 Quartus 软件平台，建立工作目录，创建工程，构建电路图如图（3-1）所示：图（31）二位十进制计数器电路图 完成构建电路图后，进行编译和仿真测试，以了解设计结果是否满足设计需求，其仿真波形图如图(32)所示：- 2 -图（32） 二位十进制计数器的仿真波形图 74390 连接成两个独立的十进制计数器，CLK 通过一个与门进入 74390 的计数器“1”端的时钟输入端 1CLKA。与门的另一端由计数使能信号 end

7、 控制：当 end=1时允许计数，当 end=0时禁止计数。 3.1.2 时序控制器的设计与仿真时序控制器的设计与仿真 在原理图编辑框中根据图（34）完成电路设计，该电路由 4 位二进制计数器 7493、416 译码器 74154 和两个由双与非门构成的 RS 触发器。 图 34 时序控制器的电路图时序控制器的仿真时序波形图 如图(35)所示： 图 35 时序控制器的仿真波形图3.1.3 顶层元件的设计和仿真顶层元件的设计和仿真 构建顶层文件，创建新的工程，工程命名为 TOP，顶层原理图文件名为TOP.bif。在元件输入窗口的本工程目录中找到已包装好的 2 位十进制计数器和- 3 -时序控制器

8、，调入原理图的编辑窗中,然后构建原理图 如图 37 所示： 图 3-7 顶层文件原理图顶层文件的仿真波形图如图（3-8）所示：图 3-8 顶层文件的仿真波形图（二）（二）六位十六进制频率计的设计与仿真六位十六进制频率计的设计与仿真1.测频控制电路 VHDL 描述；LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY FTCTRL IS PORT (CLKK:IN STD_LOGIC; CNT_EN:OUT STD_LOGIC; RST_CNT:OUT STD_LOGIC; LOAD:OUT

9、 STD_LOGIC); END FTCTRL;ARCHITECTURE behav OF FTCTRL IS SIGNAL Div2CLK: STD_LOGIC;BEGIN PROCESS (CLKK)- 4 - BEGIN IF CLKKEVENT AND CLKK = 1 THEN Div2CLK = NOT Div2CLK; END IF;END PROCESS;PROCESS (CLKK, Div2CLK)BEGIN IF CLKK = 0 AND Div2CLK = 0 THEN RST_CNT = 1; ELSE RST_CNT = 0; END IF;END PROCESS;L

10、OAD = NOT Div2CLK; CNT_EN = Div2CLK;END behave测频控制电路仿真波形图如图 3-9 所示： 图（3-9）2.二十四位锁存器 VHDL 源程序：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY REG24B IS PORT ( LK: IN STD_LOGIC; DIN: IN STD_LOGIC_VECTOR (23 DOWNTO 0); DOUT:OUT STD_LOGIC_VECTOR(23 DOWNTO 0);END REG24B;ARCHITECTURE behav OF REG24B ISBEG

11、IN PROCESS (LK, DIN) BEGIN IF LKEVENT AND LK =1 THEN DOUT = DIN; END IF; END PROCESS;END behav 二十四位锁存器仿真波形图如图 3-10 所示： 图(3-10)- 5 -3.二十四位计数器 VHDL 源程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY COUNTER24B IS PORT (FIN: IN STD_LOGIC; CLR: IN STD_LOGIC; ENABL: IN STD

12、_LOGIC; DOUT: OUT STD_LOGIC_VECTOR(23 DOWNTO 0);END COUNTER24B;ARCHITECTURE behav OF COUNTER24B IS SIGNAL CQI: STD_LOGIC_VECTOR(23 DOWNTO 0);BEGIN PROCESS (FIN,CLR,ENABL) BEGIN IF CLR = 1 THEN CQI 0); ELSIF FINEVENT AND FIN =1 THEN IF ENABL = 1 THEN CQI = CQI + 1; END IF; END IF; END PROCESS; DOUT C

13、LK1HZ, CNT_EN = TSTEN1,RST_CNT = CLR_CNT1, LOAD = LOAD1); U2: REG24B PORT MAP(LK = LOAD1, DIN = DTO1, DOUT =DOUT); U3: COUNTER24B PORT MAP(FIN = FSIN, CLR = CLR_CNT1,ENABL = TSTEN1, DOUT = DTO1);END struc;频率计顶层设计仿真波形图如图 3-12 所示： 图(3-12)四四 调试过程、测试结果及分析调试过程、测试结果及分析（一）（一）六位十进制频率计的调试过程、测试结果与分析六位十进制频率计的调

14、试过程、测试结果与分析 打开六位十进制频率计的工程 TOP，将输入、输出信号锁定在芯片的引脚上，确定锁定引脚编号后进行引脚锁定操作。- 7 - 图 4-1 引脚锁定对话框引脚锁定完成后对配置文件进行下载 图 4-2 配置文件下载 对话框调试过程：（1）测频控制电路调试:观察输出的波形。enb 输出的是时钟信号 clk 的 16 分频信号，而清零信号 clr 和锁存信号输出的都是时钟信号 clk 的二分频信号。（2）计数器电路调试：观察输出波形，使能信号 enb 为高电平 1 时开始计数，时钟信号出现上升沿，输出信号 q 自加一，当计满 9 时，进位信号 cout1 产生1 段高电平，当清零信号

15、 clr 为高电平 1 时，输出 q 清零，使能信号为低电平0 时，输出 q 停止计数。- 8 -（3）综合电路调试：观察波形图，实验设置的被测信号 clk1 与对比信号 clk的比为 10:1，输出 a 从 000000 计数到 000080，以此循环计数，锁存信号 b 一直处于 000080。在源程序的编写过程中，由于语句遗漏、单词拼写错误、分号遗漏这些因粗心大意引起的错误，而导致一些不必要的错误。表表 1 六位十进制频率计六位十进制频率计的测试结果的测试结果分析：分析：（1）测频控制电路中计数器时钟信号 enb、计数器清零信号 clr 和输出锁存信号 lock。首先是 7493 这个器件

16、，可以相当于 4 个二分频电路，QA 是二分频、QB 是四分频、QC 是八分频、QD 是十六分频，所以 QD 端产生的信号频率就是计数器使能信号的频率。锁存信号 lock 就是当计数器计满一个周期时锁存计数结果，锁存信号频率也要和计数器周期频率保持一致。而清零信号仅仅在计数初期出现一段清零。（2）计数器电路满足的就是计数功能，当时钟信号 clk 出现上升沿，并且计数器使能信号 enb 为高电平时，计数器自加 1，当使能信号为低电平 0 时，停止计数，并且保持不变；当清零信号 clr 为高电平 1 时，计数器清零。当计数器计满 9 时，进位信号出现高电平 1。（3）综合电路要求就是能够对频率进行

17、循环计数。实验结果与真实值存在 8 倍的关系，这于实验中所选的器件有关系，在上面所讲的 7493 的作用，而计数器的使能信号就是时钟信号 clk 的十六分频信号 QD，而能够计数的信号又是使能信号的一半，所以实验结果与真实值存在 8 倍的关系。（二）（二）六位十进制频率计扩展功能的调试过程、测试结果与分析六位十进制频率计扩展功能的调试过程、测试结果与分析调试过程：把测频控制电路进行改进或者更换，改进就是将 CNT_EN 的输入设置为：，更换就是换成如图 2 所示的电路。其他调试过ABCDQQQQENCNT_程都保持不变。 表 2 六位十进制频率计的测试结果CLK1=1Hz(测试门限为 8s)c

18、lk1Hz10Hz100Hz1kHz10kHz100kHz测试结果880800800080000800000- 9 -分析：分析：把 CNT_EN 的输入设置为：，这样就把时钟信ABCDQQQQENCNT_号 clk 与计数器使能信号 enb 之间的频率比值定为 1：0.5,然而实现计数的使能信号与时钟信号的频率比值为 1:1。（三）（三）六位十六进制频率计的调试过程、测试结果及分析六位十六进制频率计的调试过程、测试结果及分析打开目录工程，将输入、输出信号锁定在芯片的引脚上，确定锁定引脚编号后进行引脚锁定操作。图 4-2 引脚锁定对话框CLK1=1Hz(测试门限为 1s)Clk1Hz10Hz1

19、00Hz1kHz10kHz100kHz测试结果110100100010000100000- 10 -引脚锁定完成后对配置文件进行下载： 图 4-3 配置文件下载对话框调试过程：（1）测频控制调试:波形显示时钟使能信号 cnt_en 和输出锁存信号 load 都是时钟信号的二分频信号清零信号 rst-en 也按规律显示。(2)24 位锁存器调试：波形显示时钟信号 lk 出现上升沿时，就把此状态下的计数器的值赋给输出 dout 信号。（3）计数器调试过程与原理图中的计数器相似，唯一的区别就是当计数器计满F 时，进位信号才会出现高电平，其他的调试过程都一样。（4）顶层电路调试：设置时钟时，被测信号的

20、周期 clk1 与对比信号 clk 的周期比是 10:1。结果显示的数据用十六进制来显示。在这些调试过程中出现的问题，比如原理图连线出现短接、导线接触不良、license 参数、而导致的一系列错误。通过耐心解决，最终达到了实验要求。 表 3 六位十六进制频率计的测试结果分析：（1）测频控制电路输出的 3 个信号必须满足要求。程序实现的就是两个功能，二分频和产生计数器清零信号，若时钟信号 clk 和时钟使能信号 enb 都为低电平 0 时，则产生的清零信号 clr 为高电平 1，否则为低电平 0。（2）锁存器的作用就是将计数器的数据锁存到输出信号 dout 中，当锁存信号出现上升沿时，将此刻的计

21、数器的数据赋给输出信号 dout，其他时刻保持不变。（3）计数器的功能和原理图中的计数器功能几乎一样，只是计数显示方式不同，原理图是十进制计数显示，VHDL 程序是十六进制计数显示；第二就是进位不同，原理图是满 9 才出现高电平进位信号，VHDL 程序是满 E 才出现高电平进位信号。其他原理都相同。(4)顶层电路调试：观察波形图，实验设置的被测信号与对比信号的比为10:1，因此输出为 00000A。CLK1=1Hz(测试门限为 1s)clk1Hz10Hz100Hz1kHz10kHz100kHz1MHz2MHz4MHz测试结果1A643E82710186A0F42401E84803D0900-

22、11 -五五 课程设计体会课程设计体会 在一个多月的 EDA 课程学习中我收获诸多。在这次课程设计中我主要负责电路图的构建和 EDA 硬件实验部分，期间我和搭档也遇到许多问题，在老师和同学的指导和帮助下，自身的努力下最终得到解决。此次设计进一步加深了对 EDA 的了解，让我对它有了更加浓厚的兴趣。特别是当每一个实验成功时，心里都很开心。但是在编写顶层文件的程序时，我和搭档遇到了不少问题，特别是各元件之间的连接，以及信号的定义，总是有错误，在细心的检查下，终于找出了错误所在。在波形仿真时，也遇到了一点困难,想要的结果不能在波形上得到正确的显示:在设定输入的时钟信号后，数字秒表开始计数，但是始终看

23、不到秒和小时的循环计数。后来，在数十次的调试之后，才发现是因为输入的时钟信号对于器件的延迟时间来说太短了。经过屡次调试，终于找到了比较合适的输入数值。在器件的选择上也有一定的技巧，只有选择了合适当前电路所适合的器件，编译才能得到完满成功。在硬件测试时，实验箱连线时 由于所选连线中有坏掉的线，通过万用表耐心逐一排查连线，最终找出错误所在。 回首这次课程设计的学习，过这次课程设计使我明白理论与实际相结合的重要，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从而提高自己的实际动手能力和独立思考的能力。同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不

24、够牢固。总而言之，这次设计的还是比较成功的。在设计中遇到了很多问题，最后在老师的辛勤的指导下，终于游逆而解。团队协助精神很重要，遇到了问题我和搭档并不是互相埋怨，而是仔细分析问题，互相鼓励研究，使任务完成的比较顺利。不仅学到了不少知识，而且锻炼了自己的能力，使自己对以后的路有了更加清楚的认识，同时，对未来有了更多的信心。六六 参考文献参考文献王锁萍. 2000. 电子设计自动化（EDA）教程. 成都：电子科技大学出版社边计年，薛宏熙译. 2000. 用 VHDL 设计电子线路. 北京：清华大学出版社彭介华 电子技术课程指导.1997. 北京：高等教育出版社王锁萍. 2000. 电子设计自动化（EDA）教程. 成都：电子科技大学出版社潘松 2000 . VHDL 实用教程 . 出版社: 电子科技大学出版社徐志军，徐光辉. 2002. CPLD/FPGA 的开发与应用. 北京：电子工业出版社