脉冲成形滤波器的设计.doc

《脉冲成形滤波器的设计.doc》由会员分享，可在线阅读，更多相关《脉冲成形滤波器的设计.doc（17页珍藏版）》请在装配图网上搜索。

1、分类号 论文选题类型 U D C 编号 本科毕业论文（设计）题 目 脉冲成形滤波器的设计 院 （系） 物理科学与技术学院 专 业 电子信息科学技术 年 级 2007级 学生姓名 张 力 学 号 2007213154 指导教师 楚育军 二一一 年 五月2华中师范大学学位论文原创性声明本人郑重声明：所呈交的学位论文是本人在导师指导下独立进行研究工作所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。本人完全意识到本声明的法律后果由本人承担。学位论文作者签名： 日期： 年 月 日学位论文版权使用授权书本学位论文作者完全了解学校有关保障、使用学位

2、论文的规定，同意学校保留并向有关学位论文管理部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权省级优秀学士学位论文评选机构将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。本学位论文属于1、保密 ，在_年解密后适用本授权书。2、不保密 。（请在以上相应方框内打“”）学位论文作者签名： 日期： 年 月 日导师签名： 日期： 年 月 日13目录内容摘要1关 键 词1Abstract1 Key Words 1 1引言 22基带脉冲成形滤波的基本原理和设计方法3 2.1基本原理3 2.2 Matlab设计与仿真53基带脉冲成形滤

3、波器的FPGA实现方法8 3.1查表法基本原理 8 3.2实现结构 8 3.3 quartus仿真结果104结论11参考文献 11 致 谢12内容摘要： 基带成形滤波器是全数字调制器的重要组成部分之一。成形滤波运算是调制过程中运算量较大的部分，高效的实现成形滤波对提升调制器的性能有着重要的意义。本文首先介绍基带脉冲成形滤波器的基本原理，然后介绍采用Matlab设计成形滤波器的方法和仿真结果，最后给出使用查找表在FPGA上实现基带脉冲成形滤波器的设计方法。关 键 词：脉冲成形滤波器； Matlab； 查表法； FPGA；信号处理Abstract： Baseband pulse forming d

4、igital filter is one of the important component of the modulator. Forming filtering operation is a process of complicated computation, the highly effective realization forming part of the performance of the filter ascend modulator has an important significance. This paper first introduces the basic

5、principle of baseband pulse forming filter, and then introduces the design method of forming filter by Matlab and gives the simulation results, finally introduces the realization method based on FPGA look-up table .Key words：Pulse forming filter ；Matlab；Look-up Table；FPGA；Signal processing 1 引言在数字通信

6、系统中，基带信号进入调制器前，波形是矩形脉冲，突变的上升沿和下降沿包含高频成分较丰富，信号的频谱一般比较宽，通过带限信道时，单个符号的脉冲将延伸到相邻符号的码元内，产生码间串扰，增大了接收机在接受一个码元时发生错误的概率。因此在信道带宽有限的条件下，要降低误码率、提高信道频带利用率，需在信号传递前，对其进行脉冲成形处理，改善其频谱特性，产生适合信道传输的波形。早期的脉冲成形滤波器设计时在频域上进行的，其方法是根据一个要求成形的频谱，寻找一个普通滤波器来近似，然后用幅度均衡和群延时网络来校正，结构相当复杂，效果却不理想，对时域波形不能在设计中加以严格控制。随着数字信号处理技术和超大规模集成电路的

7、发展，用数字方法在时域实现基带脉冲成形的方法得到广泛应用。数字系统中常用的的波形成形滤波器有平方根升余弦滤波器、高斯滤波器等，实现方法有卷积法和查表法。卷积法的原理，是用一系列乘法和加法对信号进行流水线运算，需要消耗大量的乘法器和加法器，设计较复杂，并有一定的延时。文献12提出了一种分布式算法的设计结构，将传统的乘法运算和累加运算加以改进，转变为移位、累加运算，降低了硬件消耗，当运算数据的字宽较小时，极大的降低了硬件电路的复杂度，提高了响应速度；但当运算数据的字长较长时，则需要更多的移位迭代运算而不适合高速处理的需求。文献10提出了采用滤波器的多相结构与改进DA算法相结合的一种设计方法，当考虑

8、ISI码元数目较多时，需要的ROM表个数就会增多，访问ROM所需的地址产生电路就会变得复杂。文献5采用了存储器分割技术，可以降低ROM单元的数量，但是以增加系统的复杂性与响应时延、信号毛刺为代价的。文献10,11在滤波器设计时采用了CSD编码，虽然减少了乘法运算，但是需要设计CSD编码解码电路。本文采用二进制基带信号的连续查表法实现在FPGA上完成信号的脉冲成形，原理是预先将所有可能的成形后的基带波形样本存入ROM，根据输入序列，从ROM中查找对应输出波形，这种方法简单直观、速度快，且当码间样点增加时，仅增长地址电路即可，不影响运行时间，可在一定的精度内高效的实现脉冲成形滤波。通过软件仿真波形

9、与理论相比较，确实可以达到预期的脉冲成形效果，证明该方法现实可行。2 基带脉冲成形滤波器的基本原理和设计方法2.1 基本原理脉冲成形滤波器首先要使波形平滑，即使脉冲突变的上升沿和下降沿平缓，频带外的频率衰减加快。根据乃奎斯特定理1，为使信号基带传输时无码间串扰，系统冲击响应必须满足 （1）其傅氏变换应满足 （2）在实际系统中，信带传递函数由发送滤波器、信道和接收滤波器组成，即，若在设计过程中把传输信道看成理想信道，即=1。只要求特定时刻的波形幅值无失真传送，而不必要求整个波形无失真。根据乃奎斯特第一准则，如果信号经传输后整个波形发生了变化，只要其特定点的抽样值保持不变，那么用再次抽样的方法，仍

10、然可以准确无误地恢复原始信号。满足乃奎斯特第一准则的滤波器有无穷多种，为了满足无码间干扰并实现发射机和接收机的匹配，发射端的脉冲成形滤波器可选择平方根升余弦滤波器，传递函数表示式为 （3）T为输入码元的周期，为滚降系数，取值为。滚降系数影响着频谱效率，越小，频谱效率就越高，但越小时，升余弦滚降滤波器的抽头系数也越多，设计和实现比较困难，而且当传输过程中发生线性失真时产生的符号间干扰也比较严重。在无码间串扰条件下所需带宽 W 和码元传输速率 Rs 的关系一般为：W=1/2(1+)Rs。在实际工程中，的范围一般定在 0.150.5 之间。记，平方根升余弦冲击响应的表达式为 （4）滚降系数分别为0，

11、,05,1的平方根升余弦滤波器冲击响应波形和频谱如图1和图2所示： 图1 平方根升余弦滤波器冲击响应波形 图2 平方根升余弦滤波器的频谱需指出，升余弦滤波器的严格限频特性，是物理不可实现的，然而由于升余弦滤波器频率特性的平滑性，使得有可能物理可实现滤波器近似实现此频率特性，所以在限带数字通信系统中广泛采用 的升余弦滤波器。若取冲击响应截断时间为8T，此时滤波器的长度适中且截断误差很小；每T内采样点为8个。为确保采用后的保持第一类线性相位，舍去样点，同时对右移4个点，采用中，采样间隔为，设发送端传递的二进制数据是，则发送滤波器的输出波形函数表示为： （5）当前传递信息时刻对应的波形上升沿y1.8

12、分别由，线性表示，即. （6）.2.2 Matlab设计与仿真随着Matlab通信工具箱和信号处理工具箱的不断完善，使得通信系统的仿真能够用计算机模拟实现，免去了构建实验系统的不便，而且操作简便，只需输入不同的系数就能得到不同情况下系统的性能，从而方便的是设计达到最优化。Matlab设计滤波器的步骤如下：（1）根据工程实际的要求确定滤波器的技术指标和相关参数。（2）按照（1）中的技术指标，建立数字滤波器模型。由于FIR 滤波器具有稳定、线性相位特性、系数对称、只包含实数算法，不涉及复数运算等突出优点，非常适合相移调制，并且窗函数法设计简便，因此使用的脉冲成形数字滤波器设计选用了窗函数法设计FI

13、R 滤波器。根据给定的滤波器技术指标，选择滤波器长度N 和窗函数 (n)，使其满足所要求的指标。采用Matlab工具箱中专门用于升余弦FIR滤波器的指令NUM, DEN = RCOSINE(Fd, Fs, TYPE_FLAG, R)，返回一个具有升余弦过渡带的低通线性相位FIR 滤波器，截止频率是Fd，滚降系数为R，采样频率为Fs，TYPE_FLAG规定设计的是规范的升余弦滚降滤波器（normal），还是平方根升余弦滤波器（sqrt），用整数的参数DELAY设定延时。（3）验证设计的滤波器是否符合要求。通过指令freqz（NUM, DEN，1）的到滤波器的幅频特性和相频特性，如图3所示，阻带最

14、小衰减为10dB，满足设计要求。图3 滤波器的幅频特性和相频特性 建立M-FILE，对滤波器进行仿真，代码如下：%设置参量，采用8倍采样速率，滚降系数为0.5Fd=1; Fs=8; Delay=3; R=0.5;%建立升余弦滚降滤波器yf,tf=rcosine(Fd,Fs,fir,R,Delay);%画图得到升余弦滚降滤波器波形figure(1)plot(yf);grid;xlabel(Time);ylabel(Amplitude); title(升余弦滚降滤波器);%输入随机序列x=randint(100,1)*2-1;%原始输入信号为+1，-1码xt=zeros(1,800);xt(1:8

15、:end)=x;y=filter(yf,tf,xt);yt=y(size(yf)+1)/2:8:end);%画出原始信号波形figure(2);stem(x(1:40); title(原始信号) %画出将原始信号内插后通过升余弦滚降滤波器后的输出figure(3); plot(y(1:100); title(滤波后输出)grid;%画出将图6抽取后输出波形figure(4) stem(yt(1:40);grid; title(抽取后输出)得到结果如图4为升余弦滤波器冲击响应波形，图5为原始输入信号，图6为滤波器输出，图7为滤波器输出抽取后输出波形。图4 升余弦滤波器冲击响应波形 图5 原始输入

16、信号图7 滤波器输出抽取后输出波形图6 滤波器输出由图6可见，该信号通过该滤波器可以使波形平滑，有效的改变突变的上升沿和下降沿，消除波形中的高频成分，从而达到降低码间串扰的可能性、提高频带利用率的效果。比较图5和图7,两者仅存在一定的延迟。恢复了原始信号，选择合适的抽样时刻可以消除码间干扰。3.基带脉冲成形滤波器的FPGA实现方法3.1 查表法基本原理所谓查表法，就是将滤波器的系数事先存入ROM中，工作中根据输入序列查询对应的系数相加输出，不需乘法计算。这样得到的结果和通过卷积得到的结果是一致的。以八倍采样为例，信号“1”采样后得到“1111 1111”，信号“0”采样得到“0000 0000

17、”，由于FIR是有限冲击响应滤波器，对有限长的输入信号，通过与滤波器冲击响应卷积得到的输出信号一定是有限长的。虽然这个输出的信号长度要大于输入信号的长度，但由于其有限长的特性，使某一时刻的输出仅由前面若干个输入信号决定，这若干个输入信号的组合式有限多个，所以在某一时刻的输出波形也是有限个，可以一一算出。该结构实现简单,所需资源较少。只要将系数ROM中的内容稍作改动,完全可以实用于其它任何类型的滤波器。3.2 实现结构脉冲成形滤波器的实现采用的查表法结构如图5所示，串行的输入信号采样后的序列进入由触发器组成的8位移位寄存器，采样时钟周期为T/8，即每符号的采样次数为8。ROM0ROM7里存放的内

18、容为h(1) h(8), ,h(57) h(64)与216的乘积，用二进制补码表示。表1为由matlab计算得到归一化的平方根升余弦滤波器系数hn。由触发器内内容控制是否将对应ROM的值输入累加器，该位是1则输入累加器，0则不进入累加器，然后由累加器输出16位的y（n）。8个采样周期后，新的带成形数据从低位移入8位移位寄存器，即一个码元持续的时间有8个相应状态输出。串入数据时钟触发器D0触发器D1触发器D7ROM0ROM1ROM7地址发生器锁存器锁存器锁存器时钟累加器输出图8 脉冲成形滤波器的实现所采用的查表法结构表1 平方根升余弦滤波器的64个hnhn 值hn 值hn 值hn 值1，64-0

19、000 002 1359，560O01 143 27917，48- 00l3 952 50525，400088 917 4922，63-0000 260 45510，550O06 630 61218，47- 0046 308 47626，390234 615 884 03，62- 0000 809 61111，540013 880 64819，46-0082 303 06927，380403 618 8564，61-0O01 658 14212，530021 653 66020，45-0114 696 20328，370580 185 884 05，60- 0002 659 331 113，5

20、20027 860 07021，44-0134 2O1 22929，360745 562 3486，59-0003 461 19814，510029 792 44222，43-0130 815 71430，350880 695 4687，58-0003 514 48215，500024 643 70023，42-0.095 621 35731，340969 196 9588，57- 0002 167 52116，490010 266 82524，41-0022 744 88032，331000 000 0003.3仿真结果Quartus仿真结果如图6所示，采样时钟周期为1.25ns，码元周期为

21、10ns，一个码元持续时间内系统有8个样点输出。输出波形不改变输入波形所携带的信息，仅有一定的时延。脉冲波形经过该滤波器可以明显使波形平滑，有效的改变突变的上升沿和下降沿，消除波形中的高频成分，从而达到降低码间串扰的可能性、提高频带利用率的效果。图9 quartusII仿真结果4.结 论本文分析了数字通信中基带脉冲成形滤波器的原理和运算方法，得出了它的查表结构，采用连续的地址映射，设计出了一种适合FPGA实现的方法。该方法实现简单，仅需要一定的ROM资源，运行速度达到了最优，当截断码元数目增多或码内采样点数目增加时，仅通过改变地址移位寄存器的长度或计数器的长度和ROM的数量即可，不会增加电路设

22、计的复杂度和运行时间。而且对参数稍做修改，就可以实现同种类别的各种滤波器，适用性极佳。仿真结果表明基于查表法的基带数字脉冲成形滤波器的性能优越，能适应各种实际要求。参考文献：1周炯磐，庞沁华，续大我，通信原理（合订本） 北京邮电大学出版社.2严 城. 基带脉冲成形数字滤波器的MATLAB设计与DSP上的实现.西安：西安电子科技大学.3罗常青，沈业兵，王爱华. 基带内插脉冲成形滤波器的FPGA实现.北京理工大学信息科学技术学院.4赵林军. 根升余弦脉冲成形滤波器FPGA实现, 陕西 汉中：陕西理工学院.5王建新，蒋立平，吉训生，陈小梅. 基带成形滤波器的FPGA实现.南京: 南京理工大学.6孙肖

23、子，任爱锋，郭万有，孙 波，温玉屏. 基带信号数字滤波器的FPGA实现.西安：西安电子科技大学电子工程学院7卢莹莹，潘长勇. 高阶平方根升余弦滚降滤波器的FPGA实现. 北京:清华大学电子工程系.8文安平. 平方根升余弦滚降数字滤波器的设计与实现.武汉: 武汉科技大学信息科学与工程学院. 9 李殿为，马永奎.基于FPGA和高速数模转换器的脉冲成形.哈尔滨：哈尔滨工业大学.10张会生，王效洪，耿光辉. 基于FPGA实现根升余弦滤波器的设计.西安：西北工业大学电子信息学院.11 张维良，郭兴波，潘长勇.平方根升余弦滚降FIR数字滤波器的设计. 电讯技术，2002，42(6)：515512 魏灵，杨

24、日杰，崔旭涛.基于分布式算法的数字滤波器设计.海军航空工程学院信息融合研究所致 谢此篇论文得以完成,首先要感谢楚育军老师的细心指导。从最初的定题，到资料收集，到写作、修改，到论文定稿，她给了我耐心的指导和无私的帮助。为了知道我们的毕业论文，放弃了自己的休息时间，这种无私奉献的敬业精神令人钦佩，在此我向她表示我诚挚的谢意。感谢各位任课老师和同学们在这四年来给我的指导和帮助，让我在华中师范大学物理学院这个大舞台上得到获取知识、锻炼能力、完善自我的机会，正是由于你们，我才能在各方面取得显著地进步并顺利的完成学业。在此文即将完成之际，我衷心的感谢在此过程中帮助过我的每个人，在这里请接收我最诚挚的谢意！由于时间仓促、自身等原因，文章错误疏漏之处在所难免，恳请各位老师斧正。