埋置无源元件和有源元件技术开发现状和发展趋势

《埋置无源元件和有源元件技术开发现状和发展趋势》由会员分享，可在线阅读，更多相关《埋置无源元件和有源元件技术开发现状和发展趋势（12页珍藏版）》请在装配图网上搜索。

1、埋置无源元件和有源元件技术开发现状和发展趋势2009年JPCA最热门的是那些埋置（嵌入，内藏）无源器件（embedded passive devices，EPD）和埋置有源器件（embedded active devices，EAD），并实现3D封装的展位。许多大型印制线路板制造商和与之相配的二线厂商都针对印制线路板埋置元器件技术和产品发表了推介演讲。自20世纪60年代提出的元器件嵌入印制线路板概念之所以在40余年后发生技术“爆发”，主要基于下述几个原因：必要性。便携设备的大量出现需要进一步轻薄短小化，提高封装密度；高频应用需要短布线，减少寄生效应；高可靠性要求少焊点，牢固键合。可能性。多层基

2、板的发展提供了合适的载体；高密度封装实践（特别是3D封装）积累了有益的经验；微互联技术的发展提供了足够的技术支撑。现实性。简约工艺的采用提高了生产效率，降低了成本，而且提供了可靠的质量保证。针对埋置无源元件和有源元件的技术开发现状和发展趋势，作简单介绍。1 元器件嵌入基板技术的提出、实现和发展1.1 开发历史和现状20世纪80年代后期，以美国为中心，藉由在印制板内部形成电阻及电容，开始了代替传统片式元件的埋置方式的探索。当时的应用对象是针对微机等中，为了确保信号的匹配性，需要采用大量的终端电阻及旁路电容。采用埋置电子元器件的安装价格及库存管理价格；由于电子元器件在印制线路板内部形成，可在表面安

3、装另外的部件，由此可提高整体实装密度；由于焊料键合点数减少，可提高焊料（特别是无铅焊料）键合的可靠性等。此后，伴随着电子回路的高速化，有源元件与无源元件之间回路部分产生的浮游（寄生）电感问题日益凸现。由于三维元器件配置可有效缩短回路长度，因此元器件嵌入技术从20世纪90年代后半期重新引起人们的关注。实际上，关于有源芯片嵌入印制板的概念，早在1968年就由Philips公司以专利的形式提出。但是，受到当时的技术所限，难以做进一步的开发。20世纪90年代后半期，芬兰工业大学的研究组以“Integrated Module Board”的名称发表了他们的研究成果。几乎在同一时期，柏林工业大学和夫琅和费

4、（Fraunhofer IZM）的研究组开发出称之为“Chip in Polymer（CIP）”和“Flip Chip in Flex（FCF）”的更进一步的埋置技术。在欧洲，过去几年中一直在进行关于印制板内部直接埋置芯片，以实现系统级功能集成可能性的研究。欧盟向“HIDING DIES”和“SHIFT”计划提供经费资助，使业界和学会的专家组成各种各样的组合，通过形成合作伙伴，构成高度集成的稳定的技术平台。通过埋置元器件实现系统级功能集成的优点是：（1）布线简化，长度缩短；（2）焊点数量减少，可靠性提高；（3）寄生效应减少，电气性能提高。然而，在日本，上述问题没有像欧、美那样表面化，而且仅限定

5、在电阻和电容的形成技术及材料等，加之受专利限制，从而没有被注目。但是，进入21世纪，由于信号高速化、小型化要求的部件实装密度的提高，机器设备、电子部件厂商以及印制线路板厂商等都对元件嵌入技术给予密切关注。在日本，不仅像美国那样在印制线路板内部形成部件功能，而且开发了将现有的片式元件嵌入印制线路板的工艺，进一步，不仅是无源元件嵌入，还开发了有源元件（LSI等）的嵌入技术。在美国，一般称部件嵌入技术为EPD（Embedded Passive Devices，无源部件埋置），而在日本，部件嵌入还包括有源器件嵌入EAD（Embedded Active Devices，有源器件埋置）的概念。在日本，在限

6、定的手机模块部件及主板中，采用埋置半导体元件的方式始于2003年。2006年，用于手机单段调谐（one-seg-tuner）等模块部件的，采用埋置半导体元件方式的基板实现量产化。至此，元器件嵌入技术正式登场。关于部件嵌入技术，欧、美及台湾地区，还有日本，都是作为财团支持的活动而进行研究开发的。特别是在欧洲，作为由欧盟（EU）及欧洲纳米电子学创新咨询委员会（ENIAC）提供资金资助的项目，正在进行将MEMS及无源器件、天线及半导体等埋置印制板中的技术开发。而且，针对手机的薄形化，藉由挠性印制电路板的积层，在其内部埋置半导体及IPD（Integrated Passive Devices，被集成的无

7、源器件）的研究开发项目分别在德国的Fraunhofer IZM，比利时的IMEC及法国的Leti等研究机构进行。美国的手机厂商，采用埋置无源元件的机种已实现量产，而台湾的印制线路板厂商向其提供埋置电阻及电容等的嵌入式印制线路板。而且，台湾工业技术研究院电子与光电研究所与Franhofer IZM通过联合研究，共同开发埋置半导体元器件的嵌入型印制线路板，研究成果可由参加Advanced Packaging Technology Alliance（先进封装技术联盟）供应链的34个公司实现产业化。与海外依靠代表性研究机构进行嵌入部件技术开发的情况相比，日本的技术开发多为民间水平，或私有企业水平，再加

8、上研究人员及研究设备不足，资金资助也相当有限，但这些企业的研究开发卓有成效。表1以元器件埋置技术开发财团及资助项目为例，列出世界各国的开发状况。表1 元器件埋置技术开发财团及资助项目典型实例国家和地区开发财团和研究机构目的应用产品参加企业美国Advanced Embedded Passives Technology以FR-4基板及高周波基材为对象的，埋置元器件用材料、工艺技术、设计标准、价格模型及高周波模拟模型开发手机，汽车等Nortel，Delphi，HP，NIST，Merix，Dupont，ESi，MicroFab，Foresight，MacDermid，IPC，Cadence，NCMS芬

9、兰Integrated Module Board埋置有源器件、无源器件的印制线路基板开发手机，手表，智能卡Helsinki University of Technology，Imbera德国Fraunhofer IZM低价格、高密度挠性印制线路板中埋置有源/无源部件的开发SHFT（Smart High-Integration Flex）手机，智能卡Nokia，Thales，Freundenberg，Hightec MC，IMEC，Technology University of Berlin，Fraunhofer IZM埋置有源器件的嵌入技术开发Chip in Polymer16个SRAM芯片

10、嵌入ILFA，Andus，DIEHL，Wurth Electronik，Fraunhofer IZMDRAM挠性基板内嵌入DRAM Module50 m DRAM芯片的模块在基板中嵌入Infineon，Fraunhofer IZM有源器件嵌入大型印制线路板工程的开发Hiding Die向大型印制线路板的有源器件嵌入Nokia，Datacon，AT&S，Philips，IMEC，Technisch Universitat Berlin，Fraunhofer IZM法国LETI嵌入有源器件的开发Micro pipe Cooling，Micro Battery埋置用基板（substrate）手机，其

11、他Liten，LETI，CEA比利时IMEC嵌入有源器件/天线的开发Chip-in-board，Chip-in-Flex手机，RF天线模块Alcatel，Nokia，National Semiconductor台湾地区Advanced Packaging Technology Alliance先端半导体封装的开发（含元器件嵌入技术）存储器模块蓝牙模块其他TSMC，UMC，MXIC，ASE，OSE，SPIL，ChipMos，MEGIC，Compeq，Nanya，Unimicron，PPT，Mitac，FoxConn，Tong Hsing，Quanta，Arima，Wistron等34家厂商，工业

12、技术研究院日本SIPOS（System Integration Platform Organization Standards）天线嵌入高周波电子设备的开发手机，SiP，其他九州，京SLC，平井精密，他EWLP财团在印制线路板内埋置WL-CSP的嵌入技术的开发手机，SiP，其他计算机，日本，京SLC，新光电气工业，TNCSi，他1.2 EPD/EAD技术的开发背景进入21世纪，受宽带通信技术支持的便携电子产品迅速普及。如图1所示，支撑20世纪后半期的依靠数字回路的有线信息传输，正逐渐过渡到依靠模拟混合信号的无线信息传输。因此，在电子设备系统内，相对于有源器件个数的无源器件的数量明显增加。例如，

13、对最近的手机来说，在总的电子元器件数量中无源元件的数量已达到接近95%。应此需要，近年来人们一直对无源元件的阵列化、网络化、高集成化，进而对嵌入无源元件乃至无源器件的EPD印制板进行积极开发，因为这对于系统电子设备的小型、轻量、薄型化是必不可缺的。21世纪初期超级计算机/主机20世纪后半期超级计算机/主机数字逻辑回路有线信息传输模拟混合信号回路无线信息传输 无源元件的数量 进一步增加（无源元件+有源元件）总元件的数量 80%95%阵列化网络化高集成度无源元件化嵌入无源元件的印制线路板：EPD（Embedded Passive Devices）无源元件无引线连接无凸点连接嵌入有源元件的印制线路板

14、：EAD（Embedded Active Devices）有源元件MPU：内部时钟频率20GHz高周波模拟元件数GHz数十GHz高速/高周波元件的出现图1 EPD/EAD技术开发的背景进入21世纪，陆续出现高速元件，到2005年已出现内部时钟频率达20GHz的超高速元件。但是，Intel公司已放弃4GHz的超高速MPU（micro processor unit）的开发。这是因为，相比于推进MPU芯片单体的高速化的努力，采取并行数据处理传送方式，对于高速的大量信息的传输更为有利，而将来的利用5.8GHz带域的AHS（Advanced cruise-assist highway system，高速

15、公路先进巡视协助系统），以及在防止汽车碰撞回路装置的自动雷达传感器等中，更是需要70 GHz100 GHz的高速器件。图2表示电磁波应用进一步向高频方向发展。3 MHz30 MHz300 MHz3 GHz30 GHz300 GHzHF短波VHF超短波UHF超超短波SHF微波EHF毫米波亚毫米波短波播放船舶通信航空无线FM播放电视播放航空无线袖珍电话电视播放汽车用电话海事卫星通信个人无线（手机）微波中继卫星通信卫星播放各种雷达中央防灾无线简易无线各种雷达大气观测雷达通信障碍对策TV重影现象列车无线/航空无线FWA下一代无线LAN无线LANETC（高速交通管理系统）雷达伪像对策航空雷达船舶雷达防止

16、碰撞雷达评价设备EMC电波暗室（EMI/EMS）天线评价暗室噪声防止对策个人电脑/周边设备PHS/手机RFID光传输装置/微波通信设备图2 电磁波应用进一步向高频方向发展上述高速器件的封装必须采用全新的方式，目前正从无引线到无凸点，进一步向EAD方式进展。所谓EAD技术，是在印制线路板中嵌入有源器件，藉由z轴方向而非x-y轴方向实现连接，从而可使布线长度无限地缩短，使布线寄生电感极大地降低。依靠这种三维封装结构，以便携电子产品为代表的IT时代得以过渡到ubiquitous社会（网络社会）时代。因此，EPD、EAD技术具有划时代的意义。2 嵌入式基板的分类及其特征2.1 分类方法图3表示元器件嵌

17、入（埋置）技术的分类方法和种类。无源器件（又称被动、受动器件）有源器件（又称主动、能动器件）按嵌入元器件的种类分类现有元器件埋入基板中（拿来嵌入型）在基板制作时，将元器件（无源器件）做在其中（制作嵌入型） 按嵌入技术分类带有凸点的裸芯片封装按嵌入有源器件（半导体）的形态分类WLPWLP以外焊料连接（钎焊）导电性树脂浆料等铜直接连接按嵌入连接技术分类图3 元器件嵌入（埋置）技术的分类方法和种类按嵌入元器件的种类，分为无源器件（又称被动、受动器件）嵌入和有源器件（又称主动、能动器件）嵌入。其中，作为有源器件的半导体芯片（或以封装形式）嵌入技术更受注目。按嵌入技术，分为现有元器件埋入基板中（拿来嵌入

18、型），和在基板制作时，将元器件作在其中（制作嵌入型）的两种类型。前者多用于有源元件，后者多用于无源元件。即使嵌入有源元件的场合，作为半导体芯片而制作的元件也应该做成容易埋置的形态，以便嵌入基板中。在多数情况下，半导体芯片的端子要加工成某种形式的凸点，而且芯片表面要采用再钝化层（使用聚酰亚胺，PBO，BCB等）加以保护。关于这些端子与基板布线间的连接，有焊接连接和利用导电性树脂（粘结剂）的方法，以及利用与基板布线铜电镀层直接接触的方法。利用焊料进行连接的场合，元件一旦进行焊料回流（焊）的表面安装处理，便成为介于基板间的嵌入形态，其结果，实现了元件的埋置，从技术上讲，颇具表面追加加工的意味。因此，

19、元器件埋置所采用的最基本连接技术是焊料连接。现在，业界各公司注力开发的方法，主要不是通过半导体芯片侧的端子来实施焊料连接，而是直接采用与基板的孔化电镀区进行连接的技术。面对这种情况的开发课题是，半导体芯片的凸点区域的材料、构造以及芯片保护材料及构造，从而是埋置场合的基板材料、加工工艺等。被称为EWLP（embedded WLP，埋置型WLP）的方法，是预先将需要嵌入的半导体元件加工成带铜柱型的WLP，它不是搭载用于通常表面安装的焊料球，再经由减薄加工，将其内藏于基板积层（build-up）加工（叠层加工）之前，此后，在绝缘层中开孔，进行布线电镀，再利用上述铜铸面进行直接接触连接，在进行积层化过

20、程中完成EWLP过程，如图4所示。图4 埋置型WLP（EWLP）的形成过程由此制作的EWLP可用于：（1）单体封装，即可作为小型芯片，又可作为多引脚高性能器件来使用；（2）SiP和PoP，前者为系统封装，后者为封装叠层封装的3D封装；（3）模块，元器件埋置型模块等。2.2 无源元器件嵌入（EPD）技术的分类及其特征图5（a）表示无源元器件嵌入（EPD）技术的类型分类及其特征。大体上分为两类，一类是利用市场上现有的陶瓷类标准片式元件，在有机印制板中实现嵌入封装，称其为“拿来嵌入型”。另一类是利用厚膜或薄膜工艺，在有机印制板内部形成具有L、R、C功能的厚膜或薄膜元器件，实现元器件嵌入，称其为“制作

21、嵌入型”。图5 元器件嵌入印制线路板（EPD/EAD）技术的类型分类及其特征在上述第二类机“制作嵌入型”中的厚膜工艺中，又有两种方式。一种是，为了形成电阻膜元件及介电体（电容用）膜元件，利用相应的低温热固化树脂浆料（聚合物型）固化成型的方式；另一种是，利用陶瓷等无机印制板制作中已成功采用的高温烧成浆料（烧成型），在Cu箔上烧成元件后，再利用印制线路板制作工艺而在有机印制板中嵌入的方式。而在上述第二类中的薄膜工艺中，也有两种方式。一种是利用溅射镀膜或真空蒸镀等特殊方式（还包括阳极氧化法及气溶胶沉积法等），直接在印制线路板内层形成L、R、C元件的方式和便于利用印制线路板制作工艺，预先在铜箔上贴附薄

22、膜Ni电膜及薄膜介电体膜，再进行嵌入的方式。“拿来嵌入型”和“制作嵌入型”之间的最主要特征差异是，前者可将市售片式元件“拿来”直接采用，因此作为被动元件的电气特性和可靠性均有保证。也就是说，如果是片式电阻，不仅其电阻值精度，而且额定功率、电阻温度系数等电气特性均有保证；如果是片式电感，不仅其电容量值的精度，而且工作温度范围、耐电压值、频率特性等电气特性均有保证。换句话说，用户从片式元件厂家那里就可以获得性能长期可靠性的担保。类似于GKD（known good die，确保质量芯片），由于是作为KGC（known good component，确保质量组件）而直接利用，因此不需要调整其电气特性的

23、精度，只要按照电子设备系统的电路特性所提出的精度要求，购入相应的片式元件，嵌入有机印制线路板之内即可。这样，就可相当容易地达到用户所要求且在使用条件下有保证的电气特性。后者“制作嵌入型”中，又有厚膜制作和薄膜制作之分。与薄膜制作相比，厚膜制作无论对于形成电阻还是形成电容来说，电气特性范围均较宽。不仅是电阻值或电容值，还包括其他特性，例如从功耗的观点，厚膜制作比之薄膜制作可以对应更大的功率，而且从电容元件耐压的观点，厚膜制作也比薄膜制作更容易形成高耐压的膜元件。但从另一方面讲，从电阻值或电容值的精度观点，薄膜制作比厚膜制作更容易实现高精度。而对于厚膜制作来说，为要形成高精度的无源元件，修边（tr

24、imming）技术的开发必不可缺。2.3 有源元器件嵌入（EAD）技术的分类及其特征图5（b）表示有源元器件嵌入（EAP）技术的分类及其特征。作为有源器件的裸芯片在有机基板内嵌入的技术开发，不少公司正作为探索性课题展开技术开发，但人们对它的期待度有可能超越EPA技术。这是因为，EPA技术最早不是在有机印制板，而是在无机基板陶瓷基板中实现的，追溯起来，对它的开发已有几十年的历史。当然，它是与低温共烧基板（low temperature co-fired ceramics，LTCC）技术同时开发，作为模板而达到实用化的。但是，由于采用玻璃和陶瓷混合物制作LTCC的烧成温度为8001 000，在无机

25、基板这样高的工艺温度下，作为有源元件的半导体芯片难以承受，因此EAD技术不可能实现。看来，EAD技术只能与有机基板的印制线路板技术或积层印制板技术相融合。因此，为满足今后对电子设备高速、高频、多功能化的需求，为无限缩短布线长度，在可以高密度布线的积层板内，嵌入高集成度、多引脚、高速器件芯片的EAD技术开发是必不可缺的。关于EAD的技术分类，也类似于EPD，分为“拿来嵌入型”和“制作嵌入型”两大类。前者“拿来嵌入型”是将有源器件以裸芯片的状态直接安装在印制板内层，完成EAD模块；后者“制作嵌入型”是先制作成与芯片整体尺寸无限接近的封装，在电气检查的同时，经老练排除初期不良品，不仅要确保其DC特性

26、，特别还要确保其AC特性，例如将WL-CSP（Wafer level chip scale package，晶圆级芯片尺寸封装）安装在印制板的内层，完成EAD模块。对“拿来嵌入型”和“制作嵌入型”进行比较，可以看出，前者藉由硅片剪薄，芯片容易做得很薄，从而可形成更薄型的EAD模块，但是，如果使用不能保证为KGD（known good die，质量确保芯片）的裸芯片，由于不能排除初期不良品，作为模块组装后的成品率是一个最令人担心的问题。目前各公司无论采取哪种技术，对不良芯片的返修，重装都难以胜任，看来这是实现产业化的主要障碍。就这一点而言，“制作嵌入型”是将超小型封装嵌入，因此相当有利。如果价格

27、比现在便宜多的KGD裸芯片得以流通，则薄型化和低价格方面的优势将是“拿来嵌入型”望尘莫及。作为参考，图6给出复杂而多样化的实装技术与相应的实装效率（定义为作为有源器件的硅面积之和与实装印制板面积之比），可以看出，利用使无源片式元件与有源器件混载嵌入印制板内的技术，实装效率可达100%以上，由此可实现超高密度嵌入的三维封装。图6 复杂多样化的封装技术形态和封装效率以下主要介绍利用东芝公司于1991年开发，并于1996年达到量产实用化，藉由导电浆料凸块实现层间连接的积层板技术（B2itTM：Buried Bump interconnection technology），经打日本印刷公司（DNP）开

28、发并达到实用化，在上述积层板内层混载嵌入（埋置）无源片式元件/有源器件的EPD/EAD技术（e-B2itTM：embedded B2itTM）。作为有源器件的裸芯片的嵌入（埋置）方式，首先介绍在印制板上形成凸点，再进行压合连接的倒装片（flip chip）安装技术“Boss B2itTM：Bump for flip chip attach formed on the substrate with square B2itTM”，再介绍藉由全球凸点方式进行倒装片（flip chip）的安装技术，最后介绍已经面市的混载嵌入（埋置）的无源片式元件（EPD）和半导体裸芯片器件（EAD）的印制板模块“e-

29、B2itTM：embedded- B2itTM”。3 利用Boss B2itTM倒装片安装方式的有源器件嵌入（埋置）技术由东芝公司开发的B2itTM积层板是利用导电浆料形成的锥形凸块实现层间连接的。在该技术的基础上，可在积层中形成用于芯片连接的凸点，在不对半导体芯片的铝电极进行处理的前提下，利用倒装片（flip chip）压接，即可形成嵌入（埋置）有源器件的EAD模块（e-B2itTM）。图7表示上述B2itTM模块的形成过程。为调整布线板的整体厚度，藉由积层，首先利用传统的通孔电镀（PTH：plated through hole）法形成双面布线板；在另外的Cu箔之上印刷Ag浆料，干燥后形成锥

30、形凸块；再在其上积层半固化片（prepreg），使锥形凸块穿透半固化片；在芯板的上、下方，分别将带锥形凸块的铜箔与之层压，得到表、背面都带有电路图形的四层组合式B2itTM芯板；在该芯板的导体焊盘上印刷Ag浆料，干燥后形成Boss B2itTM安装用的凸点；藉由下填充（under-filling）ACP（anisotropic conductive paste，各向异性导电浆料），使作为有源器件的裸芯片上的Al电极（焊垫）与在布线板上已形成的凸点位置相互对准，利用技术实现倒装片安装；表示双面Boss B2itTM布线板的制作过程，在做好的双面Boss B2itTM布线上，利用芯板印刷法（并不是

31、在Cu箔上印刷凸点，经干燥后形成，而是在芯板上与导体焊盘相对应的位置印刷凸点，经干燥后形成），印刷比芯片厚度更高，体积更大的导电性凸点（图中用黑色图文表示），经干燥后形成；将带有器件孔和构件孔的半固化片由上的圆台行凸点贯穿，形成；在有别于的Boss B2itTM双面板上进行芯板印刷，为了防止最终产品翘曲的发生，按照与上、下对称结构，印刷比芯片厚度更高，体积更大的导电性凸点（图中用黑色圆台表示），经干燥后形成；使半固化片被该凸点穿透；将和以及由Boss B2itTM倒装片安装的芯板印制板三者相互对位叠合，经真空热压成型；完成的EAD（e-B2itTM）模块。图7 利用BossB2itTM技术形成

32、EAD模块的制造工艺流程采用上述工艺，将两个8 mm 8 mm的裸芯片和一个0603型片式电容嵌入B2itTM积层板中，制成了BGA（球栅阵列）型多芯片EAD模块，并在其表面藉由倒装片方式各安装了两个8 mm 8 mm和两个12 mm 12 mm的裸芯片，图8（a）表示其断面构造示意，图8（b）表示断面照片。图8 利用Boss B2itTM技术形成的EAD模块的断面构造及照片嵌入有源器件的倒装片连接凸点直径为70 m，而B2itTM层间连接凸块直径对于通常的半固化片为200 m，而用于芯片（厚度t = 250 m）嵌入层的层间连接凸块直径为500 m。利用这种Boss B2itTM倒装片安装技

33、术实现EAD（e-B2itTM）模块的嵌入用IC裸芯片和EAD模块布线板，以及各种连接凸点（凸块）的详细规格参数分别在表2中列出。表2 利用Boss B2itTM技术形成的EAD模块规格被嵌入的IC裸芯片的规格EAD模块印制板的主要规格芯片尺寸8 mm 8 mmEAD尺寸38 mm 38 mm引脚端子数260个引脚层数/印制板材料8层/BT树脂端子节距120m印制板厚1.20 mm + （芯板厚度）芯片厚度250mLine/Space60 m / 60 m功 能TEG（四端子法）&GA嵌入式构件TEG（8 mm 8 mm）GA（8 mm 8 mm）0.01 F（0603）各种凸点（块）的规格Boss B2itTMFC凸点IC芯片嵌入部位大凸块层间连接用小凸块凸点（互连孔）直径70 m500 m200 m互连孔（凸点）孔盘直径100 m900 m400 m凸点（块）高度（印制板侧）20 m350 m150 m凸点（块）节距120 m1mm500 m（未完，待续）