微机原理与接口课件1

《微机原理与接口课件1》由会员分享，可在线阅读，更多相关《微机原理与接口课件1（35页珍藏版）》请在装配图网上搜索。

1、单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,微机系统与接口技术,东南大学,*概念：总线、接口电路、接口芯片、端口地址,*,中断及其处理,中断控制器,8259,*,定时器,/,计数器,*,并行,/,串行接口,DMA,电路与应用,第五章 输入输出接口技术,1,第一节,接口和接口技术,接口,(interface),-,CPU,、,存储器、外设之间通过总线进行连接的电路部分，信息交换的中转,:,接口技术,-,研究,CPU,如何与外部世界进行最佳耦合与匹配，实现双方高效、可靠地交换信息的一门技术，体现软件、硬件结合，是微机应用的关键。,MOV BX,AL MO

2、V CX,2000H,INC WORD PTR SI+100,IN AL,80H OUT 40H,AL,IN AL,DX OUT DX,AL,存储器接口,输入输出接口,2,地址锁存器,8282(,两片,),STB OE,数据收发器,OE 8286,T,A15A8,S6S3/A19A16,AD7AD0,ALE,CLK,RESET,READY,MN/MX,VCC,GND,GND,DEN,DT/R,IO/M,WR,RD,HOLD,HLDA,INTR,INTA,NMI,TEST,SSO,8088CPU,地址总线,数据总线,控制总线,8284A,CLK,RESET,READY,+5V,内,存,I/O,接

3、口,8088,系统非复用总线,(,最小模式,),结构,3,8088,复用总线,(,最大模式,),结构,+5V,CLK,RESET,READY,MN/MX,VCC,RD,QS0,QS1,LOCK,TEST,HIGH,NMI,GND,GND,地址锁存器,8282(,两片,),STB,数据收发器,OE 8286,T,MRDC,8288,MWTC,总线,IORC,控制器,IOWC,INTA,8259A,及有关电路,DT/R,DEN,ALE,地址总线,数据总线,控制总线,PC,总,线,A15A8,S6S3/A19A16,AD7AD0,8088,CPU,S0,S1,S2,INTR,RQ/GT0,RQ/GT

4、1,内,存,I/O,接口,4,I/O,接口：,CPU,控制外部设备的必经通道,实现：,LSI/VLSI,专用或通用接口芯片。,功能：,(1),地址译码,I,O,设备的选择,:,分时数据传送,(2),信息输入与输出（,I/O,接口按命令工作）,(3),数据的缓冲及锁存：时序匹配。,(,打印机,),(4),信息的转换（设备的信息类型（,数字,、模拟量等）、电平（,TTL,电平、非,TTL,。,电平等）及码制（二进制、十进制等）和信息格式（并行到串行或反之）。,I/O,接口功能,5,接口电路的典型结构,从编程角度看，接口内部主要包括一个或多个,CPU,可以进行读,/,写操作的,临时寄存器,，又称,I

5、/O,端口（,Port),。,各,I/O,端口由端口地址区分,(80X86 64K)-,编址方式,I/O,端口,1(,状态,端口),I/O,端口,2(,数据端口,),I/O,端口,3(,控制端口,),地址,译码,数据,缓冲,控制,电路,外,设,AB,DB,CB,C,P,U,数据端口,：,用于存放,CPU,与外设间传送的数据信息,状态端口：,用于暂存外设的状态信息,控制端口,：,用于存放,CPU,对外设或接口的控制信息，,控制外设或接口的工作方式,。,按存放信息的不同分类,CPU,对外设输入,/,输出的控制，通过对接口电路中各,I/O,端口的读,/,写操作完成。,端口,地址编号,6,特点：,端口

6、与存储器分别独立编址,端口不占用内存空间,设有专门的,I/O,指令对端口进行读写，,对内存操作的指令不能用于,I/O,端口,例,80X86,MCS96,系列,，,Z80,系列,I/O,空,间,内,存,空,间,端口与存储器分别独立编址,（,I/O,映射方式）,例,MOV 0040H,AL,对内存操作,IN AL,40H,对端口操作,I/O,端口的编址方式,1,7,可寻址,2,20,=1M,个内存单元,内存范围,00000,FFFFFh,内存单元的地址有多种寻址方式,可寻址,2,16,=64 K,个,I/O,端口,I/O,端口范围,0000 FFFFH,I/O,端口的地址由,一个,8,位二进制数直

7、接寻址,或,DX,寄存器间接寻址,8088CPU:,采用,I/O,端口与存储器分别独立编址,I/O,空,间,内,存,空,间,8,（端口与存储器统一编址,存储器映射方式）,特点,:,I/O,端口相当于内存的一部分,使内存容量减小,对,I/O,端口的读,/,写与对存储器的读,/,写相同，,所有可对内存操作的指令对,I/O,端口均可使用,指令系统中不专设,I/O,指令,。,例,motorola,的,M6800,系列,iMCS51,系列,内,存,空,间,I/O,空,间,I/O,端口的编址方式,2,9,8088,的输入,/,输出指令和时序,输入指令,IN,IN AL,port;IN AL,DX;,IN

8、AX,port;IN AX,DX,(Port),(AL),(Port+1)(AH),输出指令,OUT,OUT port,AL;OUT DX,AL;,OUT port,AX;OUT DX,AX,IN/OUT,与存储器读写的差异？,3.,输入,/,输出指令,接口,时序,10,最小模式下，,I/O,端口的读、写周期,与读、写存储器的过程相似，不同之处：,1,IO/M,变高，,CPU,操作,I/O,端口。,2,端口的地址信号出现在,A15A0,上，,A19A16,全为低电平,。,11,T1,T2,T3,T4,IO,/,M,A15A8,A19A16,/S6S3,ALE,RD,DT/R,DEN,CLK,A

9、7 A0,D7 D0,AD7AD0,8088,GND,A14,A13,A12,A11,A10,A9,A8,AD7,AD6,AD5,AD4,AD3,AD2,AD1,AD0,NMI,INTR,CLK,GND,VCC,A15,A16,/S3,A17,/S4,A18,/S5,A19,/S6,SSO,MN/MX,RD,HOLD,HLDA,WR,IO/M,DT/R,DEN,ALE,INTA,TEST,READY,RESET,8088,CPU,最小模式下,I/O,端口,读,周期时序,12,8088,CPU,最小模式下,I/O,端口,写,周期时序,T1,T2,T3,T4,IO,/,M,A15A8,AD7AD0

10、,ALE,WR,DT/R,DEN,CLK,A7 A0,D7 D0,8088,GND,A14,A13,A12,A11,A10,A9,A8,AD7,AD6,AD5,AD4,AD3,AD2,AD1,AD0,NMI,INTR,CLK,GND,VCC,A15,A16,/S3,A17,/S4,A18,/S5,A19,/S6,SSO,MN/MX,RD,HOLD,HLDA,WR,IO/M,DT/R,DEN,ALE,INTA,TEST,READY,RESET,A19A16,/S6S3,13,该电路在,CPU,执行指令,MOV DX,284H,IN AL,DX,将输入设备的数据读入,CPU,内,AL,中,图中译码

11、电路的作用,：,只当,A15A0,上出现,284H,时，,（即,0000 0010 1000 0100B,）,输出,0,，其他输出,1,。,例,一个输入设备的简 单 接 口 电 路,三 态,缓冲器,开关,状态,DB,IOR,地址,译码,AB,284H,0,0,0,D7,D0,A,15,A0,与,非,IO,总线,74LS244G1/G2,14,执行,:,MOV DX,284,H,IN,AL,DX,三 态,缓冲器,开关,输入,数据 线,IOR,地址,译码,地址线,284H,0,0,0,D7,D0,A,15,A0,与,非,PC,总,线,IN,指令时序,A15A0,IOR,CLK,D7 D0,T4,T

12、1,T2,T3,Tw,0000 0010 1000 0100,K1,:,K8,D0,D7,01101101B=6DH,K1,K4,K7,闭合时,DB=?,(AL)=?,15,例 一个输出设备的简 单 接 口 电 路,图中,译码电路,的作用,：,只当,A15A0,上出现,288H,时，,（即,0000 0010 1000 1000B,）,输出,0,，其他输出,1,。,该电路在,CPU,执行指令,MOV AL,81H,MOV DX,288H,OUT DX,AL,CPU,内,AL,中的数据,81H,送至输出设备,IO,总线,锁存器,输出,设备,数据线,IOW,地址,译码,地址线,288H,0,0,0

13、,D7,D0,A,15,A0,与,非,例,:LED,指示灯,LED?ON,如,7406,7407,又如何？,74LS74,16,OUT,指令时序,执行：,MOV AL,81H,MOV DX,288,H,OUT,DX,AL,A15A0,CLK,IOW,D7D0,T4,T1,T2,T3,Tw,PC,总线,锁存器,输出,设备,数据线,IOW,地址,译码,地址线,288H,0,0,0,D7,D0,A,15,A0,与,非,0000 0010 1000,1000,例,:LED,指示灯,17,输出设备接口电路，即硬件上保证,:,只在,CPU,执行从,288H,端口,输出数据时，,锁存器处于触发状态，其输出随

14、输入变化，,而,CPU,执行其它指令时,锁存器均处于锁存状态,其输出不随输入变化，,PC,总,线,锁存器,输出,设备,数据线,IOW,地址,译码,地址线,288H,0,0,0,D7,D0,A,15,A0,与,非,MOV DX,288H,OUT DX,AL,思考,：,其他的指令为什么不可以？,例：,OUT 50H,AL;MOV 0288H,AL,例,:,LED,指示灯,对本电路,MOV DX,288H,IN AL,DX,结果如何？,18,接口应用举例,19,接口应用举例,(P292),CS0 EQU 284H,CS1EQU 288H,DELAYTIME EQU 3000,MOV DX,CS1,I

15、N AL,DX,:,MOV CX,DELAYTIME,CHKS:MOV DX,CS0,IN AL,DX,AND AL,1,JZ DATIN,LOOP CHKS,:,DATIN:MOV DX,CS1,IN AL,DX,;,指向数据口,；清除,busy,信号,假读,20,I/O,端口的译码,1.,译码电路的作用,2.,译码电路的构成,(,与存储器译码相似）,3.,设计译码电路的方法,4.,片内译码和片选译码,21,I/O,译码电路的作用,将,CPU,执行,IN/OUT,指令发出的信号,“,翻译”成欲操作端口的选通信号，,此信号常作为接口内三态门或锁存器的控制信号，,接通或断开接口数据线与系统的连接

16、。,IN,指令时序,A15A0,IOR,CLK,D7 D0,T4,T1,T2,T3,Tw,A15A0,CLK,IOW,D7D0,T4,T1,T2,T3,Tw,OUT,指令时序,22,1.,根据端口地址确定地址信号,A15A0,的,条件取值,，用门电路、译码器及组合、,PLD/GAL,实现满足条件情况的电路,。,设计译码电路的方法,译,码,电,路,A0,A1,A14,A15,IOR,IOW,AEN,译码电路,示意图,2.,设计,I/O,译码电路时：,端口的选通信号通常为低电平有效,除端口的地址信号参加译码外，控制信号,IOW,、,IOR (IO/M,、,AEN,也可参加译码,),23,例,设计端口地址为,218H,的译码电路,分析,CPU,执行,IN,/,OUT,指令时，发出端口的地址信号,MOV DX,218H,IN AL,DX,或,OUT DX,AL,对应,218H,端口的地址信号为（只取,A9A0,）：,A9 A8,A7 A6 A5 A4,A3 A2 A1 A0,(,地址信号,),1 0 0 0 0 1 1 0 0 0 B,2 1 8 H,只要满足此地址取值的译码电路均可,24,方