《软件无线电基础实验平台0309范玉衡》由会员分享，可在线阅读，更多相关《软件无线电基础实验平台0309范玉衡（46页珍藏版）》请在装配图网上搜索。
1、,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第二讲软件无线电根底实验平台,范玉衡,科,B257A,1,/46,主要内容,软件无线电技术实验平台介绍,根本工具的介绍CCS/ISE等,根底的AD/DA实验,2,/46,软件无线电技术实验平台介绍,实验硬件平台,软件无线电实验箱,基带信号发生器,DSP,仿真器,FPGA,仿真器,实验软件平台,CCS,、,ISE,、,MATLAB,外围设备,信号发生器、示波器,3,/46,软件无线电技术实验平台介绍,4,/46,软件无线
2、电技术实验平台介绍,DSP,FPGA,ARM,RF,AD,DA,信号接收发送接口,JTAG,仿真端口,功能扩展接口,5,/46,DSP,的开发环境,CCS,CCS,的结构,8,/46,DSP,的开发环境,CCS,CCS,9,/46,DSP,的开发环境,CCS,CCS的主要特点,集成可视化代码编辑界面，可直接编写C，汇编、.H文件、d文件等。,集成代码生成工具，包括C编译器。,根本调试工具，如装入执行代码.OUT文件，存放器窗口，存储器窗口，反汇编窗口，变量窗口等，支持C源代码级调试。,支持多DSP调试,断点工具，包括硬件断点、数据空间读/写断点，条件断点使用GEL编写表达式等等。,10,/46
3、,DSP,的开发环境,CCS,CCS的主要特点,探针工具probe points)，可用于算法仿真，数据监视等。,剖析工具profile points)，可用于评估代码执行的时钟数。,数据的图形显示工具，可绘制时域/频域波形，眼图，星座图，图象等，并可自动刷新使用Animate命令运行。,提供GEL工具，令用户可以编写自己的控制面板/菜单，从而方便直观地修改变量，配置参数等。,11,/46,DSP,的开发环境,CCS,CCS的主要特点,支持RTDX技术，利用该技术可在不中断目标系统运行的情况下，实现DSP与其他应用程序OLE实现数据交换。,开放式的plug-ins技术，支持其它第三方的Acti
4、veX插件，DSP目标系统以及仿真器。,提供DSP/BIOS工具，利用该工具可增强对代码的实时分析能力。如分析代码执行的效率，调度程序执行的优先级，方便管理或使用系统资源代码/数据占用空间，中断效劳程序的调用，定时器使用等等。,12,/46,DSP,的开发环境,CCS,CCS安装设备驱动程序,启动“Setup CCStudio应用程序安装CCS的设备驱动程序。,选择“Install a Device Driver项，添加设备驱动程序。,选择一个驱动程序，然后点“Add to System，将该驱动程序添加到CCS中。,注意选择仿真器硬件使用的I/O口。,将配置保存后，便可以启动CCS。,13,
5、/46,DSP,的开发环境,CCS,启动“Setup CCS应用程序,添加设备驱动程序,选择一个驱动程序,14,/46,DSP,的开发环境,CCS,利用CCS开发DSP程序流程,翻开或新建工程文件，用C或汇编完成DSP程序代码的建立。,利用“build all命令完成编译，连接。,将生成的.out文件装入DSP的片内或外部扩展存储器，并完成调试。,分析，统计或跟踪代码，确保算法的准确性、实时性和高效率。,以上所有步骤都在CCS环境下完成！,15,/46,DSP,的开发环境,CCS,CCS中代码生成工具的使用,C编译器C compiler：必备,汇编器assembler：必备,链接器linker
6、：必备,运行支持库程序runtime-support utility：可选,运行支持库runtime-support library：可选,十六进制转化公用程序hex conversion utility：可选,16,/46,CCS,中代码生成工具的使用,17,/46,FPGA,的开发环境,ISE,FPGA,开发环境,EDA Tool,Provider,Description,MAX+PLUS,Altera,早期,PLD,开发工具，易于学习和使用,Quartus,Altera,第,4,代,EDA,工具，功能强大，并适于,SOPC,开发,Foundation,Xilinx,Xilinx,的早期,
7、PLD,开发工具,ISE,Xilinx,Xilinx,的最新,PLD,开发工具,ispDesignEXPERT,，,ispLEVER,Lattice,2002,年推出,ispLEVER,18,/46,FPGA,的开发环境,ISE,FPGA,开发流程,19,/46,FPGA,的开发环境,ISE,FPGA,设计流程,设计输入阶段：,设计规划和预算,多种设计输入方式，形成,EDIF,网表文件,设计实现,流程报告,布局布线,调试仿真,设计完成及下载,20,/46,ISE,界面,21,/46,ISE建立工程,参加verilog文本文件,22,/46,逻辑综合,23,/46,FPGA,的开发环境,ISE,
8、调试仿真,过程：,创立测试矢量波形文件：Project-New Source-Test Bench Waveform,初始化输入波形,启动ModelSim进行行为仿真，也可以进行时序仿真,也可以创立Verilog Test Fixture文件仿真,24,/46,25,/46,FPGA,的开发环境,ISE,设计实现,过程：,启动设计实现：,Implement Design,可以在布局规划器(,Floorplanner),中查看设计布局：,Place&Route-View/Edit Placed Design(Floorplanner),26,/46,27,/46,28,/46,FPGA,的开发环
9、境,ISE,下载调试,过程：,将,Verilog,程序完成的电路配置到芯片里，并让芯片运行，观察并调试结果,29,/46,30,/46,根底的AD/DA实验,目的,了解软件无线电实验平台根本模块：ARM模块、FPGA模块、DSP模块、BASEBAND ADDA模块及RF模块的功能及其工作原理；,熟悉CCS、ISE软件平台；能够熟练地对DSP及FPGA程序进行调试.,31,/46,根底的AD/DA实验,任务,能够基于,CCS,平台,编写、调试程序实现,DSP,与,ARM,的通信；,能够基于,ISE,平台,编写、调试程序实现,FPGA,控制,AD,、,DA,。,32,/46,根底的AD/DA实验,
10、工程需用仪器设备：,计算机、软件无线电实验箱、信号发生器、示波器、DSP仿真器、FPGA仿真器、5V电源,所需主要元器件及耗材：,连接线、计算机串口连接线,33,/46,实验原理,1、,软件无线电实验平台组成及工作原理,高级软件无线电综合实验系统平台由,6,个模块组成,分别如下：,ARM,模块、,FPGA,模块、,MCU,模块、,DSP,模块、,BASEBAND ADDA,模块、,RF,模块。,34,/46,软件无线电实验平台组成及工作原理,35,/46,2、,DSP,与,ARM,通信原理,DSP,与,ARM,通过,HPI,接口协同工作，实现通信。,DSP,和,ARM,工作原理框图,36,/4
11、6,3、,FPGA,控制,AD、DA,实验,本实验根据数模转换器芯片,AD9201,，,AD9761,的工作时序，首先对输入的模拟信号用进行采样，然后将采样值直接通过,DA,发送出去。,AD,采样率最高,20,MHz,，,DA,速率为,20,MHz,37,/46,AD9201,时序图,AD9761,时序图,38,/46,实验内容,1DSP与ARM的通信实验；,1、DSP与ARM的通信演示实验,2、DSP与ARM的通信实验实现,3*、DSP与ARM的通信扩展实验(时序控制),2FPGA控制AD、DA实验。,1、FPGA控制AD、DA过程演示实验,2、FPGA控制AD、DA扩展实验,39,/46,
12、实验内容,1 DSP,与,ARM,的通信实现,1、DSP与ARM的通信演示实验,A.运行ARM端程序RADIO.EXE，选择扩展实验的DSP和ARM通信实验，按下“确认进入该实验界面；,B.连接好DSP仿真器；,C.翻开CCS，翻开工程文件ARM_DSP_hpi.pjt。,D.选择Project-Rebuild All，编译完成后选择File-LoadProgram找到ARM_DSP_hpi.out选择翻开，通过JTAG下载DSP程序；,E.运行DSP程序Debug-Run,F.在界面数据输入框内输入0-20个数据，按Enter，此时在ARM端接收界面会显示经过DSP处理的数据；,40,/46
13、,实验内容,1 DSP,与,ARM,的通信实现,2、DSP与ARM的通信实验实现,A.翻开主程序文件main.c；,B.修改原程序中,(*p MovedData+)=(*pData+);,为(*pMovedData+)=(*pData+)+1；,C.在CCS中编译运行程序，重新在数据输入界面输入数据按ENTER；,D.在ARM端应用程序界面的右边数据显示栏观察结果，记录实验现象左边数据加1。,41,/46,实验内容,1 DSP,与,ARM,的通信实现,3*、DSP与ARM的通信扩展实验(时序控制),通过修改SETHINT在程序中的位置来修改DSP端何时发送HPI中断给HOST端。,内容：实现1
14、0000个循环延时后发送中断。,修改完成后在CCS中编译运行程序，在ARM应用程序界面中重新输入数据按ENTER。,观察：ARM应用程序右边数据接收窗口，记录观察结果数据更新速率应当降低,42,/46,实验内容,2,FPGA,控制,AD、DA,实验,1、FPGA,控制,AD,、,DA,过程演示实验,A.,编译,AD_DA_LOOP,工程，编译完后将,bit,文件下载到,FPGA,中；,B.,连接信号发生器到平台的,RXI,，,对信号发生器进行设置产生,500,KHZ,的正弦信号，然后发送；,C.,在,ARM,端应用程序界面进入,-,扩展实验,-,FPGA,扩展实验,-,FPGA,控制,AD/DA,实验，按,ENTER,然后用示波器观测平台的,TXI,、,TXQ,发出的波形。,43,/46,实验内容,2,FPGA,控制,AD、DA,实验,2、FPGA,控制,AD,、,DA,扩展实验,改变,DA,控制程序，使,DA,的,I,路输出单频正弦波。,修改,FPGA,程序，将,da_out,的赋值交换一个位置即可实现,I,路输出正弦波，,Q,路无信号。,44,/46,思考题,简述,DSP,的,McBSP,工作原理。,45,/46,谢谢！,46,/46,
软件无线电基础实验平台0309范玉衡
