计算机原理与设计习题课

《计算机原理与设计习题课》由会员分享，可在线阅读，更多相关《计算机原理与设计习题课（36页珍藏版）》请在装配图网上搜索。

1、,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式

2、,第二级,第三级,第四级,第五级,*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,计算机原理与设计习题,2,简述,RISC,和,CISC,的主要差别。,CISC,（,Complex Instruction Set Computer,）是对那些具有复杂指令系统的,CPU,的总称，,CISC,指令系统往往提供丰富的寻址方式，每条指令长短不一，常用的指令较短，不常用的指令较长，设计,CPU,时往往采用微程序的方法来实现这些指令，,CISC,的优点是代码紧凑，使用较少的存储器，缺点是实现复杂的指令需要较多的芯片面积而且不利于流水线操作。,RISC,（,R

3、educed Instruction Set Computer,）是对那些具有简单指令系统的,CPU,的总称，,RISC,指令系统的特点有两个，一是指令长度固定，这有利于流水线,CPU,的设计，二是所谓的,Load/Store,结构。,3,假设我们有两台计算机,M1,和,M2,。,M1,的主频是,1GHz,，,M2,的主频是,2GHz,。每台计算机的指令都有,4,类，它们的,CPI,分别为,1,、,2,、,3,和,4,。当同样一个用高级语言编写的程序在两台机器上分别编译执行时,，,我们得到下表所列的结果。,其中的百分比是执行时每类指令出现的频率,。,试分别计算该程序在两台机器上的执行时间,。,

4、如果单从执行时间上考虑,，,哪一台机器的性能更好,？,4,解题思路：,解：,5,试计算上题中两台计算机的,MIPS,（,Million Instructions Per Second,），即每秒能执行多少百万条指令。,解题思路：,解：,6,如果使用,1000000,个,CPU,构建一个并行系统并想得到单,CPU,系统,500000,倍的性能，那么程序中允许出现的串行执行的代码的比例应该不超过多少才行？,解题思路：,解：,7,试用多个,32,位二选一多路器,mux2x32,设计一个,32,位的八选一多路器,mux8x32,。,解题思路：,解：,y,S,2,s,10,s,11,s,00,a,0,a

5、,1,s,01,a,2,a,3,s,02,a,4,a,5,s,03,a,6,a,7,8,试分别用结构描述、数据流描述和功能描述三种风格写出带有使能端的,3-8,译码器的,Verilog HDL,代码。提示：功能描述风格的语句可用,e=ena234,，中断处理优先次序为,3124,，要求：,（,1,）给出每级中断的中断屏蔽码（假设,“,1,”,表示允许，,“,0,”,表示禁止）,（,2,）假设在执行主程序时，,1,、,2,、,3,、,4,级中断同时有请求，请画出,CPU,执行程序的轨迹。,27,中断屏蔽位表,中断,级别,中断级屏蔽位,1,级,2,级,3,级,4,级,目态,1,1,1,1,第级,0

6、,0,1,0,第级,1,0,1,0,第级,0,0,0,0,第级,1,1,1,0,28,用户,程序,中断,请求,中断处理程序,1 2 3 4,中断,请求处理图,29,1,、,什么是存储器的带宽？若存储器的数据总线宽度为16位，存储周期为100ns，则存储器的带宽是多少？,答：存储器的带宽是指单位时间内存储器所能存取的最大信息量，通常以bps或Bps作为度量单位。数据总线宽度为16位，存储周期为100ns的存储器的带宽为：,16b/(100ns)=16b/(100*10-9s)=160Mbps,2,、,一个字长为32位的计算机，其存储容量为128KB，按字节编址和按字编址的寻址范围各是多少？,答：

7、128KB=2,17B，如果按字节编址，需要2,17个地址，则需要17位地址线，寻址范围为02,17-1；若按字编址，则每个字占一个地址，128KB是32K（2,15）个字，需要15根地址线，寻址范围为02,15-1。,30,3,、,一个64K32位的存储器，按字节寻址，其地址线和数据线各是多少位？,答：32位说明数据线为32位；64K=2,16，按照字节寻址，需要16+2=18位地址线。,4,、,用2K4位的存储芯片构成一个具有14根地址线、8根数据线的存储器，试问：,（1）该存储器的存储容量是多少KB？,（2）需要几片上述存储芯片？,答：（1）数据线为8根，即按字节寻址；地址线为14根，即

8、寻址空间大小为2,14,，故存储容量为16KB。,（2）需要2K4位的芯片数目为,：,（16K/2K）（8/4）=82=16。,31,5、假定某计算机的cache共16行，开始为空，块大小为1个字，采用直接映射方式。CPU执行某程序时，依次访问以下地址序列：2,3,11,16,21,13,64,48,19,11,3,22,4,27,6和11。,要求：,（1）说明每次访问是命中或缺失，试计算访问上述地址序列的命中率。,（2）若cache数据区容量不变，而块大小改为4个字，则上述地址序列的命中率又如何？,32,（1）访问缺失的情况有两种：一是Cache块内未填充有效数据而引发的缺失；二是Cache

9、块内存在有效数据，但该数据不是需要的数据，即因采用直接映射方式，其它地址的数据映射到并占用此块，发生冲突，从而引发缺失。,将访存地址序列2,3,11,16,21,13,64,48,19,11,3,22,4,27,6,11对16进行求余，可得到各地址映射对应的Cache块号；,该序列的访问命中情况命中如下：,2，3，11，16，21，13，64，48，19，11，3，22，4，27，6，11,33,cache,采用直接映射方式，其数据区容量为,16,行,1,字,/,行,=16,字；主存被划分成,1,字,/,块，所以，主存块号,=,字号。因此，映射公式为：,cache,行号,=,主存块号,mod

10、16=,字号,mod 16,。,开始,cache,为空，所以第一次都是,miss,，以下是映射关系（字号,-cache,行号）和命中情况。,2-2:miss,，,3-3:miss,，,11-11:miss,，,16-0:miss,21-5:miss,，,13-13:miss,，,64-0:miss,、,replace,，,48-0:miss,、,replace,，,19-3:miss,、,replace,，,11-11:hit,3-3:miss,、,replace,，,22-6:miss,，,4-4:miss,，,27-11:miss,、,replace,，,6-6:miss,、,replac

11、e,，,11-11:miss,、,replace,。,只有一次命中！,因而，命中率为1/16。,34,（2）若数据区容量不变，当块大小为4个字时，cache仅有4个cache行，其地址映射方案变为：,块0：03，1619，,块1：47，2023，,块2：811，2427，,块3：1215，2831，,该序列的访问命中情况命中如下：,2，3，11，16，21，13，64，48，19，11，3，22，4，27，6，11,共命中4次，命中率为4/16，即1/4。,35,cache,采用直接映射方式，数据区容量不变，为,16,个字，每块大小为,4,个字，所以，,cache,共有,4,行；主存被划分为,

12、4,个字,/,块，所以，主存块号,=,字号,/4,。因此，,映射公式为：,cache,行号,=,主存块号,mod 4=,字号,/4 mod 4,。以下是映射关系（字号,-,主存块号,-cache,行号）和命中情况。,2-0-0:miss,，,3-0-0:hit,，,11-2-2:miss,，,16-4-0:miss,、,replace,，,21-5-1,、,13-3-3:miss,，,64-16-0,、,48-12-0,、,19-4-0:miss,replace,，,11-2-2:hit,，,3-0-0:miss,、,replace,，,22-5-1:hit,，,4-1-1:miss,、,replace,，,27-6-2:miss,、,replace,，,6-1-1:hit,，,11-2-2:miss,、,replace,。,命中,4,次。,因此命中率为4/16，即1/4。,谢谢！,