微型计算机原理及应用(第三版)第4章(1)

《微型计算机原理及应用(第三版)第4章(1)》由会员分享，可在线阅读，更多相关《微型计算机原理及应用(第三版)第4章(1)（40页珍藏版）》请在装配图网上搜索。

1、,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,4.,16,位微处理器,4.1 16,位微处理器概述,4.2 8086/8088 CPU,的结构,4.3 8086/8088 CPU,的引脚信号和工作模式,4.4 8086/8088,的主要操作功能,微型计算机系统组成,微型计算机系统的三个层次,微处理器,(Microprocessor),微型计算机,(Microcomputer),微型计算机系统,(Microcomputer,System),微型计算机系统组成,微处理器,存储器,I/O,接口,总线,硬件系统,软件系统,微 型,计算机,系 统,微 型,计算

2、机,(,主,机,),外 设,ALU,寄存器,控制器,键盘、鼠标,显示器,软驱、硬盘、光驱,打印机、扫描仪,系统软件,应用软件,微处理器（,Micro Processing Unit,）,微处理器（,Micro Processing Unit），,即微型化的中央处理器。中央处理器,CPU,的英文全称是,Central Processing Unit。,早期微处理器以,MPU,表示，以区别于大型主机的多芯片,CPU。,但现在已经不加区分，都用,CPU,表示。,与,CPU,有关的术语,主频,CPU,内部的时钟频率，是,CPU,进行运算时的工作频率。一般来说，主频越高，一个时钟周期里完成的指令数也越多

3、，,CPU,的运算速度也就越快。但由于内部结构不同，并非所有时钟频率相同的,CPU,性能一样。,外频,即系统总线、,CPU,与周边设备传输数据的频率，具体是指,CPU,到芯片组之间的总线速度。,倍频,原先并没有倍频概念，,CPU,的主频和系统总线的速度是一样的，但,CPU,的速度越来越快，倍频技术也就应允而生。它可使系统总线工作在相对较低的频率上，而,CPU,速度可以通过倍频来提升。,CPU,主频的计算方式为：,主频,=,外频,x,倍频,。也就是倍频是指,CPU,和系统总线之间相差的倍数，当外频不变时，提高倍频，,CPU,主频也就越高。,与,CPU,有关的术语,缓存（,Cache,）,CPU,

4、进行处理的数据信息多是从内存中调取的，但,CPU,的运算速度要比内存快得多，为此在此传输过程中放置一存储器，存储,CPU,经常使用的数据和指令。这样可以提高数据传输速度。可分一级缓存和二级缓存。,一级缓存（,L1 Cache,）,集成在,CPU,内部中，用于,CPU,在处理数据过程中数据的暂时保存。,L1,级高速缓存的容量越大，存储信息越多，可减少,CPU,与内存之间的数据交换次数，提高,CPU,的运算效率。但因高速缓冲存储器均由静态,RAM,组成，结构较复杂，在有限的,CPU,芯片面积上，,L1,级高速缓存的容量不可能做得太大。,二级缓存（,L2 Cache,）,由于,L1,级高速缓存容量的

5、限制，为了再次提高,CPU,的运算速度，在,CPU,外部放置一高速存储器，即二级缓存。工作主频比较灵活，可与,CPU,同频，也可不同。,CPU,在读取数据时，先在,L1,中寻找，再从,L2,寻找，然后是内存，最后是外存储器。,与,CPU,有关的术语,生产工艺,在生产,CPU,过程中，要进行加工各种电路和电子元件，制造导线连接各个元器件。其生产的精度以微米（,um,）来表示，精度越高，生产工艺越先进。在同样的材料中可以制造更多的电子元件，连接线也越细，提高,CPU,的集成度，,CPU,的功耗也越小。这样,CPU,的主频也可提高，在,0.25,微米的生产工艺最高可以达到,600MHz,的频率。而,

6、0.18,微米的生产工艺,CPU,可达到,G,赫兹的水平上。,工作电压,是指,CPU,正常工作所需的电压，提高工作电压，可以加强,CPU,内部信号，增加,CPU,的稳定性能。但会导致,CPU,的发热问题，,CPU,发热将改变,CPU,的化学介质，降低,CPU,的寿命。早期,CPU,工作电压为,5V,，随着制造工艺与主频的提高，,CPU,的工作电压有着很大的变化，,Core 2 Duo CPU,的电压为,1.7V,，解决了,CPU,发热过高的问题。,与,CPU,有关的术语,MMX,（,MultiMedia,Extensions,，多媒体扩展指令集）,英特尔开发的最早期,SIMD,指令集，可以增强

7、浮点和多媒体运算的速度。,SSE(Streaming SIMD Extensions,，单一指令多数据流扩展,),英特尔开发的第二代,SIMD,指令集，有,70,条指令，可以增强浮点和多媒体运算的速度。,3DNow!(3D no waiting),AMD,公司开发的,SIMD,指令集，可以增强浮点和多媒体运算的速度，它的指令数为,21,条。,Intel Core 2 Duo E6300 1.86GHz,基本参数,CPU,内核,内核电压,1.248V,制作工艺,0.065,微米,CPU,频率,主频,1860MHz,倍频（倍）,7,外频,266MHz,CPU,缓存,L1,缓存,32KB,L2,缓存

8、,2MB,CPU,指令集,指令集,MMX,SSE,SSE2,SSE3,SSE4,EM64T,4,.1 16,位微处理器概述,8086/8088,内部结构相同，但外部性能有区别：,8086,是,16,位数据总线，,8088,是,8,位数据总线。处理一个,16,位数据字时，,8088,需要两步操作，,8086,只要一步。,8086/8088,的,CPU,的内部都采用,16,位字进行操作及存储器寻址，软件完全兼容、程序执行也一样。但是,8088,有相对较多的外部存取操作，所以程序执行速度相对较慢。,封装模式：,都封装在,40,脚双列直插组件（,DIP,）中。,4,.2,8086/8088 CPU,的

9、结构,8086 CPU,从功能上可以分为两部分：,总线接口部件（,bus interface unit,BIU,),执行部件（,execution unit,，,EU,）,AH AL,BH BL,CH CL,DH DL,SP,BP,DI,SI,通用寄存器,运算寄存器,ALU,标志,执行部分控制电路,1 2 3 4 5 6,CS,DS,SS,ES,IP,内部寄存器,I/O,控制电路,地址加法器,20,位,16,位,8,位,指令队列缓冲器,外部总线,执行部件,（,EU,）,总线接口部件,（,BIU,）,8086CPU,结构图,AX,BX,CX,DX,16,位,专用寄存器,4,.2.1,执行部件,功

10、能：负责指令的执行。,（,1,）从指令队列中取出指令。,（,2,）对指令进行译码，发出相应的控制信号。,（,3,）接收由总线接口送来的数据或发送数据至接口。,（,4,）利用内部寄存器和,ALU,进行数据处理。,4,.2.1,执行部件,执行部件的组成：,（,1,）,4,个通用寄存器：,AX,、,BX,、,CX,、,DX,。,（,2,）,4,个专用寄存器,:,BP-,基数指针寄存器,(base pointer),SP-,堆栈指针寄存器,(stack pointer),SI-,源变址寄存器,(source index),DI-,目的变址寄存器,(destination index),（,3,）,FR

11、-,标志寄存器,(flag register),（,4,）,ALU-,算术逻辑部件（,arithmetic-logic unit,）,4,.2.1,执行部件,8086/8088,的,EU,具有如下,4,个特点：,（,1,）,4,个通用寄存器既可以作为,16,位寄存器来使用，也可以作,为,8,位寄存器使用。例如：,BX,作为,8,位寄存器时，分为,BH,高,8,位和,BL,低,8,位。,（,2,）,AX,寄存器常常称为,累加器,，,8086,指令系统中有许多指令,是通过累加器的动作来执行的。例如，累加器作为,16,位来,使用的时候，可以按照,“字”,进行乘、除等操作；当累加器,作为,8,位来使用

12、的时候，可以按照,“字节”,进行乘、除等操,作。,（,3,）加法器是算术逻辑单元（,ALU）,的主要部件，绝大部分指,令的执行都由加法器来完成。,4,.2.1,执行部件,（,4,）,标志寄存器,FR,共有,16,位，其中有,7,位未用。,D15,D0,OF,DF IF TF,SF ZF AF PF CF,进位标志,奇偶标志,辅助进位标志,零标志,符号标志,跟踪标志,中断标志,方向标志,溢出标志,1-,有进、借位,0-,无进、借位,加减法中第,3,位向第,4,位有进、借位，,BCD,码运算中是否调整,1-,当前运算结果为,0,0-,结果不为,0,状态标志：,操作执行后，决定,ALU,在何种状态，

13、这种状态影响以后的操作。,控制标志：,人为设定的，对特定的功能起控制作用。,标志寄存器功能举例,0101 0100 0011 1001,5439H,+0100 0101 0110 1010,456AH,1001 1001 1010 0011,低8位中“,1”,的个数为偶数，,PF=1,运算结果不为0，,ZF=0,低4位向前有进位，,AF=1,最高位向前没有进位，,CF=0,15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0,O,D I T,S Z A P C,4,.2.2,总线接口部件,功能：负责,CPU,与存储器、,I/O,端,口之间的数据传送。,（,1,）取指令送到

14、指令队列。,（,2,）,CPU,执行指令时，到指定的位置取数据，并将其送至指令,要求的位置单元中。,总线接口部件由下列各部分组成：,（1）4个段地址寄存器；,CS16,位代码段寄存器；,DS16,位数据段寄存器；,ES16,位附加段寄存器；,SS16,位堆栈段寄存器；,4,.2.2,总线接口部件,（,2）16位指令指针寄存器,IP；,（3）20,位的地址加法器；,（4）6字节的指令队列缓冲器。,8086/8088,的,BIU,具有如下特点：,（,1,）,指令队列缓冲器：,在执行指令的同时，从内存中 取下一,条或者下几条指令，并放入指令队列缓冲器中。,CPU,执行,完一条指令后，可以立即执行下一

15、条指令,（流水线技术），,而无需轮番取指令和执行指令，从而提高,CPU,效率。,（,2,）,地址加法器：,产生,20,位地址。,CPU,内无论是段地址寄存器,还是偏移量都是,16,位的，通过地址加法器产生,20,位地址。,4,.2.2,总线接口部件,指令的一般执行过程：,取指令 指令译码 读取操作数 执行指令 存放结果,8088之前的,CPU,采用串行工作方式：,CPU,访问存储器,(,存取数据或指令,),时要等待总线操作的完成,CPU,执行指令时总线处于空闲状态,缺点：,CPU,无法全速运行,解决：,总线空闲时预取指令，使,CPU,需要指令时能立刻得到,取指令,1,执行,1,取操,作数,2,

16、执行,2,CPU,BUS,忙碌,忙碌,忙碌,忙碌,存结果,1,取指令,2,4,.2.2,总线接口部件,8086/8088CPU,采用并行工作方式,取指令2,取操作数,BIU,存结果,取指令3,取操作数,取指令4,执行1,执行2,执行3,EU,BUS,忙碌,忙碌,忙碌,忙碌,忙碌,忙碌,指令预取队列的存在使,EU,和,BIU,两个部分可同时进行工作，,提高了,CPU,的效率,降低了对存储器存取速度的要求,4,.2.2,总线接口部件,总线接口部件和执行部件不是同步工作的，它们按照以下的,流水线技术原则,管理：,（,1,）,每当,8086,的指令队列中有,2,个空字节，,8088,指令队列中有,1,个空字节时，总线接口部件就会自动取指令至队列中。,（,2,）,执行部件从总线接口的指令队列前部取出指令代码，执行,该指令。,（,3,）,当队列已满，执行部件又不使用总线时，总线接口部件进,入空闲状态。,（,4,）,执行转移指令、调用指令、返回指令时，先清空队列内,容，再将要执行的指令放入队列中。,数据与指令的存储与访问,地址,内 容,0,00000100,B（4）,1,10000000,B（128