第9章-总线-微型计算机原理(第三版)(共10章)课件

《第9章-总线-微型计算机原理(第三版)(共10章)课件》由会员分享，可在线阅读，更多相关《第9章-总线-微型计算机原理(第三版)(共10章)课件（61页珍藏版）》请在装配图网上搜索。

1、,,,,,*,第,*,页,,,单击此处输入文本,,,,,,,,微型计算机原理,,第,9,章总线,31 十月 2024,第,1,页,,9.1,概述,,9.2,系统总线,,9.3,局部总线,,,本章内容,,9.4,外部总线,17 九月 2023第1页 9.1 概述 9.2 系统总,31 十月 2024,第,2,页,本章内容：,介绍有关总线的基本知识，包括总线概念、总线分类、总线标准、总线仲裁、总线通信协议等。并分类介绍几种常用的系统总线（包括局部总线）和外部总线。,17 九月 2023第2页本章内容：介绍有关总线的基本知识，,31 十月 2024,第,3,页,总线（,Bus,）是计算机各种功能

2、部件之间传送信息的公共通信干线，它是由导线组成的传输线束， 按照计算机所传输的信息种类，计算机的总线可以划分为数据总线、地址总线和控制总线，分别用来传输数据、数据地址和控制信号。总线是一种内部结构，它是,cpu,、内存、输入、输出设备传递信息的公用通道，主机的各个部件通过总线相连接，外部设备通过相应的接口电路再与总线相连接，从而形成了计算机硬件系统。在计算机系统中，各个部件之间传送信息的公共通路叫总线，微型计算机是以总线结构来连接各个功能部件的。,17 九月 2023第3页 总线（Bus）,31 十月 2024,第,4,页,工作原理,,如果说主板（,Mother Board,

3、）是一座城市，那么总线就像是城市里的公共汽车（,bus,），能按照固定行车路线，传输来回不停运作的比特（,bit,）。这些线路在同一时间内都仅能负责传输一个比特。因此，必须同时采用多条线路才能传送更多数据，而总线可同时传输的数据数就称为宽度（,width,），以比特为单位，总线宽度愈大，传输性能就愈佳。总线的带宽（即单位时间内可以传输的总数据数）为：总线带宽,=,频率,x,宽度（,Bytes/sec,）。当总线空闲（其他器件都以高阻态形式连接在总线上）且一个器件要与目的器件通信时，发起通信的器件驱动总线，发出地址和数据。其他以高阻态形式连接在总线上的器件如果收到（或能够收到）与自己相符的地址信

4、息后，即接收总线上的数据。发送器件完成通信，将总线让出（输出变为高阻态）。,17 九月 2023第4页工作原理,31 十月 2024,第,5,页,9.1,概述,9.1.1,总线的概念,总线：,连接计算机有关部件的一组信号线，是计算机中用来传送信息代码的公共通道。,总线由物理介质和通用规则（协议）构成。,总线堪称一个独立的部件。,采用标准的总线结构，可使不同厂家生产的但遵守同一总线标准的部件或设备方便的进行互连。,17 九月 2023第5页9.1 概述9.1.1 总线的概,31 十月 2024,第,6,页,总线的优点,⑥,便于故障诊断和维修,①,简化了系统结构，便于系统设计制造,②,减少连线数

5、目，便于布线，减小体积，提高系统的可靠性,③,便于接口设计,④,便于系统的扩充、更新与灵活配置，易于实现系统的模块化,⑤,便于设备的软件设计,17 九月 2023第6页总线的优点⑥便于故障诊断和维修①简,31 十月 2024,第,7,页,9.1.2,总线的分类,外部总线,(External Bus,，,E-BUS),：,RS-232,、,IEEE-488,、,USB,等。,按照层次位置分类,片总线,(Chip Bus,，,C-BUS),：又称元件级总线,内部总线,(Internal Bus,，,I-BUS),：又称系统总线。,PC/XT,、,ISA,、,EISA,等。,17 九月 2023第7

6、页9.1.2 总线的分类 外部总,31 十月 2024,第,8,页,可减少成本，适用于模块距离较远的情况。,9.1.2,总线的分类,按照信息传送形式分类,分为,并行总线和串行总线,并行总线,：每位固定占用一条信号线。,串行总线,：所有二进制位依次先后通过,若传送的信息有,n,位，则所需时间至少是并行传送的,n,倍。,17 九月 2023第8页可减少成本，适用于模块距离较远的情,31 十月 2024,第,9,页,三总线的地位和关系为：,9.1.2,总线的分类,,,系统总线,接口,,外围接口,,微处理器,,存储器,,,,,系统总线,接口,,外围控制器,,,,,外围接口,,系统总线,接口,,存储

7、器,,,,,,,,,,,,外围设备,,外围设备,,外围设备,,,,,,,I/O,接口模块,存储器模块,CPU,模块,片总线,,系统,总线,,外,总线,外,总线,微型计算机的各级总线,,17 九月 2023第9页三总线的地位和关系为：9.1.2,31 十月 2024,第,10,页,③,电气规范,9.1.3,总线标准,总线标准是国际正式公布或推荐的互连各个模块的标准，是把各种不同的模块组成计算机系统时必须遵守的规范，为计算机系统中各模块的互连提供了一个标准界面 。,总线标准包括以下几部分,①,机械结构规范,②,功能规范,17 九月 2023第10页③电气规范9.1.3 总线标准,31 十月 20

8、24,第,11,页,9.1.4,总线仲裁,为了避免各部件同时使用总线，正确地实现多个部件间的通信，系统中设置一个专门的机构，以实现各部件对总线使用的合理分配和管理，这个机构（部件）称为总线仲裁机构。,当总线上某个部件要与其他部件进行通信时，首先发出使用总线的请求信号，如果某个时刻有多个部件同时请求使用总线，由总线仲裁机构根据一定的判决原则，进行判断并决定总线的使用权的归属。只有获得了总线使用权的部件，才能传送数据。,,设备分为：总线主控设备，总线从属设备,总线仲裁方式,,：集中方式、分散方式,17 九月 2023第11页9.1.4 总线仲裁为了避免各,31 十月 2024,第,12,页,9.

9、1.5,总线性能指标,⑴总线数据通路宽度,,指总线一次能同时传送的数据位数，简称总线宽度。,总线宽度越宽，其数据传送能力越强。,⑵总线频率,⑵总线频率,指总线每秒钟能传送数据的次数。用来衡量总线的工作速度，总线频率越高，总线传送速度越快。,⑶总线数据传输率,指总线在单位时间内能传送的数据量，通常用每秒传输多少字节（,Bps-Byte per second,）或每秒传输多少位（,bps-bit per second,）表示。又称为总线带宽。,总线数据传输率＝总线宽度,×,总线频率,(bps),＝总线宽度,×,总线频率,/8,（,Bps,）,17 九月 2023第12页9.1.5 总线性能指标

10、⑴总,31 十月 2024,第,13,页,以通道的形式经过扩充和再驱动连接到扩充插槽上，扩充插槽有,62,个引脚 。,9.2,系统总线,用于把微机系统中各插件连接在一起，以实现这些模块的信息交换,9.2.1 PC/XT,总线,用于连接,I/O,接插件,17 九月 2023第13页以通道的形式经过扩充和再驱动连接,31 十月 2024,第,14,页,PC/XT,总线的机械特性,,,17 九月 2023第14页PC/XT总线的机械特性,31 十月 2024,第,15,页,,地址线,,数据线,,,控制线,,,,,状态线,定时信号线,,,17 九月 2023第15页地址线数据线控制线状态线定时信号,

11、31 十月 2024,第,16,页,,9.2.2 ISA,总线,ISA,总线保留了,PC,总线的全部,62,个引脚，同时又增加了,36,个引脚 。,17 九月 2023第16页9.2.2 ISA总线ISA总,31 十月 2024,第,17,页,,,,,,,,地址线,高位数据线,存储器,读写,中断请求,DMA,信号,主控信号,17 九月 2023第17页地址线高位数据线存储器中断请求D,31 十月 2024,第,18,页,总线能自动识别所连接的插卡是,ISA,卡还是,EISA,卡，并采用相应的周期,9.2.3 EISA,总线,EISA,(Extended Industry Standard

12、 Architecture),是,ISA,的扩展,支持多总线主控器,增加了突发式传送（,Burst transfer,），最高数传率为,33M,字节,/,秒,在,ISA,的基础上，又增加了,E,、,F,、,G,和,H,总线扩展槽的插脚分上下两层，上层是原,ISA,总线的连接，下层是,EISA,总线新增信号的连接。,17 九月 2023第18页总线能自动识别所连接的插卡是IS,31 十月 2024,第,19,页,,为了使图中信号不至太乱，省略了原,ISA,总线信号,A,、,B,、,C,、,D,列的说明,(,红色脚,),，只给出了,EISA,增加的信号,E,、,F,、,G,、,H,列的说明。,17

13、 九月 2023第19页为了使图中信号不至太乱，省略了原,31 十月 2024,第,20,页,单总线连接时，有,96,条信号线，支持,16,位数据线和,24,位地址线；双总线连接时，有,128,条信号线，支持,32,位数据和,32,位地址线,9.2.4 VME,总线,VME,（,Versa Mould European,）是商业化的完全开放的,32,位总线。现采用的大多为,VME64,。,1.VME,总线的主要特点,异步总线结构，没有事先固定的传输速率,地址线和数据线采用非复用方式并行传输，总线的最大传输速率可达到,40MB/s,支持多机和多主控设备,17 九月 2023第20页单总线连接时

14、，有96条信号线，支,31 十月 2024,第,21,页,VME,总线是电气电子工程学会（,IEEE,）和国家电子技术委员会制定的第一个,32,位总线标准，其高性能使其成为最流行的,32,位总线。而其多用性，则同时确保当技术性能发展到高水平时，,VME,总线将很容易适应新的要求，而不会使现有的设备过时。,2. VME,总线的组成,⑴,数据传送总线,⑵,裁决总线,⑶,中断总线,⑷,公用总线,17 九月 2023第21页VME总线是电气电子工程学会（I,31 十月 2024,第,22,页,9.2.5 STD,总线,STD,总线于,1987,年推出，是一种针对工业控制系统开发的总线。,1. STD

15、,总线特点,高可靠性,小板结构,结构简单,总线兼容结构,17 九月 2023第22页9.2.5 STD总线STD总,31 十月 2024,第,23,页,2,．,STD,总线规范,最初针对,8,位微型计算机推出,现提供全,16,位的数据传送能力,在,20,世纪,80,年代末由,56,个信号线,发展到了,114,个信号,，现在已发展到,136,个信号的,32,位,STD,总线标准。,STD,总线的,56,个引脚按功能分为,5,组：逻辑电源总线、数据总线、地址总线、控制总线和辅助电源总线。,17 九月 2023第23页2．STD总线规范最初针对8位微,31 十月 2024,第,24,页,地址总线：

16、,A,23,~A,0,数据总线：,D,0,/A,16,~D,7,/A,23,，,A,8,/D,8,～,A,15,/D,15,。,控制总线 ：,电源总线：,V,CC,、,GND,、,V,BB.1,、,V,BB.2,、,V,BAT,、,V,CPD,、,AUX,辅助地、,AUX +12V,、,AUX -12V,。,17 九月 2023第24页地址总线：A23~A0数据总线：,31 十月 2024,第,25,页,ROM,RAM,I/O,CPU,,,,,,总线控制器,总线驱动器,,,,,系统总线,局部总线,9.3,局部总线,系统总线不够快而妨碍系统性能的提高,解决办法：将模块直接挂到,CPU,芯片的总线

17、上去，以,CPU,的速度运行。,17 九月 2023第25页ROMRAMI/OCPU总线控制,31 十月 2024,第,26,页,9.3.1 VESA,的,VL-Bus,极大地增强了系统的性能,VL-Bus,的主要特性,⑴,支持多总线主控器；,⑵,支持,0,～,3,个,VL-Bus,插槽；,⑶,支持高速视频控制器、硬盘控制器、,LAN,控制卡等高速外设；,⑷,接口速度快，,VL-Bus,的时钟在频率和相位上与,CPU,时钟相同；,⑸,支持回写高速缓存（,Write back Cache,）。,VESA,标准局部总线是面向,i486,设计的。,17 九月 2023第26页9.3.1 VESA

18、的VL-B,31 十月 2024,第,27,页,,17 九月 2023第27页,31 十月 2024,第,28,页,,9.3.2 PCI,总线,PCI,（,Peripheral Component Interconnect,，周边组件互连）总线是由,Intel,公司在,1991,年首先提出的。,PCI,总线是一种先进的局部总线。,PCI,总线的系统结构,17 九月 2023第28页9.3.2 PCI总线PCI（,31 十月 2024,第,29,页,1. PCI,总线的特点,⑴,高性能,⑵,支持突发工作方式，且后面可跟无限个数据周期,⑶,减少存取延迟,⑷,采用总线主控和同步操作,⑸,不受处理

19、器限制,⑹,适用于各种机型,⑺,成本低,⑻,兼容性好，易于扩展,⑼,自动配置（即插即用，,Plug and Play,）,⑽,规范严格,17 九月 2023第29页1. PCI总线的特点⑴ 高性能,31 十月 2024,第,30,页,,2. PCI,总线的系统结构,17 九月 2023第30页2. PCI总线的系统结构,31 十月 2024,第,31,页,3. PCI,总线的信号,,,可选的引脚,,PCI,总线设备,必备的引脚,,地址,/,数据线,,,接口控制信号,,,错误报告信号,,,,仲裁信号,,系统信号,,,64,位总线,扩展信号,,,,接口控制,,,中断信号,,,边界扫描信号,,,Ca

20、che,支持信号,,RST,CLK,GNT,REQ,SERR,IDSEL,DEVSEL,IRDY,TRDY,FRAME,,PAR,C/BE,3~0,,AD,31~0,,,,,,,,,,,,,,,,,STOP,PERR,,,,,,,,,,,,,,,,,,LOCK,INTA,INTB,INTC,INTD,S,BO,SDONE,TDI,TRST,,TDO,,TCK,TMS,ACK64,REQ64,PAR64,C/BE,7~4,,AD,63~32,17 九月 2023第31页3. PCI总线的信号可选的引脚,31 十月 2024,第,32,页,9.3.3 AGP,总线,AGP,(Accelerate

21、d Graphics Port,，加速图形接口,),接口。,显示卡专用的局部总线,1. AGP,局部总线的特点,①,允许在一个时钟内传输一次或两次数据,②,采用边带信号传输技术,③,采用内存请求流水线技术,④,能延长,PCI,总线寿命,⑤,对,MPEG2,视频的再生具有积极作用,17 九月 2023第32页9.3.3 AGP总线AGP(,31 十月 2024,第,33,页,2. AGP,总线的系统结构,,17 九月 2023第33页2. AGP总线的系统结构,31 十月 2024,第,34,页,9.4,外部总线,10.4.1 RS-232C/422/485,总线,RS-232C,（,Rec

22、ommended Standard,，推荐标准）是应用于串行通信的标准。,RS-232C,的逻辑电平与,TTL,及,MOS,电平不一致,其电气特性为：,①,数据“,0”,及控制线的接通状态规定为,+3V~+15V,②,数据“,1”,及控制线的断开状态规定为,-3V~-15V,③,噪声容限为,3~5V,④,当输入恰好为,±3V,时，分别确定为空号和传号；当输入端开路时，终端定为传号。,使用,1488,和,1489,实现,RS-232C,到,TTL,电平的转换,17 九月 2023第34页9.4 外部总线10.4.1,31 十月 2024,第,35,页,通信系统 组成包括数据终端设备,DTE,（

23、,Data Terminal Equipment,）和数据通信设备,DCE,（,Data Communication Equipment,）,,RS-232C,是用于,DTE,和,DCE,之间的接口标准,17 九月 2023第35页通信系统 组成包括数据终端设备D,31 十月 2024,第,36,页,RS-232C,标准使用最多的是,DB 25,插头座（,25,引脚）,引脚,名称,方向,代号,引脚,名称,方向,代号,1,保护地（屏蔽）,,AA,14,第二发送数据,T→M,SBA,2,发送数据,T→M,BA,15,发送信号元定时,T←M,DB,3,接收数据,T←M,BB,16,第二接收数据,T←

24、M,SBB,4,请求发送,RTS,T→M,CA,17,接收器信号元定时,T←M,DD,5,允许发送,CTS,T←M,CB,18,未定义,,,6,DCE,就绪,DSR,T←M,CC,19,第二请求发送,T→M,SCA,7,信号地（公共回路）,,AB,20,DTE,就绪,T→M,CD,8,接收线路信号检测器,CD,T←M,CF,21,信号质量检测,T←M,CG,9,测试预留,,,22,振铃指示,T←M,CE,10,测试预留,,,23,数据信号速率选择,T↔M,CH,11,选择发送通道,T→M,STF,24,发送信号元定时,T→M,DA,12,第二接收线路信号检测器,T←M,SCF,25,未定义,,

25、,13,第二允许发送,T←M,SCB,,,,,17 九月 2023第36页RS-232C标准使用最多的是D,31 十月 2024,第,37,页,RS-232C,接口,9,芯与,25,芯信号对应关系,,9,线引脚,25,线引脚,信号名,功能说明,信号方向,,1,GND,保护地（屏蔽）,,3,2,TxD,数据发送,T→M,2,3,RxD,数据接收,T←M,7,4,RTS,请求发送（微机发向,MODEM,）,T→M,8,5,CTS,允许发送（,MODEM,发向微机）,T←M,6,6,DSR,数据设备（,DCE,）准备就绪,T←M,5,7,SGND,信号地（公共回路）,,1,8,DCD,接收线路信号检

26、测,T←M,4,20,DTR,数据终端（,DTE,）准备就绪,T→M,9,22,RI,振铃指示,,17 九月 2023第37页RS-232C接口9芯与25芯信,31 十月 2024,第,38,页,RS422A,总线,,,RS-232C,总线的数据传输速率慢，传送距离短，且接口处各信号间容易产生串扰，为了弥补,RS-232C,标准的不足，,EIA,推出了,RS-422A,标准。,RS-422A,电路由发送器、平衡连接电缆、电缆终端负载和接收器,4,部分组成。,,17 九月 2023第38页RS422A总线 RS-232C,31 十月 2024,第,39,页,RS485,总线,,,为适应真正多点通

27、信的需要，,EIA,又制定了,RS-485,总线标准,RS-485,是,RS-422A,的变型，是半双工工作方式，是一种多发送器的电路标准，它扩展了,RS-422A,的性能。,,RS-485,用平衡差动的方式传输数据、抗干扰性强、速率高、传输距离远、能够实现多点传输，它允许同时连接,32,个驱动器和,32,个接收器，方便地组成一个小型的网络，在测控领域应用很广泛。,RS-485,是一个电气接口规范，它规定了平衡驱动器和接收器的电气特性，而没有规定接插件传输电缆和通信协议。,RS-485,一般采用终端匹配的总线型结构，不支持环型或星型网络。,RS-485,采用差分方式传输信号 。,17 九月 2

28、023第39页RS485总线 为适应真正多点通,31 十月 2024,第,40,页,,RS-485,电气特性,,,,项目,条件,最小值,最大值,驱动器开路输出电压,逻辑,1,1.5V,6V,逻辑,0,-1.5V,-6V,驱动器带载输出电压,RL,＝,100Ω,，逻辑,1,1.5V,5V,RL,＝,100Ω,，逻辑,0,-1.5V,-5V,驱动器输出短路电流,每个输出对公共端,,±250mA,驱动器输出上升时间,RL,＝,54Ω,，,C,＝,50pF,,总周期的,30%,驱动器共模电压,RL,＝,54Ω,,±3V,接收器灵敏度,-7V

29、,7V,+12V,接收器输入电阻,,12kΩ,,17 九月 2023第40页 RS-485电气特性 项目条件,31 十月 2024,第,41,页,9.4.2 IEEE-488,总线,并行,的外部总线，主要用于仪表之间的连接以及计算机与仪表之间的互相连接 。,连接器是一个,24,线的带有插头和插座的组合式接头,电气性能有,①,信息量都是数字量,②,总线上连接设备的总数不能超过,15,个,③,数据速率必须小于或等于,1Mb/S,④,传输线总长度不能超过,20m,17 九月 2023第41页9.4.2 IEEE-488总,31 十月 2024,第,42,页,IEEE-488,总线接口,,在总线上

30、挂接的设备从逻辑上分为三种：控制器、发话器、收听器。,17 九月 2023第42页IEEE-488总线接口在总线上,31 十月 2024,第,43,页,IEEE-488,总线由具有,TTL,电平的,16,条线组成，采用,24,芯的连接器。,16,条信号线按功能分为三组,⑴,数据输入,/,输出总线,⑵,字节传送控制总线,⑶,接口管理总线,,引脚,信号,信号类型,引脚,信号,信号类型,1,D,1,(DIO,1,),数据线,13,D,5,(DIO,5,),数据线,2,D,2,(DIO,2,),数据线,14,D,6,(DIO,6,),数据线,3,D,3,(DIO,3,),数据线,15,D,7,(DIO

31、,7,),数据线,4,D,4,(DIO,4,),数据线,16,D,8,(DIO,8,),数据线,5,EOI,接口管理线,17,REN,接口管理线,6,,握手线,18,GND,地,7,NRFD,握手线,19,GND,地,8,NDAC,握手线,20,GND,地,9,IFC,接口管理线,21,GND,地,10,SRQ,接口管理线,22,GND,地,11,ATN,接口管理线,23,GND,地,12,SHIELD,机壳地,24,GND,数字地,数据输入输出总线,数据输入输出总线,字节传送控制总线,字节传送控制总线,字节传送控制总线,字节传送控制总线,17 九月 2023第43页IEEE-488总线由具有

32、TTL,31 十月 2024,第,44,页,传送一个字节进行的握手过程,,发话器,,NRFD,、,NDAC,都高吗？,,,开始,,,DAV,置高,,送数据到,DIO,,,NRFD,高吗？,,DAV,置低,,NDAC,高吗？,,DAV,置高,,还有数据吗？,,,结束,收听器,,开始,,NRFD,、,NDAC,置低,,准备好接收,数据否？,,NRFD,置高,,DAV,低否？,,NRFD,置低,,接收数据,,NDAC,置高,,DAV,高否？,,NDAC,置低,,,,,,,,,,,,,,,,,,,,,,,,,,错误情况,,,,,仅当所有收听器均准备,好,NRFD,才变高,,数据总线上的数据已稳,定有效

33、，可被接收,,所有收听器都已收到数据,,,,结束,,,Y,N,N,Y,Y,N,N,Y,Y,N,N,N,Y,Y,此后数据被认为无效,,17 九月 2023第44页传送一个字节进行的握手过程发话器,31 十月 2024,第,45,页,9.4.3 SCSI,总线,SCSI,（,Small Computer System Interface,）用于与磁带机、软磁盘机、硬磁盘机、光盘机、打印机等设备的连接。,1. SCSI,总线的特点,低成本、高效率,异步传送，速率,1.5MB/s,；,最多可挂接,8,台总线设备，但只允许两台设备同时进行通信,当使用单端驱动器和单端接收器进行传送时，电缆长度最多,6m

34、,；,同步传送，速率,4MB/s,当采用差动驱动器和差动接收器时，距离可达到,25m,17 九月 2023第45页9.4.3 SCSI总线SCS,31 十月 2024,第,46,页,2. SCSI,总线的规范,⑴,单端,SCSI,总线,单端,SCSI,总线包括,50,条引线，有,9,条数据线、,9,条控制线和地线。,数据线：,DB,1,～,DB,8,、,DB,P,。,控制线：,BUSY,、,SEL,、,REQ,、,ACK,、,C/D,、,I/O,、,MSG,、,ATN,、,RST,。,⑵,差动,SCSI,总线,差动,SCSI,总线信号与单端,SCSI,信号相对应，只不过单端信号只需要一个引脚

35、，而差动信号在需要两个引脚。,17 九月 2023第46页2. SCSI总线的规范⑴单端S,31 十月 2024,第,47,页,9.4.4 IDE,总线,IDE,（,Integrated Drive Electronics,）总线是一种硬盘接口标准，只支持硬盘驱动器。,1993,年，,Western Digital,推出,EIDE,，还支持磁带机和,CD-ROM,驱动器。,FAST EIDE,和,FAST EIDE2,。,IDE,总线连接器采用,40,芯引脚,,。,17 九月 2023第47页9.4.4 IDE总线IDE（,31 十月 2024,第,48,页,,,,,,,,引脚,信号名称,

36、方向,说明,引脚,信号名称,方向,说明,1,RESET,→,复位,21,N/C,-,未用,2,GND,—,地,22,GND,—,地,3,DD7,↔,D,7,23,IOW,→,写,4,DD8,↔,D,8,24,GND,—,地,5,DD6,↔,D,6,25,IOR,→,读,6,DD9,↔,D,9,26,GND,—,地,7,DD5,↔,D,5,27,IO_CH_RDY,←,I/O,就绪,8,DD10,↔,D,10,28,ALE,→,地址锁存允许,9,DD4,↔,D,4,29,N/C,-,未用,10,DD11,↔,D,11,30,GND,—,地,11,DD3,↔,D,3,31,IRQR,←,中断请求,

37、12,DD12,↔,D,12,32,IOCS16,?,I/O,片选,16,13,DD2,↔,D,2,33,DA1,→,地址,1,14,DD13,↔,D,13,34,N/C,-,未用,15,DD1,↔,D,1,35,DA0,→,地址,0,16,DD14,↔,D,14,36,DA2,→,地址,2,17,DD0,↔,D,0,37,IDE_CS0,→,1F0~1F7,18,DD15,↔,D,15,38,IDE_CS1,→,3F6~3F7,19,GND,—,地,39,ACTIVE,→,灯驱动,20,KEY,-,键,40,GND,—,地,数据线,,17 九月 2023第48页引脚信号名称方向说明引脚信号名

38、称,31 十月 2024,第,49,页,9.4.5 CENTRONIC,总线,CENTRONIC,总线是一种并行外部总线，主要用于计算机与打印机、绘图机等设备的连接。,1. CENTRONIC,总线的特点,传输速率较高,传输距离最大为,2m,每两条数据线间夹一条地线,2. CENTRONIC,总线的规范,共有,36,条信号线,分为：数据信号线、控制信号线和状态信号线,17 九月 2023第49页9.4.5 CENTRONIC,31 十月 2024,第,50,页,,,,,,,引脚,信号名称,说明,引脚,信号名称,说明,1,STORE,选通信号,19,GND,地,2,D,1,并行数据,20,G

39、ND,地,3,D,2,并行数据,21,GND,地,4,D,3,并行数据,22,GND,地,5,D,4,并行数据,23,GND,地,6,D,5,并行数据,24,GND,地,7,D,6,并行数据,25,GND,地,8,D,7,并行数据,26,GND,地,9,D,8,并行数据,27,GND,地,10,ACK,应答信号,28,GND,地,11,BUSY,忙信号,29,GND,地,12,PE,纸尽信号,30,GND,地,13,+5V,电源,31,INT,初始化信号,14,AUTOFEE,自动走纸信号,32,ERROR,出错信号,15,NC,空,33,GND,地,16,GND,地,34,NC,空,17,G

40、ND,机壳地,35,+5V,电源,18,NC,空,36,SLCTIN,联机信号,数据线,,,控制及状态线,,,,,,17 九月 2023第50页引脚信号名称说明引脚信号名称说明,31 十月 2024,第,51,页,9.4.6,通用外设接口标准,USB,通用串行总线,USB,（,Universal Serial Bus,）基于通用连接技术 ，实现外设的简单快速连接 。,为外设提供电源 。,1. USB,的特点,,⑴,热插拔,⑵,即插即用,PNP (Plug and Play),17 九月 2023第51页9.4.6 通用外设接口标准U,31 十月 2024,第,52,页,⑶灵活,⑷,可扩展性,

41、⑸,可靠性高,⑹,无需外接电源,⑺,接口体积小巧,⑻,兼容性,17 九月 2023第52页⑶灵活 ⑷可扩展性 ⑸可靠性高⑹,31 十月 2024,第,53,页,,17 九月 2023第53页,31 十月 2024,第,54,页,3. USB,设备及描述器,⑴USB,设备,USB,设备分成,Hub,设备和功能设备两种,Hub,设备即集线器,功能设备能在总线上发送和接收数据和控制信息,⑵,端点,USB,外设的独立的寄存器端口,⑶,管道,USB,设备的端点和主机软件的联合,⑷USB,设备描述器,具有一定格式的数据结构,17 九月 2023第54页3. USB设备及描述器⑴USB,31 十月 2024

42、,第,55,页,4.USB,系统组成,,包括,USB,主机、,USB,设备（,Hub,和功能设备）和连接电缆 。只有一个主机。,①USB,硬件部分,17 九月 2023第55页4.USB系统组成包括USB主机,31 十月 2024,第,56,页,② USB,软件部分,,5. USB,的拓扑结构,主控制器驱动程序,USB,驱动程序,USB,设备驱动程序，通过,I/O,请求包,(IRPs),发给,USB,设备的请求。,17 九月 2023第56页② USB软件部分5. USB的,31 十月 2024,第,57,页,6. USB,传输类型,总线枚举的过程,当,USB,设备插到,USB,总线上或从,U

43、SB,总线移走，主机通过一个叫总线枚举的过程来确认和管理设备状态的变迁。,7. USB,设备状态和总线枚举,⑷,等时传输,⑶,中断传输,⑵,批传输,⑴,控制传输,17 九月 2023第57页6. USB传输类型总线枚举的过,31 十月 2024,第,58,页,总线枚举过程,⑴USB,设备接到,Hub,上，设备进入连接状态。,⑵,主机检测,Hub,，确认设备的接入事件和接入端口。,⑶,主机将该端口使能。,⑷Hub,向端口送一个持续,100ms,的重起（,Reset,）命令。,Hub,提供,100mA,电流给,USB,设备，,USB,设备进入上电状态。,17 九月 2023第58页总线枚举过程⑴U

44、SB设备接到Hu,31 十月 2024,第,59,页,总线枚举过程,⑸,在,USB,设备收到唯一地址前，可以通过设备的默认地址访问默认管道。主机读取设备的描述器获得设备默认管道的最大数据传输量。这时设备处于地址默认状态。,⑹,主机给,Hub,设备分发一个唯一的地址，设备进入地址（,Addressed,）状态。,⑺,主机读取设备的配置信息。,⑻,主机以配置信息和,USB,设备的用途，向设备分发一个配置值。设备进入配置（,Configured,）状态，所有端点准备就绪可以开始工作，设备可以使用。,17 九月 2023第59页总线枚举过程⑸在USB设备收到唯,31 十月 2024,第,60,页,8. USB,技术的应用,,PC,外设,数码相机、摄像机等电子产品,手机等通信产品,U,盘等移动存储,数据采集,9. USB,技术的新发展,17 九月 2023第60页8. USB技术的应用 PC外设,31 十月 2024,第,61,页,谢谢,17 九月 2023第61页谢谢,