微型计算机原理与应用-第11章%20

《微型计算机原理与应用-第11章%20》由会员分享，可在线阅读，更多相关《微型计算机原理与应用-第11章%20（94页珍藏版）》请在装配图网上搜索。

1、单击此处编辑母版标题样式,,单击此处编辑母版文本样式,,第二级,,第三级,,第四级,,第五级,,,,*,*,第,11,章,32,位微处理器,,汤世平,,北京理工大学,,目录,,11.1 80386,微处理器的结构,,11.2 32,位微处理器的地址总线和数据总线,,11.3 32,位微处理器的工作方式,,11.4,实地址方式,,11.5,保护方式,,11.6,虚拟,8086,方式,,11.7 80486,位微处理器的特点简介,,11.8 Pentium,微处理器,,2,,11.1 80386,微处理器的结构,,,,,3,,1,.,中央处理部件,(CPU),指令部件,,指令预取队列,

2、,已译码指令队列,,执行部件,,32,位的算术运算单元,ALU,,8,个,32,位通用寄存器组,,64,位的桶形移位器和乘／除硬件,,4,,2.,存储管理部件,(MMU),分段部件,,分页部件,,页是机械划分的，每,4KB,为一页，程序或数据均以页为单位进入实存,,存储器按段来组织，每段包含若干个页，段的最大容量可达,4000MB,,一个任务最多可包含,16K,个段，每个任务可使用,64MMB,的虚拟存储空间,,高速缓冲存储器,(cache),，构成完整的,cache—,主存,—,辅存的,3,级存储体系,,5,,3,.,总线接口部件,(BIU),数据总线,,地址总线,,控制总线,,包括访问存储

3、器预取指令，读／写数据和访问,I,／,O,端口读／写数据等全部操作及其他控制功能,,,6,,80386,的寄存器,,通用寄存器组,,段寄存器指令指针,,标志寄存器,,控制寄存器,,系统地址寄存器,,调试寄存器,,测试寄存器,,,7,,11.2 32,位微处理器的地址总线和数据总线,80X86CPU,对外的地址总线和数据总线都是,32,条，如何来进行,16,位和,8,位数的传送呢,?,,,8,,11.2.1,地址总线,,80X86CPU,的,32,位地址总线是用,30,条地址线,A,2,~A,31,加上,4,个字节允许符,BE,0,~BE,3,来实现。这,4,个字节允许符给出了两个最低有效地址位

4、和传送宽度编码。,,9,,11.2.2,数据总线,32,位数据总线是,32,条三态双向数据线,D,0,~D,31,。,,D,0,~D,7,为最低字节，,D,24,~D,31,为最高字节。,,可以使用,BS8,和,BS16,引脚输入控制信号来改变数据总线的宽度，将数据传送到,8,位或,16,位设备中去。使,32,位微处理器能直接与,32,位、,16,位或,8,位总线相连接。,,10,,11.2.3,总线传送机制,,32,位微处理器的所有数据传送都是由一个或多个总线周期来完成。,,1,字节、,2,字节或,4,字节的逻辑数据操作数可以在物理地址不对界的情况下传送。在对界时的操作数只需要,1,个总线周

5、期，而对于不对界时的操作数就需要,2,个或,3,个总线周期。,,80X86CPU,地址信号的设计可以简化外部系统的硬件。高位地址由,A,2,~A,31,提供。低位地址则以,BE,0,~BE,3,形式提供了,32,位数据总线,4,个字节的选择信号。,,有时，对多总线接口需要,A0,和,A1,这两个地址信号，可由图,11.11,所示的逻辑电路产生。这样，由,A,2,~A,31,和,BE,0,~BE,3,就能形成了完整的,80X86CPU,的,32,条地址线。,,11,,图,11.11,11.3 32,位微处理器的工作方式,,实地址方式,(real mode),,保护方式,(protected m

6、ode),,可访问,2,32,字节的物理存储空间，段长为,2,32,字节，而且还可以实施保护功能,,虚拟,8086,方式,(virtual 8086 mode),,既能有效利用保护功能，又能执行,8086,代码的工作方式,,CPU,与保护方式下的原理相同，但程序指定的逻辑地址与,8086 CPU,解释相同,,运行和转换的关系如图,11.12,所示,,13,,图,11.12,,当,CPU,进行启动或复位时首先进入实地址方式工作。修改控制寄存器,CR,0,的机器状态字时，就可以由实地址方式转换到保护方式工作。再执行,IRET,指令或进行任务转换，就可由保护方式转移到虚拟,8086,方式工作。,,任

7、务转换功能是,32,位微处理器的特点之一，采用中断处理，就可再把,CPU,从虚拟,8086,方式返回到保护方式，以及实地址方式。,,,15,,,在实地址方式运行时，,32,位微处理器就像一个速度很快的,8086 CPU,，但是，对某些指令，它也可扩展为,32,位。,,保护方式提供了复杂的存储器管理和处理器的特权级能力。在保护方式运行时，可实现任务的切换，即切换到虚拟,8086,方式，允许执行,8086,的操作系统和应用程序，使,32,位微处理器实现多任务和多用户的目标。,,,16,,11.4,实地址方式,,32,位微处理器复位或加电后即处于实地址方式。实地址方式具有与,8086,相同的特性，但

8、允许访问,32,位寄存器组。其寻址机制、存储器访问范围和中断控制等都与,8086 CPU,相同。,,32,位微处理器中分段存储器管理的工作原理。,,在实地址方式中默认的操作数是,16,位数，段的大小是,64KB,。则,32,位有效地址必须是比,0000FFFFH,小的值。,,为了使用,32,位寄存器和寻址方式必须用超越前缀。,,实地址方式寻址方法如图,11.13,所示。,,,17,,图11.13,,实地址方式的首要目的是安排,32,位微处理器进入保护方式。,,在实地址方式运行时，最大的存储器访问范围是,1MB,。因此，仅,A,0,~A,19,地址线有效，,A,20,～,A,31,地址线是高电平

9、。,,19,,,在实地址方式运行时，不允许分页，物理地址是由相应的段寄存器内容：左移,4,位；再加上指定的偏移量而形成。与,8086 CPU,相同。,,在实地址方式中，存储器内保留两个固定的区域，即系统初始化区和中断向量表。,FFFFFFF0H,～,FFFFFFFFH,为系统初始化保留区，,C0000H,～,003FFH,为中断向量表，对,256,级中断的每一级都有一个相应的,4,字节跳转向量。,,20,,11.4.1 32,位微处理器的地址空间,,3,种不同方式的地址空间,,逻辑空间、线性空间和物理空间。,,可以访问,2,32,字节的物理存储器，但它支持多个任务时，每个任务又能得到最大为,

10、2,46,字节。,,这就出现了,2,32,字节的物理存储器如何去分配给多个任务的存储器管理问题。,,物理存储器是,CPU,可访问的存储器空间，其容量由,CPU,的地址总线宽度所决定；而虚拟存储器是程序占有的空间，它的容量是由,CPU,内部结构所决定。,,段部件将逻辑地址空间转换为,32,位的线性地址空间。如果不使用分页部件，则,32,位线性地址就对应着物理地址。分页部件能将线性地址空间转换为物理地址空间。,,21,,,对于,8086 CPU,来说，程序占有的存储器与,CPU,可以访问的存储器是一致的，其容量都是,1MB,。,,对,32,位微处理器来说，物理存储器与虚拟存储器是有区别的，其容量也

11、不同。用户在写程序时，其程序是存在磁盘里，因此可写,2,46,字节的程序。然而，在执行程序时，一定要把程序加载到物理存储器。但是，物理存储器的容量只有,2,32,字节。因此，存在着物理存储器的如何分配问题，即存储器管理。这种存储器管理是由操作系统进行，但,32,位微处理器内部固件就有支持存储器管理的功能。,,我们在对程序进行编码时，不可能直接指定物理存储器地址。这时，程序占有的是虚拟存储器地址。该地址是由程序指定，所以也叫做“逻辑地址”。,,22,,,32,位微处理器中程序占有的虚拟存储器如图,11.14,所示。,,它与,8086 CPU,相同，程序可以是有多段构成的。,,图,11.14,只表

12、示了一个有,OMEGA,变量,(,位置,),的数据段。在程序中,OMEGA,的虚拟存储器地址由逻辑地址所决定。,,,23,,图11.14,,例如，要把,AL,寄存器内容传送到这个位置，就要采用如下指令：,,,MOV FS,：,OMEGA,，,AL,,FS,：,OMEGA,是名为,OMEGA,的虚拟存储器地址的逻辑地址格式。,,像,8086 CPU,那样，,OMEGA,是存入该段的开始地址到,OMEGA,位置的偏移量中。,,在,8086 CPU,中，段寄存器,FS,是段基地址；而在,32,位微处理器中，则是段选择器。段选择器的作用是间接地来指定段。,,25,,,用程序来处理的所有地址都是以逻辑地

13、址格式指定的虚拟地址。,,32,位微处理器实际使用的,FS,寄存器是其中的高,14,位。,,因此，虚拟地址共可有,46,位，虚拟存储器地址的空间范围也就是,2,46,字节。,,26,,,32,位微处理器对程序指定的,46,位虚拟地址又是怎样变换成为,32,位物理地址的呢,?,,在,32,位微处理器里有了一个“分段部件”，如图,11.15,所示。,,它能把,46,位虚拟地址变换成为,32,位物理地址。,,,27,,图11.15,,也可用,8086 CPU,中逻辑地址变换为物理地址的方法来理解,32,位微处理器的变换，如图,11.16,所示。,,29,,图11.16,,在,8086 CPU,中，段

14、寄存器的内容就是段的基地址，为了换算成起始地址，把它左移,4,位,(×16),即可。但对,32,位微处理器，用,16,位段选择器变换成为,32,位段地址就比较复杂。,,32,位,CPU,的选择器寄存器共有,16,位，除上述高,14,位作为虚拟存储器地址空间外，其最后两位是请求保护特权级,(RPL),。,,31,,11.4.2,描述符表,,在,32,位微处理器里，由虚拟地址变换为物理地址时需要用描述符表。,,描述符表与程序一起保存在虚拟存储器中，程序执行时都要装入物理存储器。,,在描述符表里描述符记载的仅是程序段数，如图,11.17,所示。,,描述符长度由,8,个字节组成。它记载着段的起始地址、

15、大小和属性。,,CPU,根据虚拟地址的选择器从描述符表选定一个描述符，读取存于其描述符中的起始地址等参数，进行虚拟地址到物理地址的变换。,,32,,图11.17,,32,位微处理器为了读取描述符中的起始地址，一定先要知道描述符的物理地址。所以，在,CPU,中有描述符表寄存器，其中存有描述符表的起始地址。计算的方法如下：,,(,选择器中高,13,位数,)×8+(,描述符表的起始地址,)=,,描述符的物理地址,,其中，乘以,8,是因为描述符由,8,个字节组成。,,利用选择器，从描述符表可以找到段的起始地址，也称为段基地址。可以说，选择器的功能是用间接方法指定段的基地址，也可理解为选择器在确定段地址

16、时，起到索引的作用。,,如上所述，,32,位微处理器的软件在执行时需要有把虚拟地址变换为物理地址的描述符表，而,8086 CPU,的代码里不包含描述符表，因此，在保护方式时软件不可能执行。,,,34,,,操作系统的存储器管理工作是包括段起始地址的管理，可以以段为单位把程序分配到物理存储器。而,32,位微处理器的作用是根据描述符表把程序指定的虚拟地址变换为物理地址，它起到支持存储器管理的功能。,,在,32,位微处理器中虚拟地址用以下格式表示：段寄存器：偏移量，例如：,,,FS,：,OMEGA,,FS,：,OMEGA,所表示的地址是虚拟存储器中某位置的地址，不是实际物理地址，是虚拟地址，也称为逻辑

17、地址。,,35,,11.4.3,段寄存器,,32,位微处理器是根据描述符表实现把虚拟地址变换成物理地址。访问描述符表就要花费时间，使,CPU,速度降低。采用段寄存器来替代描述符表。,,32,位微处理器的段寄存器要比,8086 CPU,中复杂得多。它由,16,位选择器寄存器与,64,位描述符寄存器构成，描述符寄存器中内容是复制记载在描述符表中的描述符。,,因为只有,CS,，,SS,，,DS,，,ES,，,FS,和,GS 6,个选择器寄存器，所以也只能复制,6,条描述符，如图,11.18,所示。,,36,,图11.18,,CPU,把虚拟地址变换成物理地址变成为访问存储器，实际上访问描述符寄存器，也

18、就等于访问了描述符表，所以速度很快。,,例如：,,,MOV AH,，,FS,：,OMEGA,,把,FS,：,OMEGA,的虚拟地址变换成物理地址时，要访问,FS,描述符寄存器，使用保存在描述符寄存器中的段起始地址，如图,11.19(a),所示。,,38,,图11.19,,例,11.2,,PUSH EAX,,把,EAX,的内容压入堆栈,SS,：,ESP,的虚拟地址，但是存入,SS,描述符寄存器中的段起始地址加上,ESP,寄存器中内容,(,偏移量,),形成物理地址如图,11.19(b),所示。,,40,,11.4.4,描述符,,描述符的作用是描述段，由,8,个字节组成，如图,11.20,所示。,,

19、图11.20,,41,,,其中,20,位记载段的大小，它等于段字节数减,1,，同时也限制各逻辑段的长度不超过,64KB,；,,32,位记载段的起始地址；,,8,位记载访问权字节，用来定义该段的有关特性；,,还记载有,G,位，,D,位，,U,位和,1,位预约位。,,G,位为,0,时，段的单位大小是,1,字节；,,G,位为,1,时，段的单位大小是,4KB,。,,因此，当,G,位为,0,时，段的最大范围是,1MB,；当,G,位为,1,时，段的最大范围是,4GB,。,,,42,,11.5,保护方式,,32,位微处理器的段寄存器从结构到数据处理都比原来的要复杂得多,,为了多任务操作系统的需要，微处理器必

20、须要有一种对数据处理有更为可靠的运行方式，即保护方式,,特权级、存储器保护功能和分页管理,,,43,,11.5.1 32,位微处理器的保护机制,,支持多任务操作系统,,以,4,个特权级来隔离或保护各用户及操作系统,,不同等级的特权级不能访问所规定区域外的单元,,数据也不能写到禁止写入的段里。,,44,,1.,特权级及特权级规则,PL (protected level)——,特权级。,32,位微处理器在保护方式运行时，分为,4,个特权级，,PL0,级是最高级，,PL3,级是最低级。,,RPL——,请求特权级。由选择符提供的特权级请求符。,RPL,由选择符的最低两位决定。,,DPL——,特权级描

21、述符。一个任务可以访问的描述符。,DPL,由选择符所访问权字节的第,5,和第,6,两位决定。,,32,位微处理器提供的保护机制不是通过复杂的外部硬件，而是使用,CPU,内部固件来实现。它主要包括分段保护及分页保护。,,CPL——,当前特权级，是当前正在执行任务的特权级。它相当于正执行代码段的优先级。,CPL,由检测,CS,寄存器的最低两位来决定。,,EPL——,有效特权级，是,RPL,和,DPL,的最低特权级。因为较小的特权级值代表了较高的特权级，因此，,EPL,是,RPL,和,DPL,两者中数值较大的那个特权级。,,45,,保护方式的概念,,32,位微处理器用保护权等级来划分计算机中的各类软

22、件。,4,级特权在计算机中形成的保护体制如图所示。,,内部的,PL=0,,I/O,系统的,PL=1,,操作系统的,PL=2,,应用软件的,PL=3,,由,CPU,强制实施,,,46,,特权级的运作规则,,存储在特权级为,PL,段中的数据，仅可由至少像,PL,同样特权级上执行的代码来访问。,,具有特权级为,PL,的代码段或过程可由与,PL,相同或低于,PL,特权级的任务来调用。,,47,,11.5.2,保护方式的寻址方法,,32,位微处理器的保护方式可以扩大线性地址空间，从,4GB(2,32,字节,),扩大到,64MMB(2,46,字节或,64,万亿字节,),，可运行虚拟存储器程序。另外，保护方

23、式提供了精巧复杂的内存管理和硬件辅助的保护机构。,,保护方式和实地址方式间的主要差别是增加了地址空间和一个不同的寻址机制,,48,,,逻辑地址由两部分来形成,,一个,16,位的选择符用来确定段的起始地址,,一个,32,位的偏移,,形成一个,32,位线性地址，这个线性地址就叫做,32,位物理地址。,,在保护方式下，选择符用来指定一个查找由操作系统定义的一个表所需的变址，如图,11.22,所示。这个表包含一个已给段的,32,位起始地址。从这表中得到的起始地址加上偏移就得到物理地址。,,49,,图11.22,11.5.3,分页,,分页是另一种存储器管理方式。,,与分段不同，分页是把程序分为许多大小相

24、同的页；而分段是将程序和数据模块化，划成可变长度的段。,,所以，页与程序的逻辑结构没有直接关系。在任何时刻，每个任务所需激活的“页”是很少的。,,“分页”提供一种另外的内存管理机制，只有在保护方式下才起作用，分页提供了一个管理,32,位微处理器非常大的段的方法。,,分页的作用是在分段的基础上进行的。,,分页机制把来自分段单元保护线性地址转换为一个物理地址，如图,11.23,给出了在允许分页条件下,32,位微处理器的寻址机制。,,51,,图11.23,1.,分页部件的结构,32,位微处理器用两级表形式，在分页部件中把线性地址转换成物理地址。其工作机制如图,11.24,所示。,,,53,,图11.

25、24,,由,3,部分组成,,页目录,,页表,,页面,,每一页面的长度均为,4K,。,,CR,2,是页面故障线性地址寄存器，保存最近一次页面故障的地址,(32,位线性地址,),。,,CR,3,是页目录物理基地址寄存器，存有页目录的物理起始地址。,,CR,3,中的低,12,位总为,0,，以保证页目录始终按页面界对齐。,,55,,2.,页目录,页目录长度为,4KB,。,,每一个页目录条目为,4,字节，其内容如图,11.25(a),所示。,,页目录总共可容纳,1024,个页目录条目。,,线性地址的高,10,位,(A,22,～,A,31,),用作要选取页目录条目的变址。,,56,,3.,页表,页表长度也

26、为,4KB,。,,每一个页表条目为,4,字节，其内容如图,11.25(b),所示。,,页表总共也可容纳,1024,个页表条目，其地址,A,12,～,A,21,位用于在,1024,个页表条目中选择其一的变址。,,页表条目中的高,20,位是页面地址，把页面地址加上线性地址的低,12,位,(,偏移,),就是分页部件所得到的物理地址。,,57,,图11.25,4.,页面级保护,两级保护,,用户级保护：相当于分段机制保护的第,3,级,,管理级保护：相当于,0,，,1,，,2,级。,,在页表条目,(,见图,11.25(b)),中的第,1,位,(R/W),和第,2,位,(U/S),可用来保护该页面,,在页目

27、录条目,(,见图,11.25(a)),中的第,1,位,(R/W),和第,2,位,(U/S),可用来保护页目录中所包括的全部页面。,,59,,,例如，在页目录条目中，其,U/S,和,R/W,位是,10,，而在页表条目中，其,U/S,和,R/W,位是,01,；这时，对页的访问权应在页表条目中和页目录条目中取最大限制的,U/S,和,R/W,值来寻址该页，也就是这两数值中的小者，即,01,。,,,60,,11.6,虚拟,8086,方式,,运行,8086,应用程序,,实地址方式,,虚拟,8086,方式,(,虚拟方式,),,虚拟方式为系统设计者提供了最大的灵活性。,,在虚拟方式下，可以尽量利用,32,位微

28、处理器的保护机构。,,尤其是允许同时执行,8086,的操作系统及其应用程序和,32,位微处理器操作系统的应用程序。,,在一个多用户的,80X86,计算机中，一个用户可以运行,Windows,版本，另一个用户可以使用,MS-DOS,,而第,3,个用户则可以运行多个,Unix,资源及其应用程序等。,,在这种环境下的每一个用户就好像完全拥有该计算机资源，如图,11.26,所示。,,61,,图11.26,1.,虚拟,8086,方式的寻址机制,实地址方式与保护方式的一个主要差别：对段选择字的不同解释。,,虚拟,8086,方式，段寄存器与实地址方式是一样的。段寄存器的内容左移,4,位后与偏移量相加形成段基

29、本线性地址。,,32,位微处理器允许操作系统在每一个任务内指定哪些程序使用,8086,方式的地址机构，哪些程序则使用保护方式寻址。,,利用分页，可以把虚拟方式任务的,1MB,地址空间映射到,32,位微处理器的,4GB,线性地址空间的任一空间中去。,,有效地址不能超出,64KB,。然而，这些限制并不是很重要的，因为大多数在虚拟,8086,方式下运行的程序是目前已有的,8086,应用程序。,,63,,2.,虚拟,8086,方式下的分页,分页硬件允许同时运行多个虚拟任务，并提供保护及操作系统隔离。,,运行虚拟方式任务不一定要采用分页，但是对于运行多个虚拟任务或把虚拟方式任务的地址重新分配到大于,1M

30、B,的物理地址空间上时需要分页部件。,,分页机制把虚拟方式的程序产生的,20,位线性地址分成,256,个页面。,,每一页面可以安排在,32,位微处理器,4GB,物理地址空间的任何位置上。,,64,,,由于是通过一个任务的切换来装载,CR,3,(,页检索基址寄存器,),的，所以每一个虚拟方式下的任务可以利用不同的映射方式把页面映射到不同的物理地址上。,,分页机制允许多个,8086,应用程序共享,8086,操作系统。,,图,11.26,表示了,32,位微处理器分页部件能使多个,8086,程序在虚拟存储器的情况下运行，这就要求分页系统。,,65,,3.,虚拟,8086,方式下的保护,所有的虚拟,80

31、86,方式程序都是在特权级,3,下运行的，这是最低特权级。,,虚拟,8086,方式程序要服从所有的保护方式所定义的保护检查,,这与实地址方式不同，它是在特权级,0,下执行的，这是最高的特权级,,在虚拟,8086,方式下，要想执行一条赋予了特权级的指令会导致系统故障。,,66,,,有些特权级的指令，它们仅可在特权级,0,下执行的。,,要想使这些指令在虚拟,8086,方式下,(,或当,CPL>0),执行将导致系统故障。,,对于应用于多任务方式和保护方式的指令，只能在保护方式中执行。,,要想使下面的指令在实地址方式或虚拟,8086,方式下执行会产生系统故障。,,67,,4.,中断处理,虚拟,8086

32、,方式中的中断是在一个独特的方式中进行处理的。,,当在虚拟方式中运行时，所有的中断都包括一个返回主,32,位微处理器操作系统的特权级变化。,,中断是来自保护方式应用程序还是虚拟方式程序是由,32,位微处理器操作系统通过检查放在堆栈中的,EFLAGS,的映像中的,VM,位来加以确定的。,,68,,5.,线性地址变换成物理地址,在保护方式寻址时，存储器用分页方式管理。,,把,1234056H,的线性地址变换为物理地址的实例如图,11.27,所示。,,CR,3,寄存器内存有页目录的物理地址,(5000H),。线性地址的,31,～,22,位,(12H),作为页目录的索引使用。将索引乘以,4,即,4×1

33、2H,，得到页目录项的偏移量。因此，页目录项的物理地址为,5048H,。,,69,,图11.27,,求得的页表的物理地址的,31,～,12,位，存入页目录项,31,～,12,位，这页目录项的内容为,0000BH,。,,线性地址的位,21,～,12(34H),为页表的索引使用，与页目录项相同，求得页表登记项的物理地址为,0B0D0H,。,,页表项内容的位,31,～,12(3000H),是物理存储器的页地址的位,31,～,12,。把作为线性地址的位,11,～,0(56H),的偏移量与页地址相加，就形成物理地址,(3000056H),。,,71,,,上例说明如何把段部件输出的,4834056H,的线

34、性地址由页部件换算为,3000056H,的物理地址。,,计算物理地址时，利用了存入物理存储器的页目录与页表。,,图,11.27,中只画出一个页表，但页表数最大为,1K,个。,,,72,,,操作系统通过对项目与页表内容的管理，把,2,32,字节的物理存储器以页为单位分配给每个任务，每个任务拥有,2,46,字节的程序，并进行管理。,,CPU,的页管理部件由页目录与页表把线性地址变换为物理地址。,,73,,11.7 80486,位微处理器的特点简介,除了有一般,32,位微处理器的保护功能、存储器管理功能、任务转换功能、分页功能和片内高速缓存器外，还具有浮点数运算部件。因此，在计算机系统内不再需要

35、数字协处理器，是一种完整的,32,位微处理器。,,能运行,Windows, DOS, OS/2,和,UNIX V/386,等操作系统，它与,Intel,公司的,80X86,系列的各种微处理器保持二进制兼容。,,具有完整的,RISC,内核，使得常用的指令执行时间都只要一个时钟周期。,,采用,8KB,统一的代码和数据,cache(,高速缓冲存储器,),，具有,160MB/s,的突发总线，保证在整机中采用了廉价的,DRAM(,动态,RAM),能达到较高的系统流通量。,,内部的自测试功能包括执行代码和访问数据时的断点陷阱，会广泛地测试片上逻辑、,cache,和分页转换,cache,。,,74,,11.

36、8 Pentium,微处理器,,有两组算术逻辑单元,(ALU),、两条流水线、能同时执行两条指令；,,并且把数据,cache(,高速缓冲存储器,),和代码,cache,分开；,,不仅提高了总线的速度；还将数据总线增加到,64,条；,,流水浮点部件提供了工作站的特性。,,因此它几乎具有两台,80X86,的功能。,,75,,11.8.1 Pentium,微处理器结构,,Pentium,微处理器的结构方框如图,11.28,所示。,,是一种双,ALU,流水线工作的结构，使得每个时钟周期可执行两条指令；并且把代码,cache,和数据,cache,分开，减少了,cache,的冲突。,,内部是由总线部

37、件、,cache,部件、代码预取部件、指令译码部件、浮点数部件、页部件、控制部件、执行部件、分支目标缓冲器等组成；其内部数据总线为,64,位，同时可传输或处理,8,字节的数据。,,76,,图11.28,11.8.2 Pentium,微处理器流水线的工作原理,微处理器流水线对指令操作一般分为以下,5,个步骤：,,① 预取,(PF),；,,② 指令译码,(D1),；,,③ 产生地址,(D2),；,,④ 执行,ALU,和,cache,访问,(EX),；,,⑤ 回写,(WB),。,,以每个操作步骤均为,1,个时钟周期的指令为例，其流水线工作过程如图,11.29,所示。这种指令称为整数指令。,,Pen

38、tium,微处理器能支持并行执行两条指令。在并行执行中也有,5,个流水操作步骤，它在流水线中执行整数指令时，即每一个步骤都只有一个时钟周期，如图,11.30,所示。,,78,,图11.29,图11.30,,Pentium,微处理器中的两条流水线称为“,U”,和“,V”,流水线。,,并行发出两条指令的过程称“配对”。,,当指令配对时，发到“,V”,流水线的指令总是发到“,U”,流水线这条指令后边紧接着的一条指令。,,“,U”,流水线可以执行,80X86CPU,结构的任何指令，而“,V”,流水线执行的只是简单的指令。,,所谓简单指令是指完全是由硬件实现，不需任何代码控制的指令。通常是在一个时钟内执

39、行完成一条整数指令。,,80,,11.8.3 Pentium,微处理器的数据总线和地址总线,64,条数据总线是一般,32,位微处理器的一倍。这,64,条数据线,D,0,～,D,63,是三态双向数据线。,,它不采用,BS8,和,BS16,信号来改变数据总线的传输宽度，而是采用地址总线的接口电路来实现，如图,11.31,所示。,,32,位地址总线是用,29,条地址线,A,3,～,A,31,加上,8,个字节允许符,BE,0,～,BE,7,来实现。,,地址总线提供内存和,I/O,端口的物理地址。,32,位微处理器的物理寻址空间有,4GB,，即,2,32,字节；而,I/O,地址空间只有,64KB,，即

40、,2,16,字节。所以，,A,3,～,A,31,用来寻址到一个,8,个字节的单元，而用,BE,0,～,BE,7,来标识在当前传送操作中这,8,个字节单元的处理方法。,,64,位、,32,位、,16,位和,8,位存储器寻址接口，如图,11.32,所示。,,81,,图11.31,图11.32,11.8.4 Pentium,微处理器的存储器结构,可以,64,位、,32,位、,16,位和,8,位的数据进行访问。,,存储器空间是按,64,位组成一个单位构成的。每,64,位单元都有在存储器地址上连续的,8,个独立可寻址的字节，如图,11.33,所示。,,64,位存储器构成,4,字,(8,字节,),阵列，

41、,4,字的起始地址应可被,8,除，所以可通过,A,31,～,A,3,寻址。,,32,位存储器构成,2,字,(4,字节,),阵列，双字的起始地址应可被,4,除，所以可通过,A,31,～,A,3,和,A,2,对双字寻址。,,16,位存储器构成字,(2,字节,),阵列，字的起始地址应可被,2,除，所以可通过,A,31,～,A,3,和,A,2,、,A,1,对字寻址。,,,84,,图11.33,11.8.5 Pentium,微处理器的分支预测,用一个分支目标缓冲器来预测分支指令的结果,,使得通过预取的指令顺序所造成的流水拖延时间，减到最小。,,,,86,,11.8.7 Pentium,微处理器的外部

42、中断,外部中断在指令边界识别，指令边界是指在指令流水线的执行步骤中的第,1,个工作时钟周期，即意味着在指令执行之前。,,外部中断优先级自高到低的次序为：,,BUSCHK——,总线检查输入；,,R/S——,异步中断输入；,,FLUSH——cache,清洗；,,SMI——,系统管理中断；,,INIT——,启动中断；,,NMI——,非屏蔽中断；,,INTR——,可屏蔽中断。,,87,,11.8.8 Pentium,微处理器的浮点数部件,预取,(PF),。,,指令译码,(D1),。,,产生地址,(D2),。,,存储器和寄存器读,(EX),；转换浮点数为外部存储器数据格式，并进行存储器写操作。,,浮

43、点执行步骤,1(X1),；转换外部存储器格式为内部浮点数数据格式并进行写操作，把数放到浮点数寄存器堆中。,,浮点数执行步骤,2(X2),。,,执行舍入和写浮点数结果到寄存器堆,(WF),。,,错误报告或修改状态字,(ER),,88,,11.8.9 Pentium,微处理器的高速缓冲存储器,集成有,16KB,至,64KB,的,cache,，数据,cache,和代码,cache,各为一半。这些,cache,对应用软件透明以维持与,80X86 CPU,结构的兼容性。,,数据,cache,完全支持,MESI (modified/ exclusive/ shared/invalid),回写,cache

44、,一致性协议。代码,cache,具有固有的写保护以避免偶然的错误。,,每,8KB,的,cache,构成为两路组相关。在每个,cache,中有,128,组，每组包含,2,行,(,每行都有其自己的标记地址,),。每,cache,行是,32,字节宽。,,数据和指令两,cache,的替换是通过,LRU,机构管理，在每个,cache,中每组需要一位。,,指令和数据,cache,可以同时访问,,89,,11.8.10 Pentium,微处理器初始化方式,先驱动,RESET,引脚有效，迫使它处于启动状态。,,在,RESET,下降沿对自测试,(BIST),，功能冗余度检测和三态测试模式进行选择。,,除了,

45、RESET,引脚外，,Pentium,微处理器还有一个初始化引脚,(INIT),，它使处理器在不破坏内部,cache,内容或浮点状态的情况下，从一已知状态开始执行。,,,90,,,1.,加电,加电期间，当,V,CC,接近正常工作电压时，,RESET,必须建立,(,此时,CLK,必须翻转,),。,,在,V,CC,和,CLK,达到它们规定的电气特性后，,RESET,必须保持,1ms,。,,91,,2.,测试,当,RESET,从高到低变化时采样,INIT,，,FLUSH,和,FRCMC 3,个输入引脚，以便确定,CPU,以下是进行自测试，或者进入三态测试模式或功能冗余度检测模式。,,,92,,3. RESET,和,INIT,RESET,和,INIT,两引脚是用于以两种不同的方式来复位,Pentium,微处理器。,,前者是当,Pentium,微处理器开始加电时，与,RESET,建立有关的“冷”或“加电”复位。,,后者是当Ｖ,CC,和,CLK,维持在规定的操作界限内，与,RESET,或,INIT,建立有关的“热”复位。,,触发,RESET,或,INIT,引脚迫使,Pentium,微处理器从地址,FFFFFFF0H,开始执行。,,可用物理存储器顶部的,ROM,初始化系统。,,93,,课后作业,,11.1,,11.2,,11.5,,,94,,